JPS63260019A - レジストパタ−ン形成方法 - Google Patents

レジストパタ−ン形成方法

Info

Publication number
JPS63260019A
JPS63260019A JP9206987A JP9206987A JPS63260019A JP S63260019 A JPS63260019 A JP S63260019A JP 9206987 A JP9206987 A JP 9206987A JP 9206987 A JP9206987 A JP 9206987A JP S63260019 A JPS63260019 A JP S63260019A
Authority
JP
Japan
Prior art keywords
resist
line width
development
temperature
exposure time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9206987A
Other languages
English (en)
Inventor
Takashi Saida
隆 斉田
Akihiro Mukoyama
明博 向山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP9206987A priority Critical patent/JPS63260019A/ja
Publication of JPS63260019A publication Critical patent/JPS63260019A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレジスト・ソターン形成方法に関し、更に詳述
すれば、半導体製造技術の1つ!あるフオトリンエ&に
おいて微細・ぞターンの寸法精度が向上できるレジスト
パターン形成方法に関する。
〔従来技術〕
近年、半導体素子の高集積化に伴ない製造プロセスにお
けるレジストパターン形成技術は、一層の微細化と高精
度化が要求されており、このため、許容される寸法精度
も非常に厳しくなって来ている。
従来技術の7オトリンエ程では、材料表面(半導体ウェ
ハ)Kフォトレジストを塗布し、これをマスク材で露光
してレジストパターンを形成している。
処1、高集積化による微細なレ−)ヌト像を得るKは、
レジスト膜厚は可能な限り薄い方が良いことは従来より
良く知られており、因K  KodakMicro−e
lectronic Sem1nar Interfa
ce79VCは、無光時間一定のとき、レジスト膜厚1
00Xの変化に対してレジスト像の線幅が約Q、015
μm変化することが記載されている。
然るに、前記レジスト膜は、塗布時の周囲環境温度の変
化によって膜厚が変わり、温度上昇につれて厚くなるこ
とがまた従来より知られている。
そこフ、従来技術マは、し・タスト塗布時の環境温度の
変化に対応するため、塗布されたレジスト膜厚を検出し
、これと予め求められている一定温皮下″14塗布した
際の膜厚とし、シスト線幅との関係から、露光時間や現
像時間を変えて処理を行っている。これkより、現像後
のし・シスト線幅がマスクサイズと同等になるようにし
ている。
〔発明が解決しようとする問題点〕
しかしながら、本発明者等が更に実験を重ねたところ、 所定レジスト線幅を得るために、塗布されたレジスト膜
厚の関数として得られる露光時間等を変えただけでは充
分でなく、実質的にはこれより大きいレジスト線幅の変
化が生じていることを見出した。
これは、露光及び現像を行う際、温度変化によってし、
シスト感度が変ることによるものと思われる。従って、
所定レジスト線幅を得るためには、レジスト膜厚の変化
によって露光時間等を変えるの′t%はなく、露光時間
又は現像時間を、周囲環境温度の変化の関数として求め
、これによりフォトレジストを臓光又は現像する必要が
分った。
本発明の目的は、フオ) I)ン工程において、フォト
ンシスト塗布時の周囲環境温度の変動に係りなく、現像
後のレジスト線幅の寸法精度向上がはかれるレジストパ
ターン形成方法を提供することkあるう 〔問題点を触法するための手段及び作用〕すなわち、本
発明の上記目的は、半導体基板上Vc7オトレジストを
塗布、乾燥、露光、現像してレジストパターンを形成す
る方法において、フォトレジスト塗布時の環境温度を検
出し、予め測定された露光時間又は現像時間との関係か
ら検出された前記環境温度に基づいて露光時間又は現像
時間の少なくとも何れか一方を変えることを特徴とする
し・シスト・セターン形成方法により達成される。
環境温度の変化による露光時間及び現像時間の変化を予
め求め、これにより処理を行うことにより、以下のレジ
スト工程において所定レジスト線幅を変動させる要因は
なく、従って、高精度のレジスト像が得られる。
〔実施例〕
以下、本発明の実施例を図面を用いて説明する。
第6図、本発明の1実施例に適用されるレジスト装置(
スピンコータ)で、従来公知のものマある。
すなわち、前記スピンコータは、排気系4を備えたカッ
プと呼ばれる容器1内に、回転可能に設けられたテーブ
ル2を配しており、該テーブル2は真窒チャックにより
テーブル上忙載置されるシリコンウェハ6を保持可能に
設けている。
本発明では、前記容器1の周囲、例えばレジストされる
ウェハ6上方又は前記排気系4Vc温度センサ5が配置
されてレジスト時の周囲環境温度が測定される。なお、
前記温度センサとしては熱電対を用いることが〒きる。
次に前記装置を用いて行った結果を示す。
シリコンウェハにスピンコード法により、ポジ型レジス
ト(商品名:0FPR−8oo、東京応化■社製)を6
00Orpmで塗布し、120Cのホットプレート上″
t’50秒間加熱した。この際、スピン塗布時のウェハ
上約5備の温度(環境温度)を計測し、環境温度とし、
シスト膜厚の関係を調べた(第1図)。次K、前記レジ
スト塗布されたウェハな、コンタクト露光機(商品名:
 Mode l  3001 。
KASPER社製)″t%露光時間を変えて露光した。
その後、スプレー現像法にて30秒間現像(現像液商品
名: HPRD−402,富士)・ント■社製)した。
次に、線幅測長機(商品名: RAMPAS M−3、
日本光学■社製)Vcて現像後のレジスト線幅を測定し
、マスクサイズとレジスト線幅との差が零となる露光時
間と環境温度との関係(適性露光時間)を調べた(第2
図)。
また、前述の方法でし・シスト塗布されたウェハを前記
露光機にて10秒間露光した後、前述のスト線幅を測定
し、マスクサイズとし・シスト線幅との差が零となる現
像時間と環境温度との関係(適性現像時間)を磨べた(
第3図)。
次に、環境温度を一定の23Cに維持し、前述のスピン
コード法↑レジスト塗布膜厚を変えるため、スピン回転
数を変えてレジスト塗布を行った。
その後、前記コンタクトts光機により露光時間を変え
て露光し、次に60秒間だけ現像した。このようにして
得られたし、シスト像の線幅を、前述と同様に測長機フ
測定し、マスクサイズとレジスト線幅との差が零となる
露光時間とし、シスト塗布膜厚との関係を調べた(第4
図)。
また、同様の方法にて、レジスト膜厚が変更さ。
れるウェハを、霧光時間を10秒間とし、現像時間を変
えたときに、マスクサイズとレジスト線幅との差が零と
なる現像時間とレジスト塗布膜厚との関係を調べた(第
5図)。
以上の結果から、従来技術フは、レジスト塗布時の環境
温度が例えば25Cから27CK変化した場合、その際
のレジスト塗布膜厚の変化を検出(第1図より、23C
のとき9800A、27Cのとき10200A)L、こ
れに基づいて、第4図及び第5図の関係から、適性な露
光時間9.8秒から10.2秒及び適性現像時間29.
1秒から30.8秒を得ていた。
しかしながら、本発明に基づいて行う第2図及び第3図
によれば、レジスト塗布環境温度が前述のとおり23C
から27CIC変化した場合、適性な露光時間はρ4秒
から10.6秒、また適性な現像時間は27.5秒から
32.7秒フあり、先の第4図及び第5図に基づいた従
来時間と大きく異っていた。
従って、レジスト塗布時の環境温度が変化した場合、塗
布膜厚を検出し、これから露光時間或いは現像時間を変
えたのでは、埃像後のレジスト線幅を所定幅にできない
つ従って、本発明のようK、環境温度の変化から露光時
間又は現像時間の少なくとも何れか一方を変える方法が
最適フある。
〔発明の効果〕
以上記載したとおり、本発明の方法によれば、レジスト
塗布時の環境温度が変化した場合にも、レジスト線幅を
安定に形成することが1き、特に高集積化による一層の
微細要求に対して、歩留り及び信頼性が向上する、
【図面の簡単な説明】
第1図は、レジスト塗布環境温度とレジスト膜厚との関
係を示す図、第2図は、マスクサイズとし・シスト線幅
との差が零になるために必要な露光時間と環境温度との
関係を示す図、第6図は、マスクサイズとし・シスト線
幅との差が零になるために必要な現像時間と環境温度と
の関係を示す図、第4図は、必要露光時間とレジスト塗
布膜厚との関係を示す図、第5図は、必要現像時間とレ
ジスト塗布膜厚との関係を示す図、第6図はスピンコー
タの概略図である。 図中符号: 1・・・容器(カップ)、2・・・テーブル、6・・・
シリコンウェハ、4・・・排気系、5・・・温度センサ
。 第  3  図 し)゛スト噌゛弗3蒐境5ム贋(0C)ンンースト賃f
−α・マ(入) 第  5  図 第6図

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上にフォトレジストを塗布、乾燥、露光、
    現像してレジストパターンを形成する方法において、フ
    ォトレジスト塗布時の環境温度を検出し、予め測定され
    た露光時間又は現像時間との関係から検出された前記環
    境温度に基づいて露光時間又は現像時間の少なくとも何
    れか一方を変えることを特徴とするレジストパターン形
    成方法。
JP9206987A 1987-04-16 1987-04-16 レジストパタ−ン形成方法 Pending JPS63260019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9206987A JPS63260019A (ja) 1987-04-16 1987-04-16 レジストパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9206987A JPS63260019A (ja) 1987-04-16 1987-04-16 レジストパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS63260019A true JPS63260019A (ja) 1988-10-27

Family

ID=14044173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9206987A Pending JPS63260019A (ja) 1987-04-16 1987-04-16 レジストパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS63260019A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058336A (en) * 1995-12-28 2000-05-02 Seiko Epson Corporation Electronic apparatus, method of processing workpiece therefor and method of guiding operation with operating element thereof
JP2003257850A (ja) * 2001-12-25 2003-09-12 Tokyo Electron Ltd 基板処理装置及び基板処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058336A (en) * 1995-12-28 2000-05-02 Seiko Epson Corporation Electronic apparatus, method of processing workpiece therefor and method of guiding operation with operating element thereof
JP2003257850A (ja) * 2001-12-25 2003-09-12 Tokyo Electron Ltd 基板処理装置及び基板処理方法

Similar Documents

Publication Publication Date Title
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
US20020093656A1 (en) Exposure apparatus
JPS60249327A (ja) レジストパタ−ン検出方法
US4891094A (en) Method of optimizing photoresist contrast
JP2816866B2 (ja) 処理方法および処理装置
US6924072B2 (en) Method for exposing a peripheral area of a wafer and apparatus for performing the same
JPS63260019A (ja) レジストパタ−ン形成方法
JP3013393B2 (ja) フォトレジスト塗布手段
JP3416618B2 (ja) 薄膜評価方法および薄膜評価装置
JPH10256149A (ja) レジストパターンの形成方法
US6417912B1 (en) Method and apparatus for controlling optical-parameters in a stepper
KR0139814B1 (ko) 반도체 소자의 제조방법
JPH1180974A (ja) エッチング速度測定方法
JP3017762B2 (ja) レジスト塗布方法およびその装置
JP2913988B2 (ja) 熱処理効果の測定方法
JP2544665B2 (ja) ウエハ周辺露光方法
US6709797B1 (en) Method and apparatus for controlling focus based on a thickness of a layer of photoresist
JPH0239520A (ja) レジスト膜厚の測定方法
JPH02231706A (ja) 縮少投影露光方法
JP3337563B2 (ja) 現像処理方法
JPH11251232A (ja) 基板および露光装置および素子製造方法
JPH0210821A (ja) 縮小投影露光方法
JPH11325870A (ja) 焦点位置計測方法
JPH0982600A (ja) 縮小投影露光方法およびその装置
JPH01251629A (ja) パーティクルの評価方法