KR0139814B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법

Info

Publication number
KR0139814B1
KR0139814B1 KR1019890010785A KR890010785A KR0139814B1 KR 0139814 B1 KR0139814 B1 KR 0139814B1 KR 1019890010785 A KR1019890010785 A KR 1019890010785A KR 890010785 A KR890010785 A KR 890010785A KR 0139814 B1 KR0139814 B1 KR 0139814B1
Authority
KR
South Korea
Prior art keywords
film thickness
resist film
wafer
measured
exposure
Prior art date
Application number
KR1019890010785A
Other languages
English (en)
Other versions
KR910003776A (ko
Inventor
미츠루 우시지마
Original Assignee
고다까 토시오
도오교오 에레구토론 가부시키 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63190393A external-priority patent/JPH0239520A/ja
Priority claimed from JP63191713A external-priority patent/JPH0240909A/ja
Application filed by 고다까 토시오, 도오교오 에레구토론 가부시키 가이샤 filed Critical 고다까 토시오
Publication of KR910003776A publication Critical patent/KR910003776A/ko
Application granted granted Critical
Publication of KR0139814B1 publication Critical patent/KR0139814B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Coating Apparatus (AREA)

Abstract

내용 없음

Description

반도체 소자의 제조방법
제1도는, 반도체 소자 제조시스템의 배치예를 나타낸 구성도,
제2도는, 본 발명의 제1실시예에 관한 레지스트막 두께의 측정방법을 설명하기 위하여, 도포부를 나타낸 블록도,
제3도는, 본 발명에서 막두께 측정시에 있어서의 반도체 웨이퍼를 도식적으로 나타낸 평면도,
제4도는, 본 발명의 제2실시예에 관한 레지스트 막두께의 측정 방법을 설명하기 위하여, 도포부 및 노출부를 나타낸 블록도,
제5도는, 본 발명에서 반도체 웨이퍼 위에 형성된 칩 및 스크라이브라인을 도식적으로 나타낸 평면도,
제6도는, 본 발명의 제3실시예에 관한 레지스트 막두께의 측정방법을 설명하기 위하여, 도포부 및 현상부를 나타낸 블록도,
제7도는, 본 발명에서 반도체 소자의 포토 리소그라피 공정의 1예를 나타낸 플로우 챠아트,
제8도는, 본 발명에서 반도체 소자제조 시스템의 다른 배치예를 나타낸 구성도이다.
*도면의 주요 부분에 대한 부호의 설명
2:오리엔테이션 플래트 (orientation flat)
3:칩4:잉여영역
6:스크라이브 라인7:비임 광
10:얹어 놓는대11:회전 구동 장치
13:노즐15:광 센서
16:위치 검출 장치18:구동제어장치
20:호스트 컴퓨터 (Host computer)30:스텝퍼
33:얹어 놓는대34:노출 광학계 (optical system)
35:어라이먼트 기구36:제어부
37:막두께 측정장치40:현상장치
41:제어부42:현상액 공급원
43:현상액 공급노즐44:구동장치
45:웨이퍼를 얹어놓는대500:도포장치
501:기본대502:통로
503:온도 조정부505:가열부
506:현상부507:막두께 측정장치
508:레지스트 도포장치509:도포부
510:반송장치 (핸들링 장치)511:본체
512, 513:핀세트 (트위져:tweezer)520, 521:웨이퍼 반출·반입부
522, 523:웨이퍼 카세트530:노출부
6이:센더 (sender)602:리시이버 (receiver)
W, WB, WF:반도체 웨이퍼
본 발명은, 반도체 소자의 제조방법에 관한 것으로, 특히, 반도체 웨이퍼에 도포된 레지스터막의 막두께 측정방법에 관한 것이다.
일반적으로, IC 또는 LSI 등의 반도체 소자의 제조공정에서는, 반도체 웨이퍼에 복수회의 포토 리소그라피를 실시하여, 1 매의 웨이퍼 위에 소정의 패턴을 갖는 다수매의 반도체 칩을 형성한다.
근년에, 반도체 소자의 집적도가 높아짐에 따라, 반도체 웨이퍼 위에 정확하게 소망하는 두께의 레지스트 층을 균일하게 형성하는 것이 요망되고 있다.
특히, 포토 리소그라피에 의하여 초미세패턴을 정밀하게 전사하기 위하여는, 레지스트막 두께를 정확히 형성할 필요가 있다.
이와같은 요구에 대응하기 위하여, 현재로서는, 레지스트 막두께의 불균형을 4 내지 5mm 의 범위내로 할수가 있는 스핀식 도포장치(spincoater)가 개발되어 실용화되고 있다.
그런데, 스핀식 도포장치에 의하여 레지스트막을 형성할때에, 레지스트액, 반도체 웨이퍼 및 도포분위가의 온도나 습도가 일정하지 않으면, 레지스트 막두께가 변동된다.
또한, 1매의 웨이퍼 내에서도, 중아우에서 막두께가 두껍게 되므로, 주변부에서 막두께가 얇아지는 경향이 있다.
레지스트막 두께가 불균일하면, 패턴의 선폭이 변화되어, 포토리소 그라피에 의하여 미세팬턴을 정확하게 형성할수가 없다.
종래에는, 제품으로 되어야 할 웨이퍼의 레지스트막 두께를 제조라인에서 직접 측정하지 않고, 더미 웨이퍼 (샘플링 (sampling) 웨이퍼)의 막두께만을 측정하고 있었다.
그러나, 초미세패턴의 반도체 디바이스에서는, 레지스트 막두께의 변화가 패턴의 선폭에 중대한 영향을 미치기 때문에, 제품으로 되어야할 웨이퍼의 도포된 레지스트막두께를 측정할 필요성이 발생하고 있다.
그런데, 통상적으로, 반도체 웨이퍼에 다수매의 반도체 칩을 형성하는 공정에서는, 복수회의 포토리소그라피 공정을 거치게 된다. 이들 포토리소그라피 공정중에서, 웨이퍼의 바닥이 평탄한 상태로 있는 것은, 많은 경우, 최초의 포토리소 그라피 공정 뿐이다.
종래의 레지스트막 두께의 측정방법은, 가핀 표면에 소정파장의 빛을 조사하여, 기판 표면 및 레지스터 막 표면에서의 반사광을 각각 검출하고, 이것에 의거하여 레지스트 막두께를 산출하여 결정한다.
그러나, 종래의 레지스트 막 두께의 측정방법에서는, 웨이퍼의 바닥이 평탄하게 되지 않으면, 레지스터 막두께를 정확하게 측정할수가 없다.
이로 인하여, 최초의 포토리소그라피 공정을 제외하고, 제2회째 이후의 포토리소그라피 공정에서는, 웨이퍼 위의 임의의 점을 선택하여 레지스트 막 두께를 측정할수가 없다.
특히, 레지스트액의 도포공정에서는, 주위의 온도 및 습도의 영향을 받아 레지스트 막두께가 변화되기 때문에, 제품으로 되어야 할 웨이퍼의 레지스트 막두께를 측정할 필요가 있지만, 이것을 정확히 측정할 수가 없다.
이로 인하여, 패턴의 선폭이 변화될 가능성이 있으므로, 초미세 패턴의 반도체 소자의 제조시, 생산성이 저하한다는 문제가 있다.
본 발명의 목적은, 반도체 웨이퍼에 도포된 레지스트 막두께를, 제조공정중에 온라인 (on-line) 으로 정확하게 측정할수가 있고 초미세 패턴의 반도체 소자의 생산성 향상을 도모할수가 있는 반도체 소자의 제조방법을 제공하는 데에 있다.
본 발명의 반도체 소자의 제조방법은; 반도체 웨이퍼의 칩형성면에 레지스트액을 도포하여 레지스터 막을 형성하는 레지스트막 형성공정과, 레지스트막을 감광시키는 노출 공정과, 레지스트막을 현상하는 현상공정과, 레지스터막에 빛을 조사하여 반사광을 검출함으로써 레지스트막 두께를 측정하는 막두께 측정공정과를 갖고, 상기 막두께 측정공정에서, 반도체 웨이퍼 위의 칩이 형성되어 있지 않은 영역으로부터의 반사광을 검출하고, 이 검출 반사광에 의한 측정막의 두께에 따라, 상기 레지스트 막 두께 형성공정, 상기 노출공정, 및 상기 현상공정중의 적어도 하나의 공정을 제어한다.
반도체 칩이 형성되지 않은 영역, 즉, 웨이퍼 주변부 및 스크라이브라인은, 실질적으로 울통불퉁하지 않고 평탄한 면이기 때문에, 조사광이 동일하게 반사된다.
이로 인하여, 반도체 웨이퍼에 형성된 레지스트 막 두께를 정확히 측정할수가 있으므로, 각각의 측정 두께에 따라 레지스트 도포처리, 노출 처리 및 현상처리를 각각 제어한다.
이것에 의하여, 레지스트막 두께의 변동 (불균형)이 패턴의 선폭에 미치는 영향을 실질적으로 배제할수가 있으므로, 소망하는 선폭의 초미세 패턴을 웨이퍼 위에 형성할수가 있다.
측정 막두께가 표준값(실정막두께)에서 대폭적으로 벗어나면, 레지스트의 도포처리를 다시한번 실시한다.
또한, 상기 레지스트 막 형성공정을 제어하는 경우는, 측정 막 두께가 표준 값(설정막두께)보다 두껍게 되면 도포장치의 스핀 회전속도를 빠르게, 측정 막두께가 표준 값(설정 막두께)보다 얇게되면 도포장치의 스핀 회전 속도를 느리게한다.
또한, 상기 노출공정을 제어하는 경우는, 각 막 두께에 따라 가장 적합한 노출량(노출에너지 X 노출시간)을 미리 파악하여 두고, 막 두께의 측정 결과가 표준 값(설정막두께)보다 얇게 되면 노출량을 감소시킨다.
또한, 상기 현상 공정을 제어하는 경우는, 각 막두께에 따라 가장 적합한 현상시간을 미리 파악하여 두고, 막 두께의 측정 결과가 표준값(설정 막두께)보다 두껍게 되면 현상시간을 길게하고, 막두께 측정결과가 표준값(설정 막두께) 보다 얇게 되면 현상시간을 짧게 한다.
[실시예]
다음에 본 발명의 여러가지 실시예에 대하여 첨부한 도면에 따라 상세히 설명하면 다음과 같다.
제1도에 나타낸 바와같이, 도포장치(500)의 기본대(501)의 중앙부에는 화살표 Y 방향으로 연장하는 통로(502)가 형성되고, 그의 한쪽에 표면 처리 및 온도조정부(503), 가열부(505), 현상부(506)가 나란히 형성되어 있고, 다른 쪽에 막두께 측정장치(507) 및 레지스트 도포장치(508) 가 나란히 형성되어 있다.
막두께 측정장치 (507) 및 레지스트 도포장치 (508) 에 의하여 도포부(509)가 구성되어 있다.
통로(502)에, 이 통로(502) 내를 Y 방향으로 이동하는 웨이퍼 반송장치(510)가 형성되어 있다.
반송장치(510)는, 본체(511) 및 2개의 흡착보호 지지용 핀세트(트위져; tweezer) (512), (513) 를 갖고 있다.
이들 핀세트 (512), (513)는 상하로 배열 설치되어, 각각이 Y 방향 (가로방향), X 방향(세로방향), Z 방향(수직방향), θ 방향(회전 이동) 으로 독립적으로 동작할수가 있다. 기본대(501) 쪽 방향에는, 웨이퍼 반출·반입부(520)가 형성되어 있다.
이 반출·반입부(520)에는, 처리전의 반도체 웨이퍼(WB)를 수용한 웨이퍼 카세트(522) 및 처리후의 웨이퍼(WF)를 수용하는 웨이퍼 카세트(523)가 형성되어 있다.
통로(502)와 반출·반입부(520)와의 인터페이스로서 상기에서 설명한 반송장치(510)의 핀세트(512), (513)와 반출·반입부(520)의 핀세트와의 사이에서 웨이퍼(W)의 주고 받음을 행할수가 있도록 되어 있다.
또한, 노출부(503)(도시않됨)의 노출장치(스텝퍼 (stepper))가, 통로(502)를 사이에 두고 반출·반입부(520)의 반대측에 형성되어 있다.
이 노출장치는, 인터페이스로서 상기에서 설명한 반송장치(510)의 핀세트(512), (513) 와의 사이에서 웨이퍼(W)의 주고 받음을 행할수가 있도록 되어 있다.
제2도에 나타낸 바와같이, 도포부(509)에는 막두께 측정장치(507)및 도포장치(스핀코우팅)(508)가 설치되고, 도포장치(508)의 얹어놓는대(10) 위에 1매의 반도체 웨이퍼(W)가 얹어 놓여져 있다.
레지스트 액 공급용 노즐(13)이 반도체 웨이퍼(W)에 대면하고 있다.
이 노즐(13)은, 액체의 온도 및 분위기를 조정하는 조정장치를 구비한 레지스트액 공급원(도시않됨)에 연이어 통하고 있다.
얹어 놓는대(10)는 회전구동장치(11)를 갖고 있다.
이 구동장치(11)에 의한 얹어놓는대(10)의 회전력에 의하여, 노즐(13)로 부터 웨이퍼(W)위로 공급된 레지스트액이 균일하게 분산된다.
막두께 측정 장치(507)가, 도포장치(508)에 인접하여 배치되어 있다.
막두께 측정장치(507)의 광센서(15)가, 반도체 웨이퍼(W)의 주위 둘레부에 대면하여 배치되어 있다.
광센서(15)는, 광 파이버를 통하여 막두께 측정장치(507)의 입력부에 접속되어 있다.
제3도에 나타낸 바와같이, 반도체 웨이퍼(W)의 칩(3)이 형성되어 있지 않은 잉여영역(4)을 향하여, 센서(15)로 부터 빛이 조사된다.
조사광은, 웨이퍼(W)위의 레지스트막을 감광시키지 않는 파장을 채용하는 것이 바람직하고, 예를들면, 필터를 통하여 560mm 이상의 파장으로 하는 것이 바람직하다.
또한, 조사광의 비임의 직경은, 약 2mm 로 한다.
센서(15)는 수광소자를 갖고 있다.
이 수광소자는, 웨이퍼(W)에서 반사된 빛중에 필터에 의하여 선택된 소정의 파장의 빛만을 수광한다.
막두께 측정장치(507)에서는, 또한, 이 광신호를 전기신호로 변환한 후에, 증폭기, A/D 변환기를 통하여 신호를 소망의 것으로 변환한다.
위치 검출장치(16)가, 반도체 웨이퍼(W)의 에지와 동일한 레벨로 형성되어 있다.
웨이퍼(W)를 θ 회전시키면, 이 위치검출장치 (16)에 의하여 웨이퍼(W)의 오리엔테이션 플래트(2)의 끝단부(X점)이 검출된다.
막두께 측정장치(507)의 출력부는, 호스트(host) 컴퓨터(20)의 입력부에 접속되어 있다.
막두께 측정장치(507)에서 변환된 전기신호는, 컴퓨터 (20)의 연산부에 입력되고, 이에 따라 레지스트 막두께가 구하여 진다.
호스트 컴퓨터(20)의 출력부는, 얹어놓는대 구동장치(11)의 구동제어장치(18)에 접속되어 있다.
다음에, 제4도를 참조하면서, 노출부(530)에 대하여 설명한다.
노출부(530)와 도포부(509)와는, 호스트 컴퓨터(20)에 의하여 상호 접속되어 있다.
즉, 도포부(509)의 막두께 측정장치(507)에서 얻어진 웨이퍼(W)의 막두께에 관한 정보는, 호스트 컴퓨터(20)를 통하여 노출부(530)의 제어부(36)에 기준값으로 입력된다.
스텝퍼(stepper) (30)는, 반도체 웨이퍼(W)를 보호지지하여, X방향 및 Y방향으로 이동이 가능한 웨이퍼를 얹어놓는대(33)를 갖는다.
또한, 웨이퍼를 얹어 놓는대(33)의 윗쪽에는 웨이퍼(W)에 레티클 마스트(reticle mask)(도시않됨)를 개재하여 하나의 칩마다 노출광학계(optical system)(34)가 형성되어 있다.
이들 노출 광학계(34)는, 제어부(36)에 접속되어 있다.
또한, 노출광학계 (34) 는 어라이먼트 기구(35) 를 구비하고 있다.
어라이먼트 기구(35)는, 레이져 광원 및 그의 반사광을 검출하기 위한 TV 카메라 및 화상처리장치를 갖는다.
이 어라이먼트 기구(35)는, 제어부(36)를 통하여 웨이퍼를 얹어 놓는대(33)에 접속되어 있다.
스텝퍼(30)는, 얹어놓는대(33)에 접속되어 있다.
이 막두께 측정장치(37)는, 상기에서 설명한 도포부(509)에서의 막두께 측정장치(507)와 마찬가지의 구성을 갖는다.
제5도에서 나타난 바와같이, 칩(3)에 대하여 노출하는 위치에, 반도체 웨이퍼(W)를 어라이먼트 기구(35)에 의하여 어라이먼트하면, 막두께 측정장치(37)로 부터의 비임광(7)의 조사 위치가 스크라이브 라인(6)에 설정된다.
즉, 상술한 도포부(509)의 막두께 측정 장치(507)에서는 웨이퍼(W)의 잉여영역 (칩(3))이 형성되어 있지 않은 영역)(4)의 부분에서 막두께를 측정하는 것에 대하여, 노출부(530)의 막두께 측정장치(37)에서는 웨이퍼(W)의 스크라이브 라인(6)의 부분에서 막두께 측정을 하도록 되어 있다.
그 이유는, 노출 공정에서는 각 칩(3)마다 노출처리를 하기 때문에, 칩(3) 상호간의 막두께의 편차를 고려한 때문이다.
이 경우에, 비임광(7)으로는, 레지스트막이 감광하지 않도록 하는 파장, 예를들면 560㎚이상의 파장으로서, 그 비임지름이 50 내지 100㎛인 엑시머 레이저(excimer laser)를 사용한다.
막두께 측정장치(37)는, 스크라이브 라인(6)으로 부터의 반사광중, 필터에 의하여 선택한 어떠한 소정파장의 빛만을 수광소자로 입사시켜, 이것을 전기신호로 변환한다.
이 전기신호를, 도포부(509)의 막두께 측정장치(507)에서 미리 측정하여 기억된 기준값과 비교하여, 이 비교 결과에 기초하여 막두께가 결정된다.
또한, 스크라이브 라인(6)의 위치에서 막두께를 측정하는 것은, 칩(3)이 형성되어 있는 영역에, 웨이퍼(W)의 아래쪽 즉 웨이퍼의 표면에 울통불퉁한 부분이 형성되어 있기 때문에, 막두께의 측정이 곤란하기 때문이다.
또한, 노출량(노출시간)과 최적노출량(최적 노출시간)과의 관계는, 정재파 등의 관계에서 단순하게 결정되지 않기 때문에, 미리 실험등에 의하여 경험적으로 구해놓은 것이 바람직하다.
다음에, 제6도를 참조하면서, 현상부(506)에 대하여 설명한다.
현상부(506)와 도포부(509)는, 호스트 컴퓨터(20)에 의하여 서로 접속되어 있다.
즉, 도포부(509)의 막두께 측정장치(507)에서 얻어진 웨이퍼(W)의 막두께 측정정보는, 호스트 컴퓨터(20)를 통하여 현상부(506)의 제어부(41)로 입력된다.
현상장치(40)는, 반도체 웨이퍼(W)를 보호지지하고, X 방향 및 Y 방향으로 이동가능한 웨이퍼를 얹어 놓는대 (45)를 가진다.
이 얹어놓는대(45)의 구동장치(44)는, 제어부(41)에 접속되어 있다.
또한, 웨이퍼를 얹어놓는대(45)의 위쪽에는 현상액 공급용 노즐(43)이 웨이퍼(W)에 대면하여 형성되어 있다.
이 노즐(43)은 현상액 공급원(42)에 연이어 통하고 있다. 현상액 공급원(42)의 유량 조정밸브는, 제어부(41)에 접속되고, 제어부(41)로 부터의 지령에 의하여 개폐되도록 되어 있다. 현상액 공급원(42)에는 소정성분의 현상액 및 린스액이 저장되어 있다.
다음에, 제7도의 풀로우챠아트를 참조하면서, 어떤 포토리소그라피 공정중에 반도체 웨이퍼(W)의 레지스트 막두께 측정을 행함으로써 초미세패턴의 반도체 소자를 제조하는 경우에 대하여 설명한다. (I) 다수매의 반도체 웨이퍼(W)가 수용된 카세트(522)를 웨이퍼 반출·반입부(520)로 반입한다. 반도체 웨이퍼(W)의 패턴형성면에는 다수의 칩(3)이 형성되어있다. 반송장치(510)로 부터 웨이퍼(W)를 1매만 흡착하여 카세트(522)로 부터 꺼내고, 이것을 온도조정부(503)로 반입한다. 온도조정부(503)내에서 웨이퍼(W)를 세정한다 (201단계).
(II) 다음에, 반도체 웨이퍼(W)를 가열건조하고 (202단계), 이것을 표면처리한다. 표면처리액으로서 헥사메틸디실라잔 (HMDS)을 사용한다 (203단계). 다음에, 웨이퍼(W)를 가열 또는 냉각하여, 소정온도로 온도조정한다 (204단계).
(III) 온도조정된 웨이퍼(W)를 온도조정부(503)로 부터 반출하고, 이것을 도포부(509)의 레지스트 도포장치(508)로 반입하고, 소정량의 레지스트액을 웨이퍼(W)에 도포한다(205단계). 다음에 이것을 가열부(505)로 반입하고, 소정시간 가열한다 (206단계).
(IV) 가열후의 웨이퍼(W)를, 도포부(509)의 막두께 측정장치(507)로 반입하고, 잉여영역(4)의 막두께를 측정한다(207단계).
도포부(510)에 있어서의 막두께 측정정보는, 호스트컴퓨터(20)의 메모리에 저장되어, 필요에 따라 호출된다.
이 막두께측정정보를 이용하여, 원하는 레지스트 막두께가 얻어지도록 205, 208, 211 단계의 각각에 있어서 최적제어가 이루어 진다.
예를들면, 205 단계에서는, 막두께 측정정보를 기초하여 스핀식 도포장치(508)의 스핀속도를 조절하여, 레지스트막의 형성두께를 증감한다.
또한, 도포시에는 레지스트액이 주위로 비산하기 때문에, 막두께 측정장치(507)의 광센서(15) 및 위치검출장치(16)를 웨이퍼(W)의 근방에서 후퇴시키고, 레지스트액의 부착을 방지한다. 또한, 측정막두께가 표준 값(설정 막두께)으로 부터 큰폭으로 벗어나 있는 경우에는, 웨이퍼(W)를 도포공정(205단계) 으로 되돌려 레지스트를 재도포한다.
(V) 막두께 측정후의 웨이퍼(W)를 노출부(530)로 반송하고, 각 칩(3) 마다에 막두께 측정장치(37)에 의하여 막두께 측정한다.
상술한 막두께 측정정보를 호스트 컴퓨터(20)로 부터 기준으로 하여 호출하고, 이것과 각각의 막두께 측정결과를 비교하여, 비교결과에 기초하여 노출시간 및 노출 에너지양을 적당량으로 조절하며, 노출한다(208단계).
또한, 막두께 측정장치(37)에 의한 측정은, 예를들면, 100밀리초 정도로 실행할 수 있다.
이에 대하여, 노출광학계(34)에 의한 노출은, 통상 200밀리초 정도를 필요로 한다.
이 때문에, 막두께 측정장치(37)에 의한 막두께 측정조작과 노출광학계(34)에 의한 노출조작을 동시에 개시하고, 막두께 측정결과가 나온시점에서 노출시간을 제어하도록 구성함이 바람직하다. 이것에 의하여, 스텝퍼(30)의 드루풋(Through put) 을 거의 훼손하는 일이 없이, 양조작을 동시 진행할 수 있다.
또한, 막두께 측정장치(37)에 의한 측정은, 각 노출 마다에 실행하지 않고, 예를들면 1매의 웨이퍼(W)에 대하여 수희 행하는 것도 좋다. 이러한 공정은 레지스트 도포장치에 의하여 도포후 가열한 후에 스텝퍼(30)로 반송하고, 노출을 실행한다.
(VI) 노출부(530)로 부터 가열부(505)로 웨이퍼(W)를 반송하고, 소정조건하에서 가열한다.(209단계). 다음에 현상부(506)로 웨이퍼(W)를 반입하고, 노즐(43)로부터 소정량의 현상액을 웨이퍼(W)에 공급하며, 소정시간만큼 현상액과 레지스트막을 접촉시켜 현상 한다 (210 단계).
그후, 웨이퍼(W)에 린스액을 공급함과 함께, 구동기구(44)에 의하여 웨이퍼(W)를 회전시켜서, 웨이퍼(W)를 세정함과 함께 건조시킨다.
이 경우에, 레지스트의 종류 및 현상액의 종류마다에, 레지스트막 두께와 최적현상시간과의 상관관계에 대한 데이타를 뽑아두고, 이들 데이타를 호스트 컴퓨터(20)에 미리 기억시켜 둔다.
막두께 측정장치(507)에 의한 측정데이타가 컴퓨터(20)에 입력되면, 이것에 대응하는 최적현상 시간은 찾고, 이것을 지령신호로 하여 현상장치(40)로 보낸다.
이것에 의하여, 현상시간이 최적현상시간으로 제어된다.
(VII) 현상후, 웨이퍼(W)를 소정조건하에서 가열한다(211단계) 다음에, 웨이퍼(W)를 에칭처리장치(도시하지 않음)로 반송하고, 에칭처리한다(212단계).
상기 실시예에 의하면, 도포부(509) 및 노출부(530)의 각각에 있어서 제품 웨이퍼(W)의 레지스트 막두께를 플래트 영역에서 측정하고, 이들의 측정데이타에 기초하여 도포공정(205단계) 노출공정(208단계), 현상공정(210 단계)에 따른 처리조작을 각각 최적조건으로 제어할수 있다.
따라서, 종래의 방법, 즉 더미(dummy) 웨이퍼의 레지스트막 두께를 기준으로 하여 측정하는 방법 보다도, 제품웨이퍼(W)의 레지스트 막두께를 높은 정밀도로 측정할 수 있다.
이 때문에, 레지트스트막두께의 패턴선폭으로 실질적으로 악영향을 미치지 않고서, 소정선폭의 초미세패턴을 가지는 반도체 소자를 높은 수율로 제조할수 있다.
또한, 상기 실시예에서는, 웨이퍼(W) 반송용의 통로(502)를 중앙에 레이아웃한 처리장치에 대하여 설명하였으나, 이것에 한하는 것은 아니며, 제8도에 나타낸 바와같이, 인라인형의 처리장치로 하는 것도 가능하다.
이러한 인라인형의 처리장치는, 도포장치(508)의 전후에 막두께 측정장치(507)를 형성항고, 센더(601)로 부터 리시이버(602)에 이르기까지를 순차적인 레이아웃으로 한다.
상기 인라인형의 처리장치에 의하면, 도포전후의 막두께 측정결과를 비교검토함으로써, 도포공정의 레지스트막을 보다 높은 정밀도로 형성할 수 있다.
이상 설명한 바와같이, 본 발명의 제조방법에 의하면, 제품웨이퍼에 도포한 레지스트막의 막두께를 온라인에서 측정하고, 측정막두께에 따라 포토리소그라피의 각 공정의 처리조작을 제어할수 있기 때문에, 반도체 소자의 제품 생산성을 대폭적으로 향상시킬수가 있다.
특히 노출공정에서는 각 칩마다 레지스트막의 두께를 측정하여, 각각의 노출량을 제어하는 것이어서, 칩 상호간에 막두께의 불균형이 존재하였다고 하여도, 패턴의 선폭을 소망의 범위로 할수가 있다.
이로 인하여, 초미세 패턴의 반도체 소자의 생산성의 향샹을 도모할 수가 있다.

Claims (9)

  1. 반도체 웨이퍼의 칩 형성면에 레지스트액을 도포하여, 레지스트막을 형성하는 레지스트막 형성 공정과, 상기 레지스트막을 감광시키는 노광 공정과, 상기 레지스트막을 현상하는 현상 공정과, 상기 레지스트막에 빛을 조사하여, 반사광을 검출함으로써 레지스트막의 두께를 측정하는 막두께 측정 공정과를 갖고, 상기 막두께 측정 공정은, 반도체 웨이퍼 위의 칩이 형성되어 있지 않은 영역으로 부터의 반사광을 검출하고, 이 검출된 반사광에 의하여 측정된 막두께에 따라, 상기 레지스트막 형성공정, 상기노광공정, 및 상기 현상공정 중의 적어도 하나의 공정을 제어하는 것인 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 칩 형성 영역 이외의 웨이퍼 주위 둘레부로부터의 반사광을 검출함으로써 레지스트막의 두께를 측정하고, 측정된 막두께에 따라, 레지스트막 형성 공정의 처리를 제어하는 것인 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 칩 형성 영역 이외의 웨이퍼 주위 둘레부로 부터의 반사광을 검출함으로써 레지스트막의 두께를 측정하고, 측정된 막두께에 따라 현상 공정의 처리를 제어하는 것인 반도체 소자의 제조 방법.
  4. 제3항에 있어서, 현상 공정에서, 현상 시간을 조절하는 것인 반도체 소자의 제조 방법.
  5. 제1항에 있어서, 스크라이브 라인으로 부터의 반사광을 각 칩마다 검출함으로써 레지스트막의 두께를 측정하고, 각각의 측정된 막두께에 따라 노광 공정의 처리를 제어하는 것인 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 스크라이브 라인에서 측정된 레지스트막의 두께와, 기준값으로 미리 측정하여 놓은 레지스트막 두께와를 비교하고, 양쪽의 비교에 의거하여 노광 공정의 처리를 제어하는 것인 반도체 소자의 제조 방법.
  7. 제5항에 있어서, 노광 공정에서, 노광량을 조절하는 것인 반도체 소자의 제조 방법.
  8. 제6항에 있어서, 노광 공정에서, 노광 시간을 조절하는 것인 반도체 소자의 제조 방법.
  9. 제1항에 있어서, 레지스트막 형성 공정의 전,후에, 레지스트 막의 두께를 각각 측정하는 것인 반도체 소자의 제조 방법.
KR1019890010785A 1988-07-29 1989-07-29 반도체 소자의 제조방법 KR0139814B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP19039488 1988-07-29
JP190393 1988-07-29
JP63190393A JPH0239520A (ja) 1988-07-29 1988-07-29 レジスト膜厚の測定方法
JP190394 1988-07-29
JP63191713A JPH0240909A (ja) 1988-07-30 1988-07-30 半導体装置の製造方法
JP191713 1988-07-30

Publications (2)

Publication Number Publication Date
KR910003776A KR910003776A (ko) 1991-02-28
KR0139814B1 true KR0139814B1 (ko) 1998-07-15

Family

ID=27326321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010785A KR0139814B1 (ko) 1988-07-29 1989-07-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0139814B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645166B1 (ko) * 2000-03-14 2006-11-10 동경 엘렉트론 주식회사 기판처리방법 및 기판처리장치
US8338063B2 (en) 2011-03-25 2012-12-25 Samsung Electronics Co., Ltd. Photolithography method including technique of determining distribution of energy of exposure light passing through slit of exposure apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645166B1 (ko) * 2000-03-14 2006-11-10 동경 엘렉트론 주식회사 기판처리방법 및 기판처리장치
US8338063B2 (en) 2011-03-25 2012-12-25 Samsung Electronics Co., Ltd. Photolithography method including technique of determining distribution of energy of exposure light passing through slit of exposure apparatus
US8492058B2 (en) 2011-03-25 2013-07-23 Samsung Electronics Co., Ltd. Photolithography method including technique of determining distribution of energy of exposure light passing through slit of exposure apparatus

Also Published As

Publication number Publication date
KR910003776A (ko) 1991-02-28

Similar Documents

Publication Publication Date Title
US5393624A (en) Method and apparatus for manufacturing a semiconductor device
US7767956B2 (en) Methods and systems for lithography process control
KR100596944B1 (ko) 레지스트 도포현상장치
JP3870182B2 (ja) 露光装置及びデバイス製造方法
JP2560371B2 (ja) 基板処理システム
CN101432658B (zh) 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统
JP5056582B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
KR100719975B1 (ko) 리소그래피 시스템에서 초점 정확도 개선을 위한 시스템및 방법
JP2816866B2 (ja) 処理方法および処理装置
US7375831B2 (en) Line width measuring method, substrate processing method, substrate processing apparatus and substrate cooling processing unit
US6457882B2 (en) Substrate processing method and substrate processing apparatus
KR100676545B1 (ko) 기판처리시스템 및 기판처리방법
US6924072B2 (en) Method for exposing a peripheral area of a wafer and apparatus for performing the same
KR0139814B1 (ko) 반도체 소자의 제조방법
JPS59178729A (ja) フォトレジストプロセスにおける露光方法
US20050220985A1 (en) Substrate processing apparatus and substrate processing method
JP3017762B2 (ja) レジスト塗布方法およびその装置
US7884950B2 (en) Substrate processing method, program, computer-readable storage medium, and substrate processing system
JPH0239520A (ja) レジスト膜厚の測定方法
JP3523819B2 (ja) 基板処理装置
JPH0494525A (ja) レジスト処理装置
JP4442904B2 (ja) 露光装置及びデバイス製造方法
JPS62132318A (ja) 露光装置
JPH11340134A (ja) 基板処理装置
JPH03246930A (ja) 感光性有機被膜の露光現像装置

Legal Events

Date Code Title Description
G160 Decision to publish patent application
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 15

EXPY Expiration of term