JPS6325809Y2 - - Google Patents
Info
- Publication number
- JPS6325809Y2 JPS6325809Y2 JP15023883U JP15023883U JPS6325809Y2 JP S6325809 Y2 JPS6325809 Y2 JP S6325809Y2 JP 15023883 U JP15023883 U JP 15023883U JP 15023883 U JP15023883 U JP 15023883U JP S6325809 Y2 JPS6325809 Y2 JP S6325809Y2
- Authority
- JP
- Japan
- Prior art keywords
- period
- horizontal synchronization
- synchronization signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Synchronizing For Television (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Details Of Television Scanning (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
この考案は、CRTの水平同期信号が正常周期
の場合は通過させ、異常周期の場合は通過させな
いようにした水平同期信号の周期異常検出回路に
ついてのものである。
の場合は通過させ、異常周期の場合は通過させな
いようにした水平同期信号の周期異常検出回路に
ついてのものである。
(b) 従来技術と問題点
CRT上に図形を描かせるため、CRTには入力
信号とともに水平同期信号を加える。この水平同
期信号に使用する部分は、水平同期信号の正常周
期に合せて製作されている。
信号とともに水平同期信号を加える。この水平同
期信号に使用する部分は、水平同期信号の正常周
期に合せて製作されている。
水平同期信号の周期が許容値をこえて短周期や
長周期になると、水平同期回路に使用している部
品、例えばフライバツクトランスなどが発熱する
という問題がある。
長周期になると、水平同期回路に使用している部
品、例えばフライバツクトランスなどが発熱する
という問題がある。
(c) 考案の目的
この考案は、水平同期信号が正常周期の許容範
囲内の周期のときは通過させ、異常周期のときは
通過させないようにした水平同期信号の周期異常
検出回路を提供することにより、水平同期回路に
使用している部品の保護を目的とする。
囲内の周期のときは通過させ、異常周期のときは
通過させないようにした水平同期信号の周期異常
検出回路を提供することにより、水平同期回路に
使用している部品の保護を目的とする。
(d) 考案の実施例
まず、この考案による実施例の構成図を第１図
に示す。
に示す。
第１図の１は水平同期信号を入力する端子、２
と３はそれぞれリトリガ型単安定マルチバイブレ
ータ（以下、単安定マルチという）、４は論理積
回路、５は出力端子である。
と３はそれぞれリトリガ型単安定マルチバイブレ
ータ（以下、単安定マルチという）、４は論理積
回路、５は出力端子である。
水平同期信号の正常周期T1に対し、許容範囲
内にある周期T2および周期T3の間に次の式(1)の
関係があるとする。
内にある周期T2および周期T3の間に次の式(1)の
関係があるとする。
T3＞T1＞T2 …(1)
例えば、計測器のデイスプレイとしてCRTを
使用する場合、周期T1＝63μs、T2＝55μs、T3＝
72μsなどに設定する。
使用する場合、周期T1＝63μs、T2＝55μs、T3＝
72μsなどに設定する。
端子１からの水平同期信号は単安定マルチ２と
単安定マルチ３に入る。そして、端子１からの水
平同期信号と、単安定マルチ２の「０」出力と、
単安定マルチ３の「１」出力が論理積回路４に入
る。
単安定マルチ３に入る。そして、端子１からの水
平同期信号と、単安定マルチ２の「０」出力と、
単安定マルチ３の「１」出力が論理積回路４に入
る。
単安定マルチ２は水平同期信号の立下りで
「１」→「０」になり、周期T2で「０」→「１」
になるように時定数を設定する。
「１」→「０」になり、周期T2で「０」→「１」
になるように時定数を設定する。
単安定マルチ３は水平同期信号の立下りで
「０」→「１」になり、周期T3で「１」→「０」
になるように時定数を設定する。
「０」→「１」になり、周期T3で「１」→「０」
になるように時定数を設定する。
次に、第１図各部の波形例を第２図に示す。
第２図アは正常周期T1の繰り返し波形である。
第２図イは第２図アが入力信号の場合の単安定
マルチ２の出力波形である。T1＞T2なので、第
２図イの方が第２図アよりも先に「１」に復帰す
る。
マルチ２の出力波形である。T1＞T2なので、第
２図イの方が第２図アよりも先に「１」に復帰す
る。
第２図ウは第２図アが入力信号の場合の単安定
マルチ３の出力波形である。T3＞T1なので、第
２図イの最初の立下りで「０」→「１」になる
と、「１」の状態を続けることになる。
マルチ３の出力波形である。T3＞T1なので、第
２図イの最初の立下りで「０」→「１」になる
と、「１」の状態を続けることになる。
第２図ア，イ，ウの論理積をとると、第２図エ
の波形となり、論理積回路４の出力となる。
の波形となり、論理積回路４の出力となる。
第２図オは周期T2よりも周期が短い周期T4の
繰り返し波形である。
繰り返し波形である。
第２図カは第２図オが入力信号の場合の単安定
マルチ２の出力波形である。T2＞T4なので、第
２図オの最初の立下りで単安定マルチ２が「１」
→「０」になり、第２図イのように周期T2で
「１」に復帰しようとしても、その前に第２図オ
の次の立下りが発生しているので第２図カは
「０」の状態を続けることになる。
マルチ２の出力波形である。T2＞T4なので、第
２図オの最初の立下りで単安定マルチ２が「１」
→「０」になり、第２図イのように周期T2で
「１」に復帰しようとしても、その前に第２図オ
の次の立下りが発生しているので第２図カは
「０」の状態を続けることになる。
単安定マルチ２の出力が「０」のままなので、
論理積回路４の出力も「０」のままとなり、水平
同期信号はカツトされる。
論理積回路４の出力も「０」のままとなり、水平
同期信号はカツトされる。
第２図キは周期T3よりも周期が長い周期T5の
繰り返し波形である。
繰り返し波形である。
第２図クは第２図キが入力信号の場合の単安定
マルチ２の出力波形である。T5＞T3なので、第
２図キの最初の立下りで単安定マルチ２が「１」
→「０」になり、第２図イのように周期T2で
「０」→「１」になる。第２図キの次の立下りで
再び「１」→「０」になり、以下同じ動作を繰り
返す。
マルチ２の出力波形である。T5＞T3なので、第
２図キの最初の立下りで単安定マルチ２が「１」
→「０」になり、第２図イのように周期T2で
「０」→「１」になる。第２図キの次の立下りで
再び「１」→「０」になり、以下同じ動作を繰り
返す。
第２図ケは第２図キが入力信号の場合の単安定
マルチ３の出力波形である。T5＞T3なので、第
２図キの最初の立下りで「０」→「１」になり、
周期T3で「１」→「０」になる。
マルチ３の出力波形である。T5＞T3なので、第
２図キの最初の立下りで「０」→「１」になり、
周期T3で「１」→「０」になる。
第２図キ，ク，ケの論理積をとると、出力＝
「０」になり、水平同期信号はカツトされる。
「０」になり、水平同期信号はカツトされる。
このように、水平同期信号の周期Ｔが、T3＞
Ｔ＞T2の関係にあるときは第２図エの波形が出
力端子５に現れるが、Ｔ＞T3またはT2＞Ｔにな
ると端子端子５の出力は「０」の状態を続けるよ
うになり、水平同期信号はカツトされる。
Ｔ＞T2の関係にあるときは第２図エの波形が出
力端子５に現れるが、Ｔ＞T3またはT2＞Ｔにな
ると端子端子５の出力は「０」の状態を続けるよ
うになり、水平同期信号はカツトされる。
次に、論理積回路４の回路図の一例を第３図に
示す。４１と４２はそれぞれアンド回路であり、
端子４３は単安定マルチ２の「０」出力を接続
し、端子４４に単安定マルチ３の「１」出力を接
続する。そして、端子４５に端子１からの信号線
を接続し、端子４６を出力端子５に接続する。
示す。４１と４２はそれぞれアンド回路であり、
端子４３は単安定マルチ２の「０」出力を接続
し、端子４４に単安定マルチ３の「１」出力を接
続する。そして、端子４５に端子１からの信号線
を接続し、端子４６を出力端子５に接続する。
出力端子５からの信号はCRTの水平同期回路
を経てCRTの水平同期信号接続端子に接続され
る。
を経てCRTの水平同期信号接続端子に接続され
る。
(e) 考案の効果
この考案によれば、水平同期信号が正常周期
T1の許容範囲内にあるときは通過させ、異常周
期のときは通過させないようになつているで、異
常周期になつても水平同期回路の部品を保護する
ことができる。
T1の許容範囲内にあるときは通過させ、異常周
期のときは通過させないようになつているで、異
常周期になつても水平同期回路の部品を保護する
ことができる。
第１図はこの考案による実施例の構成図、第２
図は第１図各部の波形例を示す図、第３図は論理
積回路４の回路図の一例を示す図。 １……端子、２……リトリガ型単安定マルチバ
イブレータ、３……リトリガ型単安定マルチバイ
ブレータ、４……論理積回路、５……出力端子。
図は第１図各部の波形例を示す図、第３図は論理
積回路４の回路図の一例を示す図。 １……端子、２……リトリガ型単安定マルチバ
イブレータ、３……リトリガ型単安定マルチバイ
ブレータ、４……論理積回路、５……出力端子。
Claims (1)
- 【実用新案登録請求の範囲】 水平同期信号の正常周期T1に対し、許容範囲
内にある周期T2および周期T3が T3＞T1＞T2の関係にあるとき、 前記水平同期信号を入力し、前記水平同期信号
の立下りで動作し、周期T2で復帰する第１のリ
トリガ型単安定マルチバイブレータと、 前記水平同期信号を入力し、前記水平同期信号
の立下りで動作し、周期T3で復帰する第２のリ
トリガ型単安定マルチバイブレータと、 前記水平同期信号と第１のリトリガ型単安定マ
ルチバイブレータの「０」出力と第２のリトリガ
型単安定マルチバイブレータの「１」出力とを入
力する論理積回路とを備え、 前記水平同期信号の周期Ｔが、T3＞Ｔ＞T2の
関係にあるときだけ前記論理積回路から前記水平
同期信号を出力することを特徴とする水平同期信
号の周期異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15023883U JPS6057284U (ja) | 1983-09-28 | 1983-09-28 | 水平同期信号の周期異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15023883U JPS6057284U (ja) | 1983-09-28 | 1983-09-28 | 水平同期信号の周期異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057284U JPS6057284U (ja) | 1985-04-22 |
| JPS6325809Y2 true JPS6325809Y2 (ja) | 1988-07-13 |
Family
ID=30333273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15023883U Granted JPS6057284U (ja) | 1983-09-28 | 1983-09-28 | 水平同期信号の周期異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057284U (ja) |
-
1983
- 1983-09-28 JP JP15023883U patent/JPS6057284U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057284U (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| KR910021140A (ko) | 비디오 신호용 기수/우수 자장 검출기 | |
| JPS6325808Y2 (ja) | ||
| JPS6325809Y2 (ja) | ||
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| JPS62123370A (ja) | 位相検波回路 | |
| KR870002271Y1 (ko) | 텔레비젼의 수평 펄스 주파수 안정화 회로 | |
| JPH046310Y2 (ja) | ||
| JPS537165A (en) | Synchronism detecting circuit of phase control circuit | |
| JPH0423870B2 (ja) | ||
| JPS605378Y2 (ja) | リセット装置 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JPS63274268A (ja) | 同期信号処理回路 | |
| JPS5596432A (en) | Pressure detector | |
| JPS59140777A (ja) | 垂直同期装置 | |
| JPS6397069A (ja) | 同期分離回路 | |
| JPH0256853B2 (ja) | ||
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS5690631A (en) | Detection system for fault of oscillator | |
| JPS57201319A (en) | Synchronizing pulse generating circuit | |
| JPS6093882A (ja) | バ−スト検出同期回路 | |
| JPS63178619A (ja) | トリガパルス発生回路 | |
| JPH0738686B2 (ja) | 水平同期回路 | |
| JPH0219026A (ja) | シリアルデータ再生回路装置 |