JPS63257019A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は情報処理装置、特に複数の処理装置間で情報の
入出力を行なう情報処理装着に関する。

［従来の技術］ 従来より、パーソナルコンピュータ、ファクシミリ装置
、ワードプロセッサ、磁気ディスク装置、光デイスク装
置などの各種の情報処理装置が知られている。この種の
装置では、数値、文字、画像などの情報を入力、編集、
記憶、あるｔ＋）Ｌま出力する処理に用いられている。

このような装置では、キーボード、プリンタなどをすべ
て一体化した装置などを除き、たいてｌ、Ｘ外部の装置
との間で情報を入出力するための手段が設けられる。た
とえば、ノく−ソナルコンピュータなどでは通信回線用
の入出力ポートプリンタのための出力ポートなどがこれ
に相当する。

［発明が解決しようとする問題点］ 上記の情報入出力手段では、情報の媒体として−・部光
信号が考えられているが、今のところ電気信号により情
報入出力を行なうのがもつとも−ＩＩＱ的な構成である
。電気信号を用いる場合、情報をやりとりする装置はケ
ーブルおよびコネクタ（あるいはプラグ、ソケ・ントな
と）により接続される。

ところが、このような入出力方式は、ｌ、Ｘたるところ
に存在する電磁的なノイズに弱く、伝送の信頼性が低い
という問題がある。また、素人がコネクタの着脱を行な
う場合には、コネクタの差込みが浅すぎて接続不良を生
じたり、通電中にコネクタを着脱して装置を破損したり
することがあった。

また、コネクタの類では挿入方向を誤らないように、一
定の方向でのみコネクタ装着を行なえるようにしたもの
が多いが、このため操作者は装着時にいちいちコネクタ
の方向を確認しなければならないという面倒があった。

ざらに、磁気ディスク装置、メモリパックなどの外部記
憶装置から、処理装置本体に情報を入力する処理などに
おいては、上記のように面倒な装置の接続作業を行った
後、さらに外部記憶装置からの情報入力を指令する操作
が必要であり、装置の取り扱いが非常に面倒であるとい
う問題があった。

［問題点を解決するための手段］ 以上の問題点を解決するために、本発明においては、複
数の処理装置間で情報の入出力を行う手段を有する情報
処理装置において、物理的な振動を媒介として情報を入
出力する手段と、情報を入出力する処理装置が所定の位
置関係で組み合せられていることを検出する手段を設け
、この検出手段により情報を入出力する複数の処理装置
が所定の位置関係で組み合せられていることが検出され
た場合に自動的に前記情報入出力手段により情報の入出
力を行なう構成を採用した。

［作　用］ 以上の構成によれば、物理的な振動を媒介として情報入
出力を行なうので、電磁的なノイズの外乱に強く、また
処理装置どうしを所定の位置関係で組み合わせるだけで
自動的に情報の入出力を行なえるから、装置の取り扱い
は非常に容易になる。

［実施例］ 以下、図面に示す実施例に基づき、本発明の詳細な説明
する。

第１図は本発明を採用した情報処理装置本体の構成を示
している。第１図の構成は、パーソナルコンピュータ、
ワードプロセッサその他のマイクロコンピュータ応用機
器にほぼ共通した構成である。

図において符号９は情報処理の主体となるＣＰＵで、Ｒ
ＡＭ８と接続されている。ＲＡＭ８は情報記憶のため、
あるいはＣＰＵ９のワークエリアとして用いられる。

ＣＰＵ９は非同期通信回路７を介して外部の装置と接続
される。この非同期通信回路７は、ＰＩＯ素子（プログ
ラマブル入出力ポート）など、従来よりよく知られてい
る回路から構成することができる。

外部記憶装置とのインターフェースは、木実雄側の場合
、電気信号ではなく物理的な振動を媒介として行なう。

電気的振動と機械的振動は、圧電素子などの機械〜電気
ないし電気〜機械変換素子により相Ｖに変換できる。し
たがって、このような変換素子を用いればＣＰＵ９が扱
う電気的に表現された情報を振動により表現された情報
に変換することができる。

外部記憶装置によって振動により表現された情報を入力
するため、圧電素子などから構成した振動センサ２が信
号変換回路３を介して非同期通信回路７の入力回路に接
続される。信号変換回路３は物理的振動を電気信号によ
るフォーマットに情報を変換する。

振動センサ２はガラス板などから構成される振動伝達板
１に固定されており、この振動伝達板ｌを介して振動を
入力する。すなわち、他の装置の振動発生部を振動伝達
板ｌに接触Ｓせることで振動入力が行なわれる。振動伝
達板はその周辺部での振動の反射波が振動センサ２の入
力振動に影響を与えないように防振材１０を介して支持
されている。

第２図は外部記憶装置の構成を示している。ここでは記
憶媒体としてＲＯＭが用いられている。

ＲＯＭ２０に記憶された情報はＣＰＵ１９の制御により
非同期通信回路７に入力される。非同期通信回路７は前
述のような通信回路により構成される。

ここでは、非同期通信回路７は、振動伝達板ｌに振動を
入力する振動子４に振動子駆動回路６を介して情報を直
列的に出方するために用いられる。

振動子４の振動は振動伝達効率を向上させるためのホー
ン５を介して振動伝達板ｌに伝達される。

第３図は第１図、第２図の情報処理装置本体と外部記憶
装置の情報人出山部の基本的な構造を詳細に示している
。

第３図において符号１３は第１図の外部記憶装置のケー
スである。外部記憶装置１００のケースは下部にゴム足
１２を有しており、このゴム足１２を介して情報処理装
置本体２００の振動伝達板ｌ上に載置される。

振動伝達板ｌには振動センサ２が圧接されている。

外部記憶装置のホーン５と結合された振動子４はバネ４
ａにより振動伝達板１上に圧接されており、振動子４の
振動はホーン５を介して情報処理装置本体２００の振動
伝達板ｌに伝達される。

情報処理装置本体２００の振動伝達板ｌは防振材１０を
介してケース２０１に固定されている。

振動伝達板１にはホスト装置側の情報入力のために振動
センサ２が設けられている。情報処理装置本体２００は
そのケース２０１内部に第１図に示した回路を内蔵する
。あるいは、ケース２０１と情報処理装置本体２００の
本体回路部分は別体に構成されていてもよい。

ここで、第１図の振動子駆動回路６および信号変換回路
３の構造につき詳細に説明する。第４図は振動子駆動回
路６の、また第５図は信号変換回路３の構造を示してい
る。

第４図において、駆動周波数発振回路３１は振動子４を
駆動する方形波を発生する回路であり、その周波数は振
動子４の共振周波数に選択されている。駆動波形発振回
路３４は入力信号を処理する論理積回路を有しており、
駆動周波数発振回路３１の出力方形波を原駆動波形発振
回路３３の制御によりオン／オフして振動子４に印加す
る。駆動波形発振回路３４は圧電素子の駆動回路を有し
、前段から入力された制御信号を振動子４の駆動に充分
なレベルに変換する。

原駆動波形発振回路３３は駆動周波数発振回路３１の駆
動信号をどのようなパターンで振動子４に印加するのか
を決定するもので、非同期直列通信のボーレートの１周
期をｔｌとした場合にデユーティ比がｔｃｌｔｌ−ｔｄ
となるような信号を発生する。デユーティ比に関しては
第５図に関連して詳述する。

スタートビット検出回路３２は非同期直列通信において
、ｌワードのデータのスタートビットを検出するもので
、立上りのタイミングで原駆動波形発振回路３３に対し
て発振開始の制御を行ない、ｎ１７８分に相当する時間
、すなわちｎ×ｔｌだけ待機した後、発振終了の制御を
行なう。

ｎは非同期通信のキャラクタビット長（ワード長）にス
タートビットを加えた数とする。たとえば、ｌキャラク
タ８ビツト、スタートビットｌの場合にはｎ＝９となる
。

一方、第５図の振動入力部において、振動センサ２の出
力信号は前置増幅器４１で所定のレベルまで増幅される
。続いて増幅された信号のエンベロープ波形が検出回路
４２により取り出される。

そしてエンベロープのピークがピーク検出回路４３によ
り検出される。ピーク検出回路４３はシュミットトリガ
などから構成され、エンベロープ波形が所定のしきい値
を越えている期間のみ論理「１」の信号を出力する。

ワンショットマルチバイブレータ４４は、ピーク検出回
路４３の出力を受け、ピーク検出信号のポジティブエツ
ジトリガにより非同期通信規格における所定の１ビツト
に相当する幅のパルスを生成する。

第６図（Ａ）〜（Ｇ）は第４図、第５図の振動入出力部
の動作を示した波形図である。ここではｒｌｏｌｏｌｌ
ｏｏＪ　という８ビツトのデータを物理的振動により非
同期通信部に対して入出力する場合の動作を示している
。

第６図（Ａ）は、ビット長ｔｉで」―記ピッドパターン
を表現したもので、その先頭と、最後にはそれぞれｒｌ
Ｊ、「０」のスタートおよびストップビットが付加され
て１０ビツトの信号が形成されている。第４図のスター
トビット検出回路３２はスタートビットの立上りを検出
し、スタートビットと同期して第６図（Ｂ）のようなデ
ユーティ比ｔｄ：ｔｌ−ｔｄの信号を生成する。ｔｄの
長さについては後述する。

駆動波形発振回路３４は駆動周波数発振回路３１の駆動
信号、および第６図（Ａ）、（Ｂ）の波形の論理積を取
り、第６図（Ｃ）のような駆動波形を生成する。

このような駆動により振動子４は論理「ｌ」に対応して
時間ｔｄの長さだけ振動を発生する。

この振動は振動伝達板ｌで時間ｔｒだけ遅延され、振動
センサ２に入力され、振動センサ２は第６図（Ｄ）のよ
うな検出波形を生成する。

ここで、振動センサ２の検出信号はその立上りからｔｄ
時間後にピークを迎える。その後減衰が始まり、ｔｗ時
間後に振幅が０になる。したがって、前記のｔｄは長く
とも振動伝達板ｌの振動特性に応じて ｔｄ≦ｔｌ−ｔｗ となるように定めておく。

振動センサの出力から、第５図のエンベロープ検出回路
４２により第６図（Ｅ）のようにエンベロープが取り出
され、このエンベロープ信号はピーク検出回路４３にお
いて所定のしきい値と比較されて第６図（Ｆ）のような
波形が形成される。

さらに、ワンショットマルチバイブレータ４４７１．１ で非同期通信に穀ける所定ビット長ｔｌを有する波形が
第６図（Ｇ）のように復元される。

以りのような構成により、物理的振動を媒介として非同
期直列通信を行なうことができる。本実施例のように物
理的振動を媒介とすることによりいたるところに遍在す
る電磁的ノイズの妨害をうけることなく良好なＳ／Ｎに
より情報入出力を行なうことができる。

また、第３図に示したようなハードウェア構成により、
入出力を行なう際の接続作業は従来の電気信号を用いる
ケーブル、コネクタ方式に比して著しく簡略化される。

すなわち、外部記憶装置をホスト装置の入力部に載置し
、ホスト装置の振動出力部を外部記憶装置の所定箇所に
差し込めばよコネクタ方式において必要であったコネク
タの向きなどの確認作業を省略できる。

さらに、装置と装置が振動入出力部を介して接続され、
電気的には絶縁状態とされるので、電源廻りのノイズが
伝達されることがなく、また通電中に接続部を断続して
も装置が故障したりすることがない。

次に、第７図に外部記憶装置から情報処理装置本体への
情報入力処理をより容易にするための情報入出力部の構
造を例示する。ここでは、第３図と同一ないし相当する
部材について同一符号を付しである。

第７図において、外部記憶装置１００は前述の実施例同
様情藷処理装置の振動伝達板１上に載置される。ただし
、この実施例では、振動子４は外部記憶装置のケースの
周辺部に支持部４ｂを介して取り付けられており、振動
子４の先端のホーン５とゴム足１２を介して外部記憶装
置１００が振動伝達板１十に載置される。

また、本実施例では、外部記憶装置１１００が振動伝達
板１上の所定位置、たとえば外部記憶装置１００と振動
伝達板ｌの角部が一致する位置などに載置された場合、
これを検出して以後自動的に外部記憶装置１００から情
報処理装置本体２００に情報の転送を行なうため、外部
記憶装置１００のケース内部には磁力感応型のリードス
イッチ１０２が設けられている。

このリードスイッチ１０２は外部記憶装置１００が振動
伝達板１上の所定位置に載置された場合に振動伝達板１
の下面に配置された永久磁石などから構成された磁石２
０２により閉成される。

リードスイ・ンチ１０２の操作状態を示す信号は外部記
憶装置１００のＣＰＵ１９に入力される。

外部記憶装置１００、情報処理装置本体２００の制御系
の構造は、上記リードスイッチ１０２の検出回路を除き
、第１図、第２図、および第４図、第５図に示したもの
と同様である。

次に以トの構成における動作に付き説明する。

第８図、第９図は第７図の構成において、外部記憶装置
１００、情報処理装置本体２００のＣＰＵ１９．９が行
なう制御手順を示している。図示した手順はＣＰＵ１９
．９に接続された不図示のＲＯＭなどの記憶手段に制御
プログラムとして格納される。

まず、初期状態では、情報処理装置本体２００は第９図
のステップＳ８１のループにおいて、外部記憶装置１０
０から振動の形でイニシャルコードが入力されるのを待
つ。

外部記憶装置１００による情報入力処理は、外部記憶装
置ｌＯＯを情報処理装置本体２００の振動伝達板ｌの所
定位置に載置することで開始される。外部記憶装置１０
０が情報処理装置本体２００の振動伝達板１の所定位置
に載置Ｘれると、磁石２０２によりリードスイッチ１０
２が閉成され、これがＣＰＵ１９により検出されると、
ＣＰＵ１９は第８図の手順を開始する。

まず、ステップＳ７１において、ＣＰＵ１９は前述した
手順で、イニシャルコードを物理的振動の形で表現して
送出する。このとき送出ｙれるイニシャルコードは、Ｒ
ＯＭ２０の記憶情報のチェックサムなどから構成される
。

イニシャルコードが正しく受信されると、情報処理装置
本体２００のＣＰＵ９は第９図のステップＳ８２におい
て、振動伝達板１、信号変換回路３、非同期通信回路７
を介して振動により表現された情報を入力し、電気信号
に変換し、ＲＡＭ３３に順次書き込む。

外部記憶装置１００のデータ送出は第８図のステップＳ
７２、Ｓ７３のループで行なわれる。ステップＳ７２で
はＲＯＭ２０に格納されたデータを１バイトづつ読みだ
し、非同期通信回路７、振動子駆動回路６、振動子４に
より振動により表現■　り された直列データに変換し、ホーン５を介して振動伝達
板ｌに入力する。この処理はステップＳ７３でＲＯＭ２
０の送出すべきデータをすべて送出したことが確認され
るまで続けられる。

送出すべきデータを全て情報処理装置本体２００に入力
すると、ＣＰＵ１９はステップＳ７４において所定のエ
ンドコードを非同期通信回路７、振動子駆動回路６、振
動子４を介して振動に変換し、振動伝達板ｌに入力する
。

情報処理装置本体２００側では、このエンドコードはス
テップＳ８３で検出され、エンドコードが入力されると
情報の入力、ＲＡＭ８に対する書き込み処理を停止する
。

以上のようにして、外部記憶装置１００を情報処理装置
本体２００の振動伝達板ｌ上の所定位置に載置するだけ
で、コマンドの入力などの面倒な手順を踏む必要なく、
自動的に外部記憶装置ｌＯＯから情報処理装置本体２０
０に情報入力を行なうことができる。したがって、操作
者の作業は従来の情報処理システムにおけるものに比し
て著しく簡略化される。

以上に示した本発明の構成は外部記憶装置ないしコンピ
ュータなどから構成される情報処理システムに限定され
ることなく、種々の情報入出力部を有する情報処理装置
に適用することができる。

［効　果］ 以上から明らかなように、本発明によれば、複数の処理
装置間で情報の入出力を行う手段を有する情報処理装置
において、物理的な振動を媒介として情報を入出力する
手段と、情報を入出力する処理装置が所定の位置関係で
組み合せられていることを検出する手段を設け、この検
出手段により情報を入出力する複数の処理装置が所定の
位置関係で組み合せられていることが検出された場合に
自動的に前記情報入出力手段により情報の入出力を行な
う構成を採用したので、電磁的なノイズの外乱に強く、
処理装置どうしを所定の位置関係で組み合わせるだけで
自動的に情報の入出力を行なえるから取り扱いが簡単で
、また事故の可能性も少ない優れた情報処理装置を提供
できる。

【図面の簡単な説明】

第１図は本発明を採用した情報処理装置本体の制御系の
構造を示したブロック図、第２図は本発明を採用した外
部記憶装置の制御系の構成を示したブロック図、第３図
は第１図の装置の情報入出力部の構成を示した断面図、
第４図および第５図はそれぞれ第１図の情報出力部およ
び情報入力部の構造を示したブロック図、第６図（Ａ）
から（Ｇ）は本発明における物理的振動を媒介とした情
報入出力を示した波形図、第７図は本発明の異なる実施
例を示した断面図、第８図、第９図は第７図の構成にお
いて外部記憶装置、情報処理装置本体の制御部が行なう
情報入出力制御の流れをそれぞれ示したフローチャート
図である。 ｌ・・・振動伝達板　　　２・・・振動センサ３・・・
信号変換回路　　４・・・振動子５・・・ホーン　　　
　　６・・・振動子駆動回路７・・・非同期通信回路　
８・・・ＲＡＭ９．１９・・・ＣＰＵ　　　１０・・・
防振材２０・・・ＲＯＭ １０２・・・リードスイッチ ２０２・・・磁石 λ五享じカス１丁丁のフローチャ斗区 第８図 、＋貴報Ｘカ即枡ｆ）１０−礼斗口 第９図

Claims (1)

【特許請求の範囲】
1. 複数の処理装置間で情報の入出力を行う手段を有する情
   報処理装置において、物理的な振動を媒介として情報を
   入出力する手段と、情報を入出力する処理装置が所定の
   位置関係で組み合せられていることを検出する手段を設
   け、この検出手段により情報を入出力する複数の処理装
   置が所定の位置関係で組み合せられていることが検出さ
   れた場合に自動的に前記情報入出力手段により情報の入
   出力を行なうことを特徴とする情報処理装置。