JPS63255747A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、動画像の入力と表示を行うことのできる画
像メモリ装置に関するものである。

〔従来の技術〕

第３図は、例えば三菱電機枝軸、ＶＯ１，６０，／％１
１．１９８６の４頁から８頁に掲載の論文「フレームメ
モリを応用した多機能テイジタルカラーテレビ」に示さ
れた従来の画像メモリ装置を示す構成図である。図にお
いて、１は図示しないテレビカメラやテレビジョン放送
等のビデオ信号をデジタル化した入力動画像データを入
力する入力動画像データバス、２は入力動画像データバ
ス１につなかυλ入力動画像データ１ライン分記憶する
バッファメモリ、３はバッファメモリ２に記憶されてい
る入力動画像データ又は外部から入力した入力動画像デ
ータを一時保持するラッチ、４はラッチ３の出力につな
がる画像データバス、５は画像データバス４につながり
画像を記憶するランダムアクセスメモリ、６は画像デー
タバス４につながり、ランダムアクセスメモリ５に記憶
されている画像データを一時保持するラッチ、７はラッ
チ６の出力につながり図示しない例えばデジタル・アナ
ログ変換回路に表示画像データを出力する表示画像デー
タバスである。また、８は動画像入力のためにバッファ
メモリ２及びランダムアクセスメモリ５を制御する動画
像入力制御回路、９は画像表示のためにランダムアクセ
スメモリ５を制御する画像表示制御回路、１０Ｖｉ動画
像入力制御回路８と画像表示制御回路９のランダムアク
セスメモリ５の制御権の裁定を行う裁定回路で、１１は
これらの回路によって形成され、動画像入力及び画像表
示の出力を行うメモリ制御回路であり、１２は動画像入
力制御回路８からバッファメモリ２に出力さｎる制御信
号をはこぶ信号伝送路、１３は動画像入力制御回路８又
は画像表示制御回路９からランダムアクセスメモリ５に
出力される制御信号をはこぶ信号伝送路である。

次に動作について説明する。ランダムアクセスメモリ５
に入力動画像を同じ大きさで書込むときには、入力動画
像データは、入力動画像データバス１を通り一時ラッチ
３に保持されて、画像データバス４を通りランダムアク
セスメモリ５に書かれる。またランダムアクセスメモリ
５に入力動画像を縮小して書込むときには、入力動画像
データは、入力動画像データバス１を通シ間引かれて一
旦バツファメモリ２に１ライン分書込葦れる。そして入
力動画像データは、バッファメモリ２がら読出されて、
入力動画像データバス１を再び通り、一時ラッチ３に保
持されて、画像データバス４を通りランダムアクセスメ
モリ５に書かれる。動画像入力制御回路８は、入力動画
像データをランダムアクセスメモリ５に舊込む際、制御
信号を信号伝送路１２及び１３に送出してバッファメモ
リ２゜ランダムアクセスメモリ５を制）する。一方、ラ
ンダムアクセスメモリ５の画像データは、画像データバ
ス４を通して読出されて、一時ラッチ６に保持されて表
示画像データバス７を通り、表示画像データとして出力
される。画像表示制御回路９は、表示画像データをラン
ダムアクセスメモリ５から読み出す際、制御信号を信号
伝送路１３に送出してランダムアクセスメモリ５を制御
する。

第４図は、ランダムアクセスメモリ５に入力動画像デー
タを書込むこととランダムアクセスメモリ５から表示画
像データを読出すことを同時に行うとさの、動画像入力
制御回路８と画像表示制御回路９のランダムアクセスメ
モリ５の制御（狸の移行を示す、タイムチャートである
。第４図において、１４は画像表示制御回路９がランダ
ムアクセス７メモリ５の制御権を得ている読出しサイク
ル、１５は動画像入力制御回路８がランダムアクセスメ
モリ５の制御権を得ている書込みサイクルである。

読出しサイクル１４と書込みサイクル１５が交互に繰返
されて、見かけ上ランダムアクセスメモリ５に対して、
同時に入力動画像データの：、！Ｆ込みと表示画像デー
タの読出しができている。

読出しサイクル１４の時間をＴＲｓ　％’Ｊ込みサイク
ル１５の時間をＴＷ　ｓ、入力動画像データバス１から
入力される入力動画像データの１画素描りの入力時間を
ＴｌＮ５表示画像データバス７から出力される表示画像
データの１１．１１ｉ素ａｂの出力時間をＴＯＵＴ　、
ランダムアクセスメモリ５のデータ書込み可能な最小時
間をＴＭＷ、ランダムアクセスメモリ５のデータ読出し
最大時間をＴＭＲ％　　１つの読出しサイクル１４で読
出す画素数をＮＲ，，１つの書込みサイクル１５で書込
む画素数をＮｗとすると、これらの関係は、Ｔｗ＋ＴＰ
、≦ＴＩＮ命Ｎｗ、Ｔｗ＋ＴＲ≦ＴＯＵＴ　’　ＮＲ＋
　ＴＭＷ≦ＴＷ　＋　ＴＭＲ≦Ｔ凡となる。従って、ラ
ッチ３は画素数Ｎｗの入力動画像データを保持するだけ
の容量が必要であシ、ラッチ６は画素数ＮＲの表示画像
データを保持するだけの容量が必要になる。

〔発明が解決しようとする問題点〕

従来の画像メモリ装置は以上のように構成されているの
で、動画像入力のために１ライン分のバッファメモリ２
を必要として、また、■画素当りの入力時間ＴＩＮ及び
出力時間Ｔ　ＯＵＴが小さくなればなるほど、また書込
み可能な最小時間ＴＭＷ及び読出し最大時間ＴＭＲが大
きくなればなるほどｌサイクルでの書込み画素数ＮＷ及
び読出し画素数ＮＲが大きくなり、ラッチ３，６の規模
が大きくなるという問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、１２４７分のノくラフアメモリを除去すると
ともに、各ラッチのデータ巾を小さくして装置規模の小
型化をはかり、さらに高解像度画像の入出力のできる画
像メモリ装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る画像メモリ装置は、画像データを記憶す
るメモリとして、ランダムアクセスメモリとシリアルア
クセスメモリを具備してランダムアクセスメモリからシ
リアルアクセスメモリへのデータ転送機能のあるデュア
ルポートメモリを用い、上記デュアルポートメモリのラ
ンダムアクセスメモリのデータ入力部と入力動画像デー
タノ（スの間にファーストインファーストアウトメモリ
（以下、ＦＩＦＯという）を備え、裁定回路を画像表示
制御回路がランダムアクセスメモリ部のデータをシリア
ルアクセスメモリに転送するときのみ画像表示制御回路
にランダムアクセスメモリ制御権を動画像入力制御回路
より優先して与える裁定回路にしたものである。

〔作　用〕

この発明における画像メモリ装置は、動画像入力と画像
表示を同時に行うときにデュアルポートメモリのランダ
ムアクセスメモリの制御権を動画像入力制御回路に与え
ておき、ランダムアクセスメモリからシリアルアクセス
メモリにデータを転送するときのみ画像表示制御回路に
ランダムアクセスメモリの制御権を与えて、画像表示制
御回路に制御権のある期間の入力動画像データは、ラン
ダムアクセスメモリのデータ入力部と入力動画像データ
バスの間にあるＦＩＦＯに一時記憶して、入力動画像の
水平帰線期間ＶてＦＩＦＯの中に残っている入力動画像
データをランダムアクセスメモリに書込む。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は入力動画像データバス、３．６はラッ
チ、７は表示画像データバス、８は動画像入力制御回路
、９は画像表示制御回路、１０は裁定回路、１１はメモ
リ制御回路、１３は信号伝送路で、第３図に同一符号を
付した従来のものと同一、又は相当部分であるため詳細
な説明は省略する。次に、１６は入力動画像データバス
１とラッチ３の間にあって入力動画像データを一時記憶
するＦＩＦＯ１５ａは画像データを記憶するランダムア
クセスメモリ、１７はランダムアクセスメモリ５ａとラ
ッチ６の間にあるシリアルアクセスメモリ、１８は例え
ば′８６三菱半導体データブック・ＩＣメモ９編の２−
１５７頁から２−１８３頁に示されているような、前記
ランダムアクセスメモリ５ａとシリアルアクセスメモリ
１７を内蔵して、ランダムアクセスメモリ５ａからシリ
アルメモリ１７へのデータ転送機能を備えているデュア
ルポートメモリ、４ａはラッチ３とランダムアクセスメ
モリ５ａをつなぐ入力画像データバス、４ｂはラッチ６
とシリアルアクセスメモリ１５をつなぐ出力画像データ
バスである。

次に動作について説明する。ランダムアクセスメモＩＪ
　５　ａに入力動画像を書込むときには、入力動画像デ
ータは入力動画像データバス１から入力されて、ＦＩＦ
Ｏ１６，ラッチ３．入力画像データバス４ａを通ってラ
ンダムアクセスメモリ５ａに書込まれる。入力動画像を
同じ大きさでランダムアクセスメモリ５ａに書込むとき
には、入力した全画素をＦＩＦＯｉ５に取込んでランダ
ムアクセスメモＩＪ　５　ａに書込む。また、入力動画
像を縮小してランダムアクセスメモリ５ａに書込むとき
には、入力した画素を間引いてＦＩＦＯ１５に取込んで
ランダムアクセスメモリ５ａに書込む。ランダムアクセ
スメモリ５ａに記憶されている画像データを表示するに
は、ランダムアクセスメモリ５ａから画像データを読出
してシリアルアクセスメモリ１７に一旦書込む。そして
シリアルアクセスメモリ１７から当該画像データが読出
されて、出力画像データバス４ｂを通してラッチ６に送
られ、ここに一時保持されて表示画像データバス７全通
して出力される。ランダムアクセスメモリ５ａに画像デ
ータを書込むときには、ランダムアクセスメモＩＪ　５
　ａの制御権を動画像入力制御回路８が取得し、またラ
ンダムアクセスメモリ５ａからシリアルアクセスメモリ
１７に画像データを転送するときには、ランダムアクセ
スメモリ５ａの制倒権全画像表示制御回路９が取得する
。ランダムアクセスメモＩＪ　５　ａの制御権の制御は
裁定回路１０が行う。

第２図は、ランダムアクセスメモリ５ａに入力動画像デ
ータを書込むこととランダムアクセスメモリ５ａから表
示画像データを読出すことを同時に行うときの動画像入
力制御回路８と画像表示制御回路９のランダムアクセス
メモ’Ｊ　５　ａの制御権の移行を示すタイムチャート
であり、第２図（ａ）はランダムアクセスメモＪ５ａの
制御権の状６をマクロ的に示したものであシ、第２図（
ｂ）は第２図（ａ）の一部を拡大してランダムアクセス
メモリ５ａの制御権の状態をミクロ的に示したものであ
る。第２図において、１９は動画像入力制御回路８がラ
ンダムアクセスメモリ５ａの制御権を取得して入力動画
像データをランダムアクセスメモリ５ａに書込んでいる
書込み期間、２０は画像表示制御回路９がランダムアク
セスメモリ５ａの制御権を取得してランダムアクセスメ
モリ５ａの画像データをシリアルアクセスメモリ１７に
転送する転送期間、２１は書込み期間１９の１つのメモ
リサイクルである書込みサイクル、２２は転送期間２０
の１つのメモリサイクルである転送サイクルである。

書込みサイクル２１の時間をＴＷ　Ｏｓ転送サイクル２
２の時間をＴＴｏ、入力動画像データの１画素当りの時
間をＴＩＮ　、表示画像データの１画素当りの時間をＴ
ＯＵ　Ｔ　ｓランダムアクセスメモリ５ａのデータ書込
み可能な最小時間をＴＭＷＯ、ランダムアクセスメモリ
５ａからシリアルアクセスメモリ１７へのデータ転送最
大時間を’ＴＭＴＯ１１つの書込みサイクル２１で書込
む画素数をＮｗｏ、１つの転送サイクル２２で転送する
画素数をＮＴＯとするとこれらの関係はｓ　ＴＭＷＯ≦
Ｔ’ｗｏ≦ＴＩ　Ｎ　’　ＮＷ　Ｏ＋ＴＭＴＯ≦ＴＴＯ
≦ＴＯＵＴ　”ＮＴＯである。書込み期間１９に転送期
間２０が割込む毎にＦＩＦＯ１７に入力動画像データが
蓄積する。この蓄積した入力動画像データは入力動画像
の水平帰線期間にランダムアクセスメモ’Ｊ　５　ａに
書込まれる。一般的に書込み画素数ＮＷＯと転送画素数
ＮＴＯの′関係はＮｗｏ（ＮＴ、）である。１ラインの
動画像入力期間にＮ回の転送サイクル２２があるとＦＩ
ＦＯｉ７の容量画素数Ｐは、Ｐ≧　（ＴＴＯ／　Ｔ　Ｉ
Ｎ　）　Ｘ　Ｎである。ただし、Ｐは整数である。

また、シリアルアクセスメモリ１７からデータ読出し可
能な最大時間をＴＭＲＯｌｌつの読出しサイクルで読出
す画素数をＮＲＯとすると、ＴＭＲＯ≦Ｔｌ）ＵＴ”Ｎ
ＲＯであり・一般にＴＭＦＬＯ＜　ＴＭＲである。

なお、上記実施例ではデュアルポートメモリ１８の入力
画像データバス４ａ及び出力画像データバス４ｂに接続
するラッチ３，６を備えているが、上記実施例で説明し
た条件において書込む画素数１’Ｊｗｏ　＝　１　、読
出す画素ＮＲＯ＝　１のときにはラッチ３，６を除去し
てもよい。

また、上記実施例では動画像の入力と画像の表示につい
て説明したが、入力画像データバス４″ａにランダムア
クセスメモリ５ａに図形を描く描画プロセッサやランダ
ムアクセスメモリ５ａの画像データをアフィン変換、フ
ィルタリングなどを行う画像処理プロセッサを備えても
よく、さらに第２図（ｂ）で示したように転送期間２０
内に１つの転送サイクル２２だけでなく複数の転送サイ
クル２２を入れてもよく、上記実施例と同様の効果を奏
する。

〔発明の効果〕

以上のように、この発明によれば、ランダムアクセスメ
モリの制御権を、動画像入力と画像表示とを同時に行う
ときには動画像入力制御回路に与え、ランダムアクセス
メモリからシリアルアクセスメモリにデータを転送する
ときにのみ画像表示制御回路に与えるように構成したの
で、装置規模の小形化がはかれ、高解像度画像の入出力
が可能な画像メモリ装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による画像メモリ装置を示
す構成図、第２図はその動画像入力制御回路と画像表示
制御回路のランダムアクセスメモリの制御権の移行を示
すタイムチャート、第３図は従来の画像メモリ装置を示
す構成図、第４図はその動画像入力制御回路と画像表示
制御回路のランダムアクセスメモリの制御権の移行を示
すタイムチャートである。 １は動態１象入カデータバス、５ａはランダムアクセス
メモ１ノ、８は動画Ｕり入力制師回路、９は画像表示制
御回路、１０は裁定回路、１６はＦ　Ｉ　、Ｐ　０１１
７はシリアルアクセスメモリ、１８はデュアルポートメ
モリ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱社機株式会社 代理人　弁理士　　１）澤　博　昭 （外２名）

Claims (1)

【特許請求の範囲】
1. ランダムアクセスメモリとシリアルアクセスメモリとを
   具備して前記ランダムアクセスメモリから前記シリアル
   アクセスメモリへデータを転送する機能を有するデュア
   ルポートメモリと、入力動画像データバスと前記ランダ
   ムアクセスメモリとの間に配置されたファーストインフ
   ァーストアウトメモリと、前記ランダムアクセスメモリ
   から前記シリアルアクセスメモリにデータを転送すると
   きにのみ前記ランダムアクセスメモリの制御権を獲得す
   る画像表示制御回路と、少なくとも動画像入力するとき
   に後述する裁定回路から前記ランダムアクセスメモリの
   制御権放棄要求があつたときに前記ランダムアクセスメ
   モリの制御権を放棄する動画像入力制御回路と、前記画
   像表示制御回路と動画像入力制御回路の前記ランダムア
   クセスメモリ制御権の裁定を行い、前記画像表示制御回
   路のランダムアクセスメモリ制御権を前記動画像入力制
   御回路のランダムアクセスメモリ制御権よりも優先させ
   る裁定回路とを備えた画像メモリ装置。