JPS6325380B2 - - Google Patents
Info
- Publication number
- JPS6325380B2 JPS6325380B2 JP57163669A JP16366982A JPS6325380B2 JP S6325380 B2 JPS6325380 B2 JP S6325380B2 JP 57163669 A JP57163669 A JP 57163669A JP 16366982 A JP16366982 A JP 16366982A JP S6325380 B2 JPS6325380 B2 JP S6325380B2
- Authority
- JP
- Japan
- Prior art keywords
- ecc
- circuit
- patrol
- main memory
- ecc code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003745 diagnosis Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Description
【発明の詳細な説明】
発明の技術分野
本発明は、主記憶装置のソフトエラーを救済す
るパトロール方式に関し、特にパトロール機能を
有しない計算機システムにおいてそのハード、フ
アーム構成を変更せずにパトロール可能とするも
のである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a patrol method for relieving soft errors in a main memory device, and in particular to a patrol method that enables patrolling without changing the hardware or firmware configuration of a computer system that does not have a patrol function. It is something to do.
技術の背景
小型計算機の主記憶装置も大容量化する傾向に
あり、既設計算機もこの傾向に合わせようとする
とメモリの増設が必要になる。そして高集積、大
容量のメモリーを使用した主記憶の制御装置
（MEM）を中央処理装置（CPU）に接続すると、
主記憶に対するパトロールの必要性が生じてく
る。これは記憶素子の集積度が上がるにつれてパ
ツケージ材料その他から放射されるα線に対する
感度が高まり、この影響でビツト１が０に反転し
たり、ビツト０が１に反転したりするソフトエラ
ーが生じやすくなるからである。通常のパトロー
ル方式は定期的に（例えば3.3ｍｓに１回）主記
憶装置から全ビツトを読出し、ビツト誤りがあれ
ばそれを訂正して再書込みすることによつて上述
したソフトエラーを救済する。大型計算機システ
ムで予めパトロールに必要なハードウエア等が設
けられている。Background of the Technology The main storage capacity of small computers is also increasing in capacity, and if existing computers are to keep up with this trend, it will be necessary to add more memory. When the main memory controller (MEM), which uses highly integrated and large-capacity memory, is connected to the central processing unit (CPU),
The need for patrolling the main memory arises. This is because as the degree of integration of memory elements increases, the sensitivity to alpha rays emitted from package materials and other sources increases, and this tends to cause soft errors such as bit 1 being inverted to 0 or bit 0 to being inverted to 1. Because it will be. The normal patrol system periodically reads all bits from the main memory (for example, once every 3.3 ms), corrects any bit errors, and rewrites the bits, thereby relieving the above-mentioned soft errors. It is a large computer system that is pre-installed with the necessary hardware for patrolling.
従来技術と問題点
ところが、在来の小型計算機の主記憶装置は
４、16Kビツト程度のメモリ素子（チツプ）を用
いているので、パトロール機能は設けられていな
い。従つて主記憶装置の容量を大容量化するため
メモリ素子を４、16Kビツトから64Kビツトに交
換するとどのようにしてパトロールを行うかが問
題となる。大型計算機と同じパトロール機能を実
現しようとすれば、CPU側に新規の制御用命令
やレジスタを追加したり、そのデコード信号を主
記憶制御装置MEMに送出するため制御線を追加
したりインターフエースを変更したりする必要が
生ずる。Prior Art and Problems However, since the main memory of conventional small computers uses a memory element (chip) of about 4.16K bits, a patrol function is not provided. Therefore, when the memory element is changed from 4 or 16K bits to 64K bits in order to increase the capacity of the main memory device, the problem arises as to how to carry out patrolling. In order to achieve the same patrol function as a large computer, it is necessary to add new control instructions and registers to the CPU side, add a control line to send the decoded signal to the main memory control unit MEM, and create an interface. There will be a need to make changes.
発明の目的
本発明は、制御線の追加などつまりタグ制御で
なしにデータ線制御によつてパトロールを行おう
とするものである。即ち主記憶制御装置MEMへ
の書き込み情報とMEM診断用信号を利用し、
CPUのハードウエアを変更せずにソフトエラー
の救済を行なおうとするものである。OBJECTS OF THE INVENTION The present invention attempts to carry out patrolling by data line control without adding control lines, that is, tag control. In other words, using the information written to the main memory controller MEM and the MEM diagnostic signal,
This is an attempt to remedy soft errors without changing the CPU hardware.
発明の構成
中央処理装置、主記憶制御装置および主記憶装
置からなり、該主記憶制御装置がECC回路とパ
トロール制御回路を備え、該制御回路は診断用信
号により制御されてメモリリードライト時は該
ECC回路が出力するECCコードをまた診断時は
中央処理装置から送られるライトデータの一部で
あるECCコードを出力する切換回路を備える計
算機システムのパトロール方式において、診断モ
ードで中央処理装置から送られる前記ECCコー
ドを含むライトデータの一部のビツトで前記切換
回路を更に制御して、パトロール時は前記制御回
路にECC回路が出力するECCコードを出力させ
ることを特徴とするが、以下図示の実施例を参照
しながらこれを詳細に説明する。Structure of the Invention Consisting of a central processing unit, a main memory control unit, and a main memory device, the main memory control unit is equipped with an ECC circuit and a patrol control circuit, and the control circuit is controlled by a diagnostic signal and performs the following operations during memory read/write.
In the patrol system of a computer system equipped with a switching circuit that outputs the ECC code output by the ECC circuit and the ECC code that is part of the write data sent from the central processing unit during diagnosis, the ECC code is sent from the central processing unit in diagnostic mode. The switching circuit is further controlled by some bits of the write data including the ECC code, and during patrolling, the control circuit outputs the ECC code output by the ECC circuit. This will be explained in detail with reference to an example.
発明の実施例
第１図は計算機の概略構成で、１は中央処理装
置（CPU）、２は主記憶制御装置（MEM）、３は
主記憶素子である。第２図は本発明の一実施例を
示す図で、MEM２内のECC（Error Correcting
Check）機能を中心としたブロツク図である。２
１はLSi化されたECC回路、２２はパトロール制
御回路である。ECC回路２１はメモリリード時
に主記憶素子３からの４バイト幅のメモリリード
データMRD00−31と７ビツトのECCコードECCR
を供給され、該リードデータのビツト誤りを
ECCコードECCRでチエツクし、誤りがあればそ
れを訂正して４バイト幅のリードデータRD00−
31をCPU１に送出し、ECC出力00−31、ECCを
メモリへ再書き込みする。ライト時にはCPU１
からの４バイト幅のライトデータWD00−31を受
けてECCコードを発生し、これらをパトロール
制御回路２２に与えてそこからメモリライトデー
タMWD00−31およびECCコードECCwとして主
記憶素子３に書込む。Embodiments of the Invention FIG. 1 shows a schematic configuration of a computer, in which 1 is a central processing unit (CPU), 2 is a main memory controller (MEM), and 3 is a main memory element. FIG. 2 is a diagram showing an embodiment of the present invention, in which ECC (Error Correcting
This is a block diagram centered on the Check) function. 2
1 is an LSi ECC circuit, and 22 is a patrol control circuit. During memory read, the ECC circuit 21 receives 4-byte wide memory read data MRD00-31 from the main memory element 3 and a 7-bit ECC code ECC R.
is supplied, and bit errors in the read data are detected.
Check the ECC code ECC R , correct any errors, and read the 4-byte wide read data RD00-
Send 31 to CPU1, rewrite ECC output 00-31 and ECC to memory. CPU1 when writing
It receives 4-byte wide write data WD00-31 from WD00-31, generates ECC codes, gives these to the patrol control circuit 22, and writes them into the main memory element 3 as memory write data MWD00-31 and ECC code ECCw.
パトロール制御回路２２はECC回路２１の訂
正機能の診断用に設けられている回路で、診断モ
ードの際にECCコードを凝似的に誤らせるため
の診断用信号CHW（Check write）を入力する制
御線がCPU１との間に敷設されている。診断時
には主記憶素子３からデータMRD00−31とECCR
が読み出され、ECC回路２１はリード時と同様
に誤りがあれば訂正して新しいリードデータ00−
31とECCコードを発生する。制御回路２２に診
断用信号CHWが与えられるとECCwはECC回路
２１の出力でなくCPUよりのライトデータの一
部WD25−31に置き換えられる。このWD25−31
は故意に誤らせたECCコードであつて、これが
リードデータ00−３１と共に再書き込みされる。
診断モードでは次に今書込んだデータの読み出し
が行なわれ、ECC回路２１はそれをチエツクす
る。結果は当然エラーとなるべきであるから、
ECC回路２１が確実にエラー検出し自動訂正で
きるか否かをCPU１がチエツクする。 The patrol control circuit 22 is a circuit provided for diagnosing the correction function of the ECC circuit 21, and is a control line that inputs a diagnostic signal CHW (Check write) to make the ECC code false in a diagnostic mode. is installed between it and CPU1. During diagnosis, data MRD00-31 and ECC R are sent from main memory element 3.
is read out, and the ECC circuit 21 corrects any errors in the same way as when reading, and writes new read data 00-
31 and ECC code are generated. When the diagnostic signal CHW is given to the control circuit 22, ECCw is replaced not by the output of the ECC circuit 21 but by part of the write data WD25-31 from the CPU. This WD25−31
is an intentionally erroneous ECC code, which is rewritten together with read data 00-31.
In the diagnostic mode, the data just written is then read out, and the ECC circuit 21 checks it. The result should naturally be an error, so
The CPU 1 checks whether the ECC circuit 21 can reliably detect and automatically correct errors.
本発明は、診断時の前述の機能を利用してパト
ロールを行なう。即ち診断モードではメモリから
読出しが行なわれ、ビツトエラーがあればECC
により修正され、そのリードデータとCPUが与
えた誤つたECCコードが書込まれ、一方パトロ
ールで必要なことはメモリから読出し、ビツトエ
ラーがあればECCで修正し、正しいリードデー
タとECCを再書込みすることであるから、両者
で異なるのはECCの扱いだけである。即ちパト
ロールではECCの扱いをライトモードと同じに
すればよい。本発明ではこの変更または復帰を、
新たに制御線を追加することなく、CPU１より
のライトデータの任意ビツト（WD25−31以外）
で行なう。即ち診断モードで該任意ビツト（WD
コントロールビツト）WDiが例えば“１”であ
るとパトロール制御回路２２はCPU１よりの
ECCデータ（WD25−31）とECC回路２１にて発
生されるECCとを切り換えて、リードデータ
MRD00−31と共に該ECCを再書込みし、パトロ
ール機能を実行するものである。制御回路２２に
はアンドゲートA1とオアゲートORによりECC回
路２１からのECCコードを通す経路と、アンド
ゲートA2とオアゲートORによりCPUからの
WD25−31を通す経路があり、これらが診断用信
号CHWとWDiで切替えられる。信号CHWが０
であればECCwはECC回路２１の出力となるが、
CHW＝１、WDi＝０となればECCwはWD25−
31になる。これに対しパトロールモードになると
CHW＝１、WDi＝１でライトモードと同じ状態
に戻され、A1開、A2閉となる。 The present invention utilizes the above-mentioned functions at the time of diagnosis to perform patrolling. That is, in diagnostic mode, reading is performed from memory, and if there is a bit error, the ECC
The read data and the erroneous ECC code given by the CPU are written.On the other hand, what is necessary for the patrol is read from memory, if there is a bit error, it is corrected by ECC, and the correct read data and ECC are rewritten. Therefore, the only difference between the two is the handling of ECC. In other words, in patrol, ECC should be treated the same as in light mode. In the present invention, this change or restoration is
Arbitrary bits of write data from CPU1 (other than WD25-31) without adding a new control line
Let's do it. That is, in the diagnostic mode, the arbitrary bit (WD
control bit) If WDi is “1”, the patrol control circuit 22
Read data by switching between ECC data (WD25-31) and ECC generated by ECC circuit 21.
It rewrites the ECC together with MRD00-31 and executes the patrol function. The control circuit 22 has a path for passing the ECC code from the ECC circuit 21 by AND gate A 1 and OR gate OR, and a path for passing the ECC code from the CPU by AND gate A 2 and OR gate OR.
There is a path through which WD25-31 passes, and these are switched by diagnostic signals CHW and WDi. Signal CHW is 0
If so, ECCw becomes the output of the ECC circuit 21,
If CHW=1 and WDi=0, ECCw is WD25−
Becomes 31. On the other hand, in patrol mode
When CHW=1 and WDi=1, the state is returned to the same as the light mode, with A1 open and A2 closed.
第３図はメモリリードライト状況を説明する図
で、診断時にはメモリ素子から読出したデータ
MRDが該メモリ素子への書込みデータMWDと
なり、該メモリ素子から読出されたECCコード
ECCRはCHW＝１により不使用、排棄となり、代
つてCPUからの書込みデータWD中の第25〜31ビ
ツトがECCコードとしてメモリ素子に書込まれ
る。これに対してパトロール時にはMRDは
MWDとなり、ECCRがECCwとなる。これは
WDiとCHWによるゲート制御で行なわれる。 Figure 3 is a diagram explaining the memory read/write situation, and shows the data read from the memory element during diagnosis.
MRD becomes the write data MWD to the memory element, and the ECC code read from the memory element
ECC R becomes unused and discarded when CHW=1, and the 25th to 31st bits of the write data WD from the CPU are instead written to the memory element as an ECC code. On the other hand, when patrolling, MRD
MWD and ECC R becomes ECCw. this is
This is done through gate control by WDi and CHW.
発明の効果
以上述べたように本発明によれば、CPUのハ
ードウエア等を変更せずにパトロールを行い、ソ
フトエラーを救済できる利点が得られ、メモリ増
設時などに採用して有効である。Effects of the Invention As described above, according to the present invention, there is an advantage that patrolling can be performed without changing the CPU hardware, etc., and soft errors can be relieved, and it is effective when employed when increasing memory.
第１図は計算機システムの概略図、第２図およ
び第３図は本発明の一実施例を示すブロツク図お
よび動作説明図である。
図中、１は中央処理装置、２は主記憶制御装
置、３は主記憶素子、２１はECC回路、２２は
パトロール制御回路である。
FIG. 1 is a schematic diagram of a computer system, and FIGS. 2 and 3 are a block diagram and an operation explanatory diagram showing one embodiment of the present invention. In the figure, 1 is a central processing unit, 2 is a main memory control device, 3 is a main memory element, 21 is an ECC circuit, and 22 is a patrol control circuit.
Claims (1)
装置からなり、該主記憶制御装置がECC回路と
パトロール制御回路を備え、該制御回路は診断用
信号により制御されてメモリリードライト時は該
ECC回路が出力するECCコードをまた診断時は
中央処理装置から送られるライトデータの一部で
あるECCコードを出力する切換回路を備える計
算機システムのパトロール方式において、 診断モードで中央処理装置から送られる前記
ECCコードを含むライトデータの一部のビツト
で前記切換回路を更に制御して、パトロール時は
前記制御回路にECC回路が出力するECCコード
を出力させることを特徴とするパトロール方式。[Scope of Claims] 1. Consisting of a central processing unit, a main memory control device, and a main memory device, the main memory control device is equipped with an ECC circuit and a patrol control circuit, and the control circuit is controlled by a diagnostic signal to read memory. Applicable when writing
In the patrol system of a computer system equipped with a switching circuit that outputs the ECC code output by the ECC circuit and, during diagnosis, the ECC code that is part of the write data sent from the central processing unit, the ECC code is sent from the central processing unit in diagnostic mode. Said
A patrol method characterized in that the switching circuit is further controlled by some bits of write data including an ECC code, and during patrolling, the control circuit outputs the ECC code output by the ECC circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57163669A JPS5953949A (en) | 1982-09-20 | 1982-09-20 | Patrolling system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57163669A JPS5953949A (en) | 1982-09-20 | 1982-09-20 | Patrolling system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5953949A JPS5953949A (en) | 1984-03-28 |
| JPS6325380B2 true JPS6325380B2 (en) | 1988-05-25 |
Family
ID=15778336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57163669A Granted JPS5953949A (en) | 1982-09-20 | 1982-09-20 | Patrolling system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953949A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60155776A (en) * | 1984-01-23 | 1985-08-15 | ヘキスト合成株式会社 | Cationic non-accumulation type washing size |
-
1982
- 1982-09-20 JP JP57163669A patent/JPS5953949A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5953949A (en) | 1984-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| JP2669303B2 (en) | Semiconductor memory with bit error correction function | |
| JP3270367B2 (en) | Semiconductor storage device | |
| JPS6325380B2 (en) | ||
| US4514847A (en) | Key storage error processing system | |
| JPS62242258A (en) | Storage device | |
| JP2751822B2 (en) | Memory control method for FIFO memory device | |
| JPH02297235A (en) | Memory data protecting circuit | |
| JPH06149685A (en) | Memory error recovering circuit | |
| JP2897687B2 (en) | Flash memory data eraser | |
| JPH0481953A (en) | Memory device | |
| JPH02143352A (en) | Memory error detection and correction system | |
| JPS6131497B2 (en) | ||
| JPH0230060B2 (en) | ||
| JPS59217298A (en) | Memory error relieve system | |
| JPH05233467A (en) | Scratch pad memory control system | |
| JPS60225941A (en) | Microprogram control device | |
| JPS6041151A (en) | Correcting system of memory error | |
| JPS641817B2 (en) | ||
| JPH01258054A (en) | Access control system for storage device | |
| JPS6226492B2 (en) | ||
| JPH0480860A (en) | Program loading system | |
| JPS6125259A (en) | Rewriting control system of memory | |
| JPH02148340A (en) | System for controlling writing in control storage | |
| JPS62293582A (en) | Memory device |