JPS63253660A - トレンチキヤパシタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、グイナミソク・ランダム・アクセス・メモリ
（以下、ＤＲＡＭと記す）用の１トランジスタ・１キヤ
パシタ型メモリセルにおけるトレンチ（溝）キャパシタ
の製造方法に関するものである。

（従来の技術） 半導体メモリ装置としてのＤＲＡＭは高集積化が著しい
が、この高集積化を達成するためには、ＤＲＡＭの基本
構成要素であ・るメモリセルを微細化することが不可欠
である。一般にＤＲＡＭセルは１個のトランジスタと１
個のキャパシタから成り、キャパシタに電荷を蓄積する
ことにより、情報の記憶を行っているので、キャパシタ
の容量が小さいと回路の誤動作やα粒子によるソフトエ
ラー等が起こり易くなるため、メモリセルを微細化して
も一定値以上の容１（−ｒｌＱに５（ｌｒＦ以上）を確
保することが必要となるうキャパシタの容量Ｃは、キャ
パシタの酸化膜（ＳｉＯ□）の膜厚をＴＯＸ％誘電率を
εＯＸ、キャパシタ面積をＳとすると、近似的にＣ＝ｔ
ｏｘ瞼Ｓ／　Ｔｏｘ と表される。ＤＲＡｌ’ｌの高集積化に伴い、メモリセ
ルは縮小されるので、従来から用いられて来た２次元構
造のプレーナ型メモリセルでは、Ｓが小さくなるため、
一定値以上のＣを確保するためには、Ｔｏｘを薄くする
か、シリコン酸化膜（Ｓ１０□）に代わる誘電率の大き
い誘電体材料を用いるかである。

キャパシタ面積の縮小による容量の低下をシリコン酸化
膜のＷｔＷｔ化によってのみ補うためには、大幅な薄膜
化が必要となり、酸化膜の絶縁耐圧の低下や欠陥の増大
をもたらすという問題に直面する。

一方、誘電率の大きい誘電体材料としてはタンタル酸化
膜（Ｔａｘｅｓ）等が考えられるが、薄膜を安定に形成
する方法が確立されていない。高誘電体は一般にバンド
ギャップが狭く電流が流れやすいため、リーク電流が大
きくなる。更に、シリコン酸化膜に比べ界面特性が劣り
、電気的特性が不安定等の理由により実用化は容易では
ない。従って、微細化されたメモリセルでも実効的に大
きなキャパシタ面積が得られる構造を持つセルが求めら
れる。

ＤＩＩＡＭセルとしては、従来から２次元の平面構造を
有するブレーナ型メモリセルが用いられて来たが、上記
の理由によりメガビット級ＤＲＡＭでは半導体基板に深
い溝を掘り、その溝内にキャパシタを形成するトレンチ
キャパシタセルが使われ始めている。

従来、このような分野の技術としては、例えば、１１、
ｓｕｎａｍｉ　ｅｔ　ａｌ、、　”Ｓｃａｌｉｎｇ　Ｃ
ｏｎ５ｉｄｅｒａｔｉｏｎ　ａｎｄ９ｉｅｌｅｃｔｒｉ
ｃ　Ｂｒｅａｋｄｏｉ＋ｎ　Ｉｍｐｒｏｖｅｍｅｎｔ　
ｏｒ　ＣｕｒｒｕＨａ−ｔｅｄ　　Ｃａｐａｃｉｔｏｒ
　　Ｃｅ１ｌ（ＣＣＣ）　　ｆｏｒ　　Ｐｕｒｔｕｒｅ
　　ＤＲＡＭ　　”ＩＥＤＭ　’８４　Ｔｅｃｈ、　Ｄ
ｉｇｅｓｔ、Ｐ、２３２　（１９８４）に示されるもの
があった。

第２図は従来のトレンチキャパシタの製造工程断面図で
ある。

以下、この図を用いて順を追って説明する。

まず、第２図（ａ）に示すように、シリコン基板１上に
素子分離用のシリコン酸化膜２を形成し、能動領域を選
択的に分離する。

次に、第２図（ｂ）に示すように、シリコン基板１に溝
を形成する際のエツチングマスク３を形成゛する。

次に、第２図（ｃ）に示すように、このエツチングマス
ク３をマスクとして、反応性スパッタエツチング等の方
法により、シリコン基板１を掘り、２〜５μｍ程度の深
い４（トレンチ）５を形成する。

更に、シリコン基板をエツチングして溝を形成する際発
生する溝表面のエツチング損傷や汚染を除去し、しかる
後、第２図（ｄ）に示すように、溝表面にキャパシタの
対向電極となる不純物拡散層６を形成する。拡散層形成
においては、深い溝の場合、溝の側壁部への拡散がイオ
ン注入では困難であるため、リンやヒ素等の不純物を含
むシリケートガラス膜を堆積し、前記ガラス膜から拡散
させる方法を用いる。

ｉ後に、第２図（ｅ）に示すように、キャパシタの誘電
体膜８及びキャパシタ電極（多結晶シリコン）９を形成
し、トレンチキャパシタを構成する。

（発明が解決しようとする問題点） しかしながら、上記した通常のトレンチキャパシタの形
成方法では以下の欠点がある。

（１）溝の形成をシリコンをドライエツチングすること
によって行うため、深い溝の場合、エツチングに長い時
間を要する。また、良好な形状を持つ溝が形成し難い、
更に、エツチング損傷や表面汚染が発生するため、それ
らを除去する工程が必要となるといった問題がある。換
言すれば、この形成方法では溝形成の工程が長（、複雑
であり、かつ、精密なコントロールを必要とすることに
なる。

（２）溝表面に拡散層を形成する際、イオン注入法では
溝の側壁に拡散することが難しいため、不純物を含むシ
リケートガラス膜から拡散させる固相拡散法等を用いる
必要があり、工程が更に複雑になる。

といった欠点があり、満足できるものはなかった。

本発明は、上記問題点を除去し、超高集積ＤＩ？ＡＭに
とって有効なトレンチキャパシタの製造方法を提供する
ことを目的とする。

（問題点を解決するための手段） 本発明は、トレンチキャパシタの製造方法において、高
ン；度のシリコン基板上に選択的にシリコン酸化膜のパ
ターンを形成し、このパターンの側壁にＮ型の不純物を
含むシリケートガラス膜を形成する。その後、前記シリ
コン酸化膜のパターンをマスクとして選択エピタキシャ
ル成長させ、単結晶シリコン層を形成し、同時にシリケ
ートガラス膜から単結晶シリコン層の側面にＮ型の拡散
層を形成する。しかる後、レジストパターンをマスクと
して、一部の前記シリコン酸化膜パターンを除去して溝
を形成し、残りのシリコン酸化膜パターンは分離用の酸
化膜とし、更に、溝を含むキャパシタ領域に誘電体膜と
電極を形成するようにしたものである。

（作用） 本発明によれば、Ｌ記したように構成したので、溝（ト
レンチ）を従来のようにシリコン基板をドライエツチン
グすることなく形成することができるので、製造が簡単
であり、かつ、エツチング時に損傷や汚染が発生すると
いった問題もなくなり、これらを除去する工程も不要と
なる。また、キャパシタの対向電極となる拡散層もセル
ファライン的に形成できる。更に、素子分離用の酸化膜
の下部が高濃度のシリコン基板と接しているので、チャ
ネルストップ層の形成が不要である。溝と溝の間が全て
酸化膜によって分離されており、かつ、溝の底部が不純
物高濃度シリコン基板に接しているので、溝と溝の間の
リーク電流が流れ難くなり、セル特性の向上を図ること
ができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の一実施例を示すトレンチキャパシタの
製造工程断面図である。

以下、順を追って説明する。

まず、第１図（ａ＞に示すように、５×１Ｏ１１１〜５
×１０′９／ｃ−の高濃度のＰ型の不純物を含むシリコ
ン基板ｌｌ上にＣＶＤ法により、シリコン酸化膜１２を
２〜４μｍの厚さに堆積する。

次に、第１図（ｂ）に示すように、リソグラフィ技術に
よりシリコン酸化膜１２のパターンを形成する。

次に、全面にリン（Ｐ）或いはヒ素（Ａｓ）を含むシリ
ケートガラス膜を堆積した後、反応性スパッタ法により
エツチングして、第１図（ｃ）に示すように、シリコン
酸化膜１２のパターンの側壁にシリケートガラス膜１３
を形成する。

次いで、第１図（ｄ）に示すように、シリコン酸化膜１
２のパターンをマスクとしてＰ型の不純物をｌ〜ｌ０Ｘ
ＩＯ１５／ｃｊの濃度に含む単結晶シリコン層１４をシ
リコン酸化膜１２の膜厚と同程度の厚さに、選択的にエ
ピタキシャル成長させる。このエピタキシャル成長時に
リン或いはヒ素を含むシリケートガラス膜１３から不純
物が拡散し、側面のシリコン層にＮ型の拡散層１５が形
成される。

次に、第１図（ｅ）に示すように、リソグラフィ技術に
より、レジストパターン１６を形成し、この後、レジス
トパターン１６をマスクとして、ウニ・ノドエツチング
法により、シリコン酸化膜１２とシリケートガラス膜１
３をｉ！沢的に除去し、濤１７を形成する。この際、レ
ジストパターン１６によってマスクされ残存するシリコ
ン酸化膜１２は素子分離用酸化膜となる。

次に、第１図（ｆ）に示すように、レジストパターン１
６をマスクとしてリン或いはヒ素をイオン注入し、溝１
７の側壁以外の領域にも拡散層１８を形成する。

次に、レジストパターン１６を除去し、その後、シリコ
ン酸化膜或いはシリコン酸化膜とシリコン窒化膜との積
層膜から成るキャパシタとなる誘電体膜１９を１００〜
２００人の厚さに形成し、次に、不純物をドープした多
結晶シリコン膜２０を堆積し、溝を埋め込み、更に、エ
ッチバンク法により、多結晶シリコン膜２０を平坦化す
る。

最後に、第１図（ｇ）に示すように、多結晶シリコン膜
２０をリソグラフィ技術によりパターニングし、キャパ
シタ電極を形成することによりトレンチキャパシタを得
る。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したように、本発明によれば、溝（ト
レンチ）を従来のようにシリコン基板をドライエツチン
グすることなく形成できるので、製造が簡単であり、か
つ、エツチング時に損傷や汚染が発生するといった問題
もなくなり、これらを除去する工程も不要となる。従っ
て、従来法に比べ、良好な形状を持つ溝を簡略な工程で
形成することができる。又、キャパシタの対向電極とな
る拡散層もセルファライン的に形成できる。更に、本構
造の特徴として、素子分離用の酸化膜の下部が高濃度の
不純物を含むシリコン基板と接しているので、チャネル
ストップ層の形成が不要である。

溝と溝の間が全て酸化膜によって分離されており、かつ
、溝の底部が高濃度の不純物を含むシリコン基板に接し
ているため、清と溝の間のリーク電流が流れ難くなり、
セル特性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明一実施例を示すトレンチキャパシタの製
造工程断面図、第２図は従来のトレンチキャパシタの製
造工程断面図である。 １１・・・高濃度Ｐ型シリコン基板、１２・・・シリコ
ン酸化膜、１３・・・シリケー　トガラス膜、１４・・
・単結晶シリコン層、１５・・・Ｎ型拡散層、１６・・
・レジストパターン、１７・・・溝、１８・・・拡散層
、１９・・・キャパシタ誘電体膜、２０・・・キャパシ
タ電極（多結晶シリコン膜）。

Claims (2)

【特許請求の範囲】
1. （１） （ａ）高濃度のＰ型不純物を含むシリコン基板上にシリ
   コン酸化膜のパターンを形成する工程と、（ｂ）前記シ
   リコン酸化膜のパターンの側面にＮ型の不純物を含むシ
   リケートガラス膜を形成する工程と、 （ｃ）前記シリコン酸化膜パターンをマスクとしてエピ
   タキシャル成長し、単結晶シリコン層を形成する工程と
   、 （ｄ）レジストパターンをマスクとして一部の前記シリ
   コン酸化膜パターンを除去して、溝を形成し、引き続き
   前記レジストパターンをマスクとしてイオン注入により
   、溝の側壁以外の領域にＮ型の不純物を拡散する工程と
   、 （ｅ）レジストパターン除去後、キャパシタ誘電体膜と
   キャパシタ電極を形成する工程とを施すことを特徴とす
   るトレンチキャパシタの製造方法。
2. （２）前記工程（ａ）におけるＰ型不純物の濃度は５×
   １０＾１＾■〜５×１０＾１＾９／ｃｍ＾３であること
   を特徴とする特許請求の範囲第１項記載のトレンチキャ
   パシタの製造方法。