JPS6324573B2

JPS6324573B2 -

Info

Publication number: JPS6324573B2
Application number: JP56030566A
Authority: JP
Inventors: Koji Ooyagi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1981-03-05
Filing date: 1981-03-05
Publication date: 1988-05-21
Also published as: JPS57145448A

Description

【発明の詳細な説明】本発明はバツテリセービング方式の個別選択呼
出用受信機に関するものである。

電源をパルス状で周期的に与えてプリアンブル
信号の検出を行うバツテリセービング方式の個別
選択呼出用受信機においては、周期はふつう0.5
ないし１秒程度であり、パルスの時間幅はその数
％ないし10％程度である。そしてこの場合バツテ
リセービング比（（周期―供給時間幅）／供給時
間幅）を大にするためにはパルス状の電源供給時
間幅をなるべく狭くすればよいのであるが、確実
なプリアンブル信号検出のためにはパルスの時間
幅を或る適当な値より小さくすることはできな
い。そこで実際には確実な検出を行うのに必要と
思われる上記のような時間幅を選んで使用する。

従来この種のデイジタル信号を用いる受信機と
しては、受信を確実にするためビツト周期の引込
みを確実に行つてから信号の検出を行うようにし
ており、たとえだ１ビツト長が８原振クロツクに
相当する信号を用いた場合、ビツト周期の引込み
を確実に完了するまでに12ビツト（理論的には８
ビツトでよいが、確実性を得るためふつう４ビツ
トを加える）、信号パターンの検出に６ビツト、
計18ビツトに相当する時間電源を供給するよにし
ていた。この時間幅は実用的にみて相当高いバツ
テリセービング比をもたらすものであるが、エネ
ルギー節約という面からみれば一層の短縮化が望
まれるわけである。

したがつて本発明の目的はバツテリセービング
比のより一層大きい個別選択呼出用受信機を得よ
うとするものである。

本発明は上記の目的を達成するために、アナロ
グ信号を用いた受信機におけるプリアンブル信号
２重検出方式を応用したものである。すなわちア
ナログ信号を用いた受信機においては、信号検出
の確実性を含めて、間欠的な電源供給で信号を受
信しているときにプリアンブル信号を受信した
ら、このパルスの時間幅を延長して再度の信号検
出を行う方式が知られている。勿論この方式をデ
イジタル信号を用いた受信機にそのまま適用して
もバツテリセービング比の向上には何ら寄与する
ものではないが、本発明においては周期的に供給
する電極パルスの時間幅を従来より短かくして
（バツテリセービング比向上して）第１回のプリ
アンブル信号の検出を１ビツト毎に同期をとり乍
ら行うに止めるようにしたものである。勿論ビツ
ト同期の引込みを行わない検出であるから雑音を
拾う場合も生じるが、そのすぐあとにビツト同期
の引込みを行つた確実な検出を行うので、実用上
何ら支障はないものである。

すなわち本発明によれば、プリアンブル信号お
よび呼出信号を含むデイジタル信号フオーマツト
を受信し復調する復調手段と、この復調手段によ
り復調した信号から前記プリアンブル信号の第１
の検出を行い該信号が検出されたら第２回の検出
を行う第１の検出手段と、前記復調手段により復
調した信号から前記呼出信号の検出を行う第２の
検出手段と、前記復調手段に供給する電源を、バ
ツテリセービング中一定の時間幅で間欠的に供給
し、前記第１回の検出によりプリアンブル信号が
検出されると電源供給時間を少なくとも前記プリ
アンブル信号の第２回の検出が可能な時間幅だけ
延長し、この延長によりプリアンブル信号が再度
検出されると電源供給時間を少なくとも前記第２
の検出手段による呼出信号の検出が可能な時間幅
だけ延長するように制御する電源制御手段とを含
む個別選択呼出受信機において、前記第１の検出
手段が、前記プリアンブル信号の第１回の検出を
１ビツト毎に同期をとり乍ら行い、前記プリアン
ブル信号の第２回の検出をビツト同期の引込みを
了つてから行うようにした検出手段であることを
特徴とする個別選択呼出用受信機が得られる。

次に図面を参照して詳細に説明する。

第１図は本発明の一実施例の個別選択呼出用受
信機の構成をブロツクで示した図である。１は無
線信号を受信するアンテナ、２はアンテナ１で受
信した無線信号の復調を行う無線受信部、３は各
受信機に割当てられた番号を設定する番号設定
部、４は電源、５は無線受信部２への電源のオ
ン、オフを行なう電源スイツチ、６はスピーカ、
７はスピーカ６を駆動させるためのバツフア回
路、８は制御部であつて、無線受信部２で受信さ
れた受信信号に内部クロツクを同期させ、このク
ロツクに合わせ無線受信部２からの復調信号を受
信し、番号設定部３で指定された番号との比較検
出動作を行ない、指定された番号が受信された時
には通報信号の発生およびバツテリセービング動
作を行なう制御機能を有している。

第２図は第１図の本発明による受信機のバツテ
リセービング動作を説明するための図であつて、
Ａは本発明による受信機および従来の受信機に共
通に使用される信号フオーマツトを、Ｂは従来の
アナログ信号を用いた受信機における２重チエツ
ク方式を本発明におけるデイジタル信号を用いた
受信機に適用した場合に想定されるタイムチヤー
ト、Ｃは本発明による受信機のバツテリセービン
グ動作のタイムチヤートをそれぞれあらわしたも
のである。

第２図Ａは符号方式において、１０はプリアン
ブル信号であつて受信機のバツテリセービング動
作の解除信号およびビツト同期の引込みを速やか
に行うためのものであり、１１はワード同期信号
であり、１２はアドレス信号であつて各受信機に
割り当てられたアドレス信号であるようなワード
を複数個有している。なおプリアンブル信号１０
の全長P_Tはたとえば225ビツト（1125ms）程度の
ものである。

第３図Ｂの想定した従来のタイムチヤートにお
いて、x₁は電源が供給されてプリアンブル信号１
０の検出が行われる時間であり、先に述べたよう
にビツト同期の引込んでからの検出であるため18
ビツト（90ms）となつている。そしてこの時間
x₁内ではプリアンブル信号が検出されずバツテリ
セービングが継続され、休止時間ｙ（171ビツト、
855ms）を経て次の電源供給時間x₂（x₁と同じ時
間）において検出を行う。そして(A)のプリアンブ
ル信号を検出すると（第１回）電源供給時間をx₃
（＝x₁）だけ延長し、再度プリアンブル信号の検
出を行なう。そしてこれを確認すれば（第２回）
バツテリセービングを解除して図の実線のように
電源を供給し続けて呼出信号１１，１２の受信に
移る。もしx₂における第１回の検出が何らかの原
因たとえば雑音による誤検出だと仮定すれば、x₃
では検出されないのでバツテリセービング動作に
戻つて鎖線に沿つて変化する。但し実際にはx₃に
おける検出は極めて確実度が高いので再度の検出
で検出されないということはまずあり得ないので
あるが、一応比較のために説明した。いうまでも
ないことであるが想定タイムチヤートではバツテ
リセービング比は向上しないどころか、厳密にい
えば若干低下する（ｙが18ビツト分短かくする）。
なお図の破線を経て鎖線に移る電源供給は図とは
異なつてプリアンブル信号を受信しなくてバツテ
リセービング動作が行なわれている状態をあらわ
している。又x₁からx₃までの合計のビツト数225
ビツト（18＋171＋18×２）は説明を易くするた
めプリアンブル信号P_Tと等しくなるように選ん
である。

第２図Ｃの本願発明におけるタイムチヤートに
おいて、x₁′，y′，x₂′，およびW_TはＢにおける
x₁，ｙ，x₂，およびx₃にそれぞれ対応する時間幅
を示す。そしてx₁′（x₂′）の時間幅は、あとに詳
しく説明するが、内部クロツクのビツトの同期合
せのための６ビツトと、プリアンブル信号パター
ン検出のための６ビツトの合計の12ビツト
（60ms）にしてある。

最初の電源供給時間x₁′においてはプリアンブ
ル信号は受信しないのでバツテリセービング動作
が行われて休止時間y′（189ビツトとする）に移
り、次の電源供給時間x₂′においてプリアンブル
信号をビツト毎に同期をとり乍ら検出し、検出す
ると（第１回）電源供給時間をW_Tだけ延長し
（実線）、６ビツトのαの部分でビツト同期の引込
みを完了し、同じく６ビツトのβの部分でプリア
ンブル信号パターンの再検出を行う。そして実際
に再検出されれば（第２回）、これは極めて正確
なプリアンブル信号検出としてバツテリ信号を解
除して電源を供給し続け、（実線）、呼出信号１
１，１２の受信に移る。この場合バツテリセービ
ング比は近似的に189／1216となる。なお再チ
エツクをする回だけについていえばバツテリセー
ビング比は小さくなるが、その起る回数は全体に
対しては少ないので平均的には殆んど無視でき
る。

もしx₂における第１回のプリアンブル信号検出
が雑音によるものであれば、W_Tにおける第２回
のプリアンブル信号検出はなく、破線から鎖線に
続くバツテリセービング動作に移る。なおこの本
発明の場合においても、x₁′＋y′＋x₂′＋W_Tの合計
のビツト数は従来の場合と同じく225ビツトにな
るように選んである。

次に第１図の装置の全体の動作を第２図の特に
Ｃを参照して説明する。

第１に、制御部８は電源スイツチ５を制御して
無線受信部２への電源をある規定時間（この場合
x₁′＝x₂′＝12ビツト）供給する。この間無線受信
部２はアンテナ１で受信した無線信号を復調し制
御部８へ送出する。制御部８ではこの復調信号を
基に、後述するように内部クロツクをビツト毎に
同期させながら復調信号を受信し、プリアンブル
信号か否かを監視する。いま図の最初（左）の規
定時間x₁′内においてはプリアンブル信号が検出
されず、制御部８は電源スイツチ５を制御して無
線受信部２への電源供給をある一定時間（y′）断
とするバツテリセービング動作に入る。

次に図の第２（右）の規定時間x₂′においてプリ
アンブル信号が検出されると（第１のプリアンブ
ル信号検出）、ある一定時間（W_T＝α＋β）電源
を確保し、最初のα（６ビツト）において制御部
８は無線受信部２からの復調信号と内部クロツク
との同期を合わせる同期引込動作を行い、次のβ
（６ビツト）で制御部８は無線受信部２からの受
信信号がプリアンブル信号であるか否かを確認す
る。

以上のようにしてプリアンブル信号が確認され
ると（第２回検出）、制御部８はバツテリーセー
ビング動作を解除し、ワード同期信号の検出・自
呼出番号など呼出信号の検出動作に移行する。一
方もし第２プリアンブル確認動作においてプリア
ンブル信号が確認できない場合は、制御部８はた
だちに電源スイツチ５を制御し、無線受信部２へ
の電源供給をある一定時間（y′）断とするバツテ
リセービング動作へ移行する（鎖線で示す）。こ
のことは第１回目にプリアンブル信号として検出
したのは雑音などによる誤検出であるとを意味す
る。

第３図は第１図の本発明の一実施例における制
御部８の構成を示すブロツク図である。第３図で
示されるように、本制御部は１ビツト毎にデータ
を読み込み、読み込んだデータを１ビツト毎に格
納する１チツプ中央処理装置（1chip―CPU）を
主体として構成されている。８ａはインストラク
シヨンデコーダであり、実行すべきコードを解読
し、その命令を実行するために各ブロツクの制御
を行う中枢部分、８ｂは実行すべき命令群を格納
しているプログラム格納領域、８ｃは前記プログ
ラムを実行する為に必要なデータの一時記憶を行
うデータメモリ領域、８ｄは制御部外部との信号
送受を行うためのＩ／Ｏポート、８ｅは内部タイ
マーの周期を設定するためのタイマー周期設定
部、８ｆはカウンタ回路、８ｇは比較一致検出回
路、８ｈは原振クロツクを作成するクリスタル発
振回路、８ｉ，８ｊはＳ―Ｒタイプのフリツプフ
ロツプ、８ｋは各ブロツク間のデータの送受が行
なわれる内部データバスである。又Ｓ１，Ｓ２は
８ｉ，８ｊの各フリツプフロツプからの出力信号
であり、これはＳ５，Ｓ３の入力信号の立上りに
より出力は“Ｈ”となり保持される。これらの出
力信号のリセツトはＲ１，Ｒ２の信号でそれぞれ
行なわれる。更にＳ４は無線受信部２への電源の
制御信号、Ｓ５は無線受信部２からの復調出力信
号である。

第４図は上記のデータメモリ領域８ｃの内容を
示した図である。このデータメモリ領域８ｃのう
ち、８ｃ１はシフト可能に格納された最新の必要
な数の受信データ（受信データ格納レジスタ）、
８ｃ２は時間x′に対応するデータ（カウントダウ
ンするx′タイマ用カウンタ）、８ｃ３は受信デー
タの立上り監視で使用するフラグ情報、８ｃ４は
時間αに対応するデータ（カウントダウンするα
タイマ用カウンタ）、８ｃ５は時間βに対応する
データ（βタイマ用カウンタ）、８ｃ６はフラグ
格納レジスタ、８ｃ７は受信データ信号の立上り
タイミングのデータ（レジスタ）である。次に各
ブロツクの主な動作について説明する。

インストラクシヨンデコーダ部８ａは内部デー
タバス８ｋを介してプログラム格納領域８ｂのデ
ータを読み込み、そのデータを解読することによ
り種々の処理を行う。例えばＩ／Ｏポート８ｄを
介して信号Ｓ５を読み込んだり、データバス８ｋ
を介してデータメモリ領域８ｃあるいは８ｅのデ
ーチ内容を変更したりする。また、クリスタル発
振回路８ｈの出力信号（原振クロツク）はカウン
タ回路８ｆのクロツク入力に接続され、カウンタ
回路８ｆは入力クロツクに従いカウントアツプ
し、その出力は比較一致検出回路８ｇへ導かれて
いる。比較一致検出回路８ｇは前記カウンタ回路
８ｆの出力とタイマー周期設定部８ｅに設定され
たデータとの比較を行い、一致した時にＳ３を通
して検出信号をフリツプフロツプ回路８ｊに送出
しセツトする。このフリツプフロツプ回路８ｊの
出力信号Ｓ２は内部データバスに接続されてお
り、特定のインストラクシヨンを実行することに
より検出することができる。同様に復調信号Ｓ５
を立上り変化点はフリツプフロツプ８ｉの出力信
号であるＳ１を検出することにより確認される。
ここでＳ１，Ｓ２信号が検出されると同時にイン
ストラクシヨンデコーダ８ａからＲ１，Ｒ２のリ
セツト信号が送出され、各フリツプフロツプはリ
セツトされる。次にバツテリセービング動作につ
いて説明する。

第５図および第６図はバツテリセービング動作
のフローチヤートを示す図である。はじめに第５
図につき第１図ないし第４図を参照して詳述す
る。第１にステツプ４９において、制御部８は制
御信号Ｓ４により電源スイツチ５を介して無線受
信部２へ電源を供給し、これにより無線信号の受
信動作に入る。次にステツプ５０において、無線
受信部２からの受信データを格納するデータメモ
リ領域８ｃのうちの８ｃ１をクリアする。次にス
テツプ５１において、第１プリアンブル検出の為
に必要な時間x′（x₁′又はx₂′）を監視する為に、デ
ータメモリ８ｃ２に時間x′に対応するデータを設
定する。つまり時間x′はあとのステツプ５７で示
すようにある一定時間毎に上記x′タイマ用カウン
タ８ｃ２のデータを−１減算を行い、このデータ
が零以下になつたか否かにより監視されている。

次にステツプ５２において、受信データに内部
クロツクを同期させる為、タイマー周期設定部８
ｅへ基準となるデータを設定する。このデータは
受信すべきデータ速度とクリスタル発振回路８ｈ
の原振クロツクの周期とにより一義的に求められ
る。次にステツプ５３は次のステツプ５４での受
信データの立上り監視を行う前処理であり、受信
データ信号の立上りによりセツトされるフリツプ
フロツプ８ｉのリセツト及び受信データの立上り
監視で使用するフラツグ情報８ｃ３をクリアす
る。ステツプ５４は、後に詳述するように、受信
データＳ５の立上りをフリツプフロツプ８ｉを介
して検出し、その時のカウンタ８ｆの出力データ
をデータメモリ領域８ｃの一部に記憶し、後述す
るステツプ５６でのタイマー周期の修正に必要な
情報を設定する。又、ステツプ５２で設定したタ
イマーの終了をフリツプフロツプ８ｊの出力Ｓ２
により監視し、タイマーが終了した時点で受信デ
ータ信号Ｓ５をＩ／Ｏポート８ｄを介して読み込
み、そのデータを内部データバス８ｋを介し、ス
テツプ５０で初期クリアした格納エリア８ｃ１に
１ビツトシフトさせて格納する。次にステツプ５
５においては、受信したデータ８ｃ１の内容とプ
リアンブル信号とが一致するか否かを判定する。
ここで一致していると判定した時はステツプ６４
へ移行し、後述の第２プリアンブル信号確認前の
待機フローへ入る。逆に不一致の場合はステツプ
５６へ移行し、第１プリアンブル検出を継続して
行う。

ステツプ５６ではステツプ５４で収集した情報
に従い、内部クロツクの進み遅れを調整する為に
タイマー周期設定部８ｅにステツプ５２を設定し
たデータに修正を加えて設定し、これにより１ビ
ツト分の周期を調整する。詳しくは後述する。ス
テツプ５７ではステツプ５１で設定した第１プリ
アンブル検出時間を決めるx′用カウンタ８ｃ２の
−１減算を行う。次にステツプ５８にて前記x′用
カウンタが終了したか否かを判定する。そして終
了と判定した場合はステツプ６１へ移行し、ただ
ちに制御信号Ｓ５を介して無線受信部２への電源
供給を断とし、ステツプ６２で時間y′の間待機す
る（バツテリセービング動作）。時間y′が終了し
た後は、ステツプ４９へ戻り、以後上記第１プリ
アンブル検出動作を繰返し行う。

ステツプ５８においてx′用カウンタが終了して
いない場合はステツプ５９へ移行し、ステツプ５
９では前記ステツプ５６で設定したタイマーが終
了したは否かをフリツプフロツプ８ｊの出力Ｓ２
信号で監視し、終了信号が得られるまで待機す
る。終了した時点でステツプ６０へ移る。ステツ
プ６０では受信データ信号Ｓ５をＩ／Ｏポート８
ｄを介して読み込み、受信データ格納レジスタ８
ｃ１を１ビツトシフトさせ、新規データ１ビツト
を格納する。その後ステツプ５２に移行し、前記
プリアンブル信号検出動作を時間x′が終了するま
で繰返す。

次に第６図につき第１図ないし第５図を参照し
て詳述する。この第６図で示されるフローは第５
図で示した第１プリアンブル検出動作におけるプ
リアンブル信号の検出以後のステツプ６４から続
く動作を示すものである。ステツプ６５におい
て、第２プリアンブル信号確認動作までの時間α
に対応させ、αタイマー用カウンタ８ｃ４にデー
タを設定する。ステツプ６６では、前記ステツプ
５６で記述したように、ステツプ５４あるいは７
０で収録した情報に基づきタイマー周期設定部８
ｅのデータを修正し、内部クロツクを受信データ
信号に位相を合わせる。ステツプ６７では、ステ
ツプ６６で設定したタイマーが終了するまで待機
する。このタイマーの終了は前記ステツプ５９と
同様信号Ｓ２で確認する。次にステツプ６９と７
０は前記ステツプ５３と５４と同一であり、これ
らのステツプにおいてデータの立上りを監視し、
カウンタ８ｆの情報を記録する。次にステツプ７
１において、ステツプ６５で設定したαタイマー
用カウンタ８ｃ４のデータを−１減算し、ステツ
プ７２でそのカウンタが終了したか否かを判定
し、終了していない場合はステツプ６６に移行
し、前記処理をカウンタ８ｃ４が終了するまで繰
返す。この間に内部クロツクを受信データ信号に
同期を合わせる。

ステツプ７２でαタイマー用カウンタが終了し
た時にはステツプ７３へ移行し、第２プリアンブ
ル信号確認動作を行う。即ちステツプ７３におい
てβタイマー用カウンタ８ｃ５にデータを設定
し、この間第５図の５２〜６０と同様にステツプ
７４〜８１にて受信データ信号Ｓ５を読み込んで
受信データ格納レジスタ８ｃ１へ格納するととも
に、ステツプ７４と７９にて内部クロツクを受信
データ信号との同期を合わせる。βタイマー終了
時においてステツプ８１から８２へ移行し、ここ
で受信データ格納レジスタ８ｃ１のデータとプリ
アンブル信号とが一致するか否かを判定する。こ
の時これらの信号が一致すると、バツテリセービ
ング動作を解除し、ワード同期信号検出及び自番
号検出動作に移る。一方ステツプ８２にてプリア
ンブル信号が受信できなかつた時は、ステツプ８
４においてただちに第５図のステツプ６１にジヤ
ンプし、無線受信部２の電源を断としてバツテリ
セービング動作を繰返し行なう。

次に第５，６図で述べたビツト同期引込動作に
必要な処理、すなわちステツプ５４，７０，７９
の「データの立上監視」およびステツプ５６，６
６，７４の「１ビツトタイマー８ｅ修正」につい
て詳述する。

第７図は第５図のステツプ５４を例にして「デ
ータの立上り監視」処理を説明するフローチヤー
トを示した図である。第４図を併せ参照して、デ
ータ信号Ｓ５の立上りによりフリツプフロツプ８
ｉがセツトされてＳ１出力を送出すると（ステツ
プ５３）、ステツプ５４ａにてこの信号を監視し
ている。この時Ｓ１出力が“Ｈ”で無ければ処理
はステツプ５４ｂへ移り、Ｓ２出力が“Ｈ”か否
かつまり１ビツトタイマーが終了したか否かを判
定する。ここでＳ２出力が“Ｈ”でない時はステ
ツプ５４ａへジヤンプし、前述した動作を１ビツ
トタイマーが終了するまで繰返す。一方ステツプ
５４ｂでＳ２出力が“Ｈ”と判定されるとステツ
プ５４ｈへ進み、ステツプ６０と同様に受信デー
タ読み込み受信データ格納レジスタ８ｃ１へ格納
し処理を終了する。

ステツプ５４ａでＳ１出力が“Ｈ”と判定され
るとステツプ５４ｃへ進み、フラツグ格納レジス
タ８ｃ６へデータ“1100”を設定する。次にステ
ツプ５４ｄではこの時のカウンタ８ｆの出力を内
部データバス８ｋを介してレジスタ８ｃ７へ格納
する。次にステツプ５４ｅで再度Ｓ１出力が
“Ｈ”か否かを判定する。ここでＳ１出力が“Ｈ”
の時はステツプ５４ｆへ進み、ステツプ５４ｃに
て設定したフラツグ格納レジスタ８ｃ６のデータ
を1000とし、データの立上りが１ビツト内で２回
以上生じたことを知らせる。その後ステツプ５４
ｇへジヤンプする。一方Ｓ１出力が“Ｈ”でない
時はステツプ５４ｇに進み、１ビツトタイマーが
終了したか否かを判定し、終了していない時はス
テツプ５４ｃへ戻り、終了した時ステツプ５４ｈ
へジヤンプする。

上記第７図で示した動作により、受信データ信
号の立上りタイミングはレジスタ８ｃ７のデータ
内容から知ることができ、また１ビツト周期の間
の受信データの立上回数を０，１及び２以上の範
囲で知ることができる。

第８図は第７図の「データの立上り監視」処理
で得られた情報に基づき内部クロツクの位相を修
正する「１ビツトタイマー修正」処理を第５図の
ステツプ５６を例としてフローチヤートで表わし
たものである。ステツプ５６ａにおいて、フラツ
グ格納レジスタ８ｃ６のデータ内容が“1100”か
否かを、すなわち前記「データの立上り監視」に
おいてデータの立上りが１回だけ生じたか否かを
判定する。ここで否の時は１ビツトタイマー８ｅ
の修正を行なわず処理を完了する。つまり内部ク
ロツクの位相は保持される。一方“YES”と判
定されるとステツプ５６ｂ，５６ｃに進み、レジ
スタ８ｃ７のデータ立上りタイミングデータによ
り内部クロツクの位相が進んでいるか遅れている
か或いは合致しているかを判定する。すなわち進
んでいる場合は、ステツプ５６ｅにおいてタイマ
ー周期設定部８ｅへ9/8ビツト分の原振クロツク
数を設定し、これにより内部クロツクの位相を1/
８ビツト分遅らせる。逆に遅れている場合は、ス
テツプ５６ｄにてタイマー周期設定部８ｅへ7/8
ビツト分の原振クロツク数を設定し、内部クロツ
クの位相を1/8ビツト分進める。また合致した場
合は、上記タイマー周期設定部８ｅの修正は行わ
ず従つて内部クロツクの位相は以前のまま保持さ
れることになる。ここで内部クロツクの同期が合
致していると判断される区間は、データの立上り
タイミングデータ８ｃ７が3/8ビツト分の原振ク
ロツク数から5/8ビツト分の原振クロツク数まで
（中央値は4/8ビツト分のデータ）である。

第９図は第７，８図で説明したビツト同期の引
込み動作における各信号のタイミングチヤートを
あらわした図である。時刻Ｔ１はカウンタ８ｆの
起動時刻であり、この時刻を基点としてカウンタ
８ｆは原振クロツクに従つてタイマー周期設定部
８ｅで設定されたカウント数までカウントアツプ
を行う。時刻Ｔ１′からＴ３までは「ビツト同期
立上り監視」の領域であり、この間第７図で示し
たフローチヤート図に従い動作する。つまり時刻
Ｔ１′からＴ３までの信号Ｓ１が“Ｈ”は否かを
監視しており、ステツプ５４ａ，５４ｂを繰返し
実行する。次に時刻Ｔ２にて受信信号Ｓ５が立上
るとともにフリツプフロツプ８ｉはセツトされ、
信号Ｓ１はHighレベルを出力する。この時デコ
ーダ部８はステツプ５４ａにて信号Ｓ１の“Ｈ”
を検出し、ステツプ５４ｃへジヤンプし、ステツ
プ５４ｄにてカウンタ８ｆのカウンタ出力、すな
わち時刻Ｔ１からＴ２間における原振クロツクの
カウント数Ｎをレジスタ８ｃ７へ格納し、信号Ｓ
２が“Ｈ”となる時刻Ｔ３までステツプ５４ｇに
て待機し、その後データを読み込み復帰する。

次に、時刻Ｔ３からＴ４，Ｔ５までは「１ビツ
トタイマー８ｅ修正」の処理区間であり、第８図
で示したように、この処理は３通りの動作を行
う。すなわち、第１の修正なし、第２に9/8ビツ
ト分に対応した原振クロツクのカウント数に修
正、第３に7/8ビツト分に対応した原振クロツク
のカウンタ数に修正する。そして第９図では第２
の動作例を示している。つまり時刻Ｔ１からＴ２
間の原振クロツク数が5/8ビツト分のクロツク数
より大きい為、ステツプ５６ｃでステツプ５６ｅ
へ移り、タイマー周期設定部８ｅに9/8ビツト分
のクロツク数を設定することにより、信号Ｓ２の
“Ｈ”出力がＴ４からＴ５へ遅れることを示して
いる。

又、時刻Ｔ１，Ｔ３，Ｔ５は受信信号の読み込
みタイミングを示しており、前記第７，８図の動
作により、このタイミングが受信信号の中央部分
に引き込まれることを示している。

以上の説明において、電源を供給する時間（ビ
ツト数）x₁やx₁′など、或いは電源を供給しない
時間ｙやy′などに特定の数値を与えてバツテリセ
ービング動作を説明してきたが、これらの数値に
限定されるものでないことはいうまでもない。た
とえば想定した従来方式においてビツト同期の引
込みを理論値により近い10ビツトとしても、x₁＝
16ビツト、ｙ＝177ビツトとなり、バツテリセー
ビング比は約11となる。したがつて本発明におけ
る値16はこの場合でも40％以上の向上になる。

以上前述したように、本発明によれば、従来の
方法と比較してプリアンブル信号検出の確実度を
損うことなくバツテリーセービング比を改善する
ことができ、これにより電池寿命の延長が可能で
ある。逆に電池の容量を少なくすることができ受
信機の小形薄形化が計れる利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例である個別選択用受
信機のブロツク図、第２図は第１図の本発明の一
実施例の受信機のバツテリセービング動作を説明
するための図であつて、Ａは本発明および従来の
装置に共通に使用される信号のフオーマツトを示
し、Ｂは従来のアナログ受信機における２重チエ
ツク方式を本発明におけるデイジタル信号を用い
た受信機に適用した場合に想定されるタイムチヤ
ート、Ｃは本発明による受信機のバツテリセービ
ング動作のタイムチヤートをあらわしており、第
３図は第１図の本発明の一実施例における制御部
の構成をあらわすブロツク、第４図は第３図にお
けるデータメモリ領域の内容を示した図、第５図
および第６図は本発明による受信機のバツテリセ
ービング動作のフローチヤートを示した図、第７
図はデータの立上り監視処理を説明するためのフ
ローチヤートを示した図、第８図は１ビツトタイ
マー修正処理を説明するためのフローチヤートを
示した図、第９図は第７，８図で説明したビツト
同期の引込み動作における各信号のタイムチヤー
トをあらわした図である。記号の説明：１はアンテナ、２は無線受信部、
３は番号設定部、４は電源、５は電源スイツチ、
６はスピーカ、７はバツフア回路、８は制御部、
１０はプリアンブル信号、１１はワード同期信
号、１２はアドレス信号をそれぞれあらわしてい
る。

Claims

【特許請求の範囲】

１プリアンブル信号および呼出信号を含むデイ
ジタル信号フオーマツトを受信し復調する復調手
段と、この復調手段により復調した信号から前記
プリアンブル信号の第１回の検出を行い該信号が
検出されたら第２回の検出を行う第１の検出手段
と、前記復調手段により復調した信号から前記呼
出信号の検出を行う第２の検出手段と、前記復調
手段に供給する電源を、バツテリセービング中一
定の時間幅で間欠的に供給し、前記第１回の検出
によりプリアンブル信号が検出されると電源供給
時間を少なくとも前記プリアンブル信号の第２回
の検出が可能な時間幅だけ延長し、この延長によ
りプリアンブル信号が再度検出されると電源供給
時間を少なくとも前記第２の検出手段による呼出
信号の検出が可能な時間幅だけ延長するように制
御する電源制御手段とを含む個別選択呼出受信機
において、前記第１の検出手段が、前記プリアン
ブル信号の第１回の検出を１ビツト毎に同期をと
り乍ら行い、前記プリアンブル信号の第２回の検
出をビツト同期の引込みを了つてから行うように
した検出手段であることを特徴とする個別選択呼
出用受信機。