JPS63245185A - コアリング回路 - Google Patents
コアリング回路Info
- Publication number
- JPS63245185A JPS63245185A JP62078971A JP7897187A JPS63245185A JP S63245185 A JPS63245185 A JP S63245185A JP 62078971 A JP62078971 A JP 62078971A JP 7897187 A JP7897187 A JP 7897187A JP S63245185 A JPS63245185 A JP S63245185A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- slice
- circuit
- differential amplifier
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ビデオテープレコーダ、ビデオディスク、ビ
デオカメラ等の輪郭補正回路に組み込まれて輪郭補正信
号の高周波ノイズ成分を除去し、又は色信号等の小振幅
出力を除去するのに用いられるコアリング回路に関する
。
デオカメラ等の輪郭補正回路に組み込まれて輪郭補正信
号の高周波ノイズ成分を除去し、又は色信号等の小振幅
出力を除去するのに用いられるコアリング回路に関する
。
（従来の技術）
ビデオテープレコーダの再生した輝度信号やビデオカメ
ラ等の輝度信号は、例えば、約３ＭＨｚの帯域に制限さ
れているため、その輪郭部においてシャープさが欠ける
欠点がある。
ラ等の輝度信号は、例えば、約３ＭＨｚの帯域に制限さ
れているため、その輪郭部においてシャープさが欠ける
欠点がある。
そこで、上記映像機器においては輪郭補正回路を用いて
輝度信号の輪郭を補正している。しかるに、単に輪郭補
正回路にて輝度信号の輪郭を補正するだけでは、輪郭補
正信号に高周波ノイズ成分が含まれていることから、当
該輪郭部補正信号を遅延させた輝度信号に加えた場合Ｓ
／Ｎ比が低下してしまう、このため、通常は輪郭補正回
路にコアリング回路を組み込んで輪郭補正信号の高周波
ノイズ成分を除去するようにしている。
輝度信号の輪郭を補正している。しかるに、単に輪郭補
正回路にて輝度信号の輪郭を補正するだけでは、輪郭補
正信号に高周波ノイズ成分が含まれていることから、当
該輪郭部補正信号を遅延させた輝度信号に加えた場合Ｓ
／Ｎ比が低下してしまう、このため、通常は輪郭補正回
路にコアリング回路を組み込んで輪郭補正信号の高周波
ノイズ成分を除去するようにしている。
第３図には輪郭補正回路の一例が示されており、入力端
子Ａには入力抵抗Ｒｉｎを介して遅延線ｌが接続されて
いる。遅延線１の入・出力側にはコアリング回路３の入
力側が接続され、コアリング回路３の出力側と遅延線１
の出力側とは加算器２に接続されている。コアリング回
路３は、第４図に示すように、差動アンプ４及び５備え
ている、一方の差動アンプ４はＮＰＮ）ランジスタＱ＋
、Ｑ２から成り、これらトランジスタＱ１、Ｑ２のエ
ミッタは抵抗Ｒ１を介して接続され、かつ定電流源を介
して接地されている。これらのトランジスタＱ＋、Ｑ２
のベースは遅延線１の入力側及び出力側に接続され、又
出力を得るコレクタは抵抗Ｒ３を介して電源Ｖｃｃに並
列接続されている。他方の差動アンプ５はＮＰＮ）ラン
ジスタＱ３ 、Ｑ４から成り、これらトランジスタＱ３
、Ｑ４のエミッタは抵抗Ｒ２介して接続され、かつ定電
流源を介して接地されている。トランジスタＱ３のベー
スは上記トランジスタＱ２のベースに接続され、又その
コレクタは電源Ｖｃｃ接続されている。トランジスタＱ
４のベースは上記トランジスタＱ１のベースに接続され
、又そのコレクタは抵抗Ｒ４を介して上記トランジスタ
Ｑ２のコレクタに接続されている。そして、このトラン
ジスタＱ４のコレクタには増幅用のＮＰＮ ）ランジス
タＱｓのベースが接続され、このトランジスタＱ５のコ
レクタ及びエミッタは電源Ｖｃｃと加算器２にそれぞれ
接続されている。
子Ａには入力抵抗Ｒｉｎを介して遅延線ｌが接続されて
いる。遅延線１の入・出力側にはコアリング回路３の入
力側が接続され、コアリング回路３の出力側と遅延線１
の出力側とは加算器２に接続されている。コアリング回
路３は、第４図に示すように、差動アンプ４及び５備え
ている、一方の差動アンプ４はＮＰＮ）ランジスタＱ＋
、Ｑ２から成り、これらトランジスタＱ１、Ｑ２のエ
ミッタは抵抗Ｒ１を介して接続され、かつ定電流源を介
して接地されている。これらのトランジスタＱ＋、Ｑ２
のベースは遅延線１の入力側及び出力側に接続され、又
出力を得るコレクタは抵抗Ｒ３を介して電源Ｖｃｃに並
列接続されている。他方の差動アンプ５はＮＰＮ）ラン
ジスタＱ３ 、Ｑ４から成り、これらトランジスタＱ３
、Ｑ４のエミッタは抵抗Ｒ２介して接続され、かつ定電
流源を介して接地されている。トランジスタＱ３のベー
スは上記トランジスタＱ２のベースに接続され、又その
コレクタは電源Ｖｃｃ接続されている。トランジスタＱ
４のベースは上記トランジスタＱ１のベースに接続され
、又そのコレクタは抵抗Ｒ４を介して上記トランジスタ
Ｑ２のコレクタに接続されている。そして、このトラン
ジスタＱ４のコレクタには増幅用のＮＰＮ ）ランジス
タＱｓのベースが接続され、このトランジスタＱ５のコ
レクタ及びエミッタは電源Ｖｃｃと加算器２にそれぞれ
接続されている。
さて、入力端子Ａには第５図（ａ）で示す輝度信号が入
力されるので、遅延線１からは同図（ｂ）のｔｄだけ遅
延した輝度信号が出力され、この遅延した輝度信号がト
ランジスタＱ２ 、 Ｑ３のベースに入力される。また
、遅延線１の出力端は高インピーダンスに設定されてい
るので、遅延線１の入力端には２ｔｄだけ遅延した反射
信号と（ａ）の信号とが加算された（Ｃ）の信号が発生
し、トランジスタＱ１．Ｑ４のベースに（Ｃ）の信号が
入力される。
力されるので、遅延線１からは同図（ｂ）のｔｄだけ遅
延した輝度信号が出力され、この遅延した輝度信号がト
ランジスタＱ２ 、 Ｑ３のベースに入力される。また
、遅延線１の出力端は高インピーダンスに設定されてい
るので、遅延線１の入力端には２ｔｄだけ遅延した反射
信号と（ａ）の信号とが加算された（Ｃ）の信号が発生
し、トランジスタＱ１．Ｑ４のベースに（Ｃ）の信号が
入力される。
ところで、トランジスタＱ３ 、Ｑ４にて構成される差
動アンプ５の入力ダイナミックレンジは、第５図（ｂ）
、（Ｃ）の各遅延した輝度信号の電圧レベル差よりも充
分に大きく設定されている。
動アンプ５の入力ダイナミックレンジは、第５図（ｂ）
、（Ｃ）の各遅延した輝度信号の電圧レベル差よりも充
分に大きく設定されている。
これに対して、トランジスタＱ１．Ｑ２にて構成される
差動アンプ４の入力ダイナミックレンジは上記電圧レベ
ル差の範囲内で除去、すべきノイズ成分に応じて設定さ
れている。また、一方の差動アンプ５の電圧利得は（Ｒ
３＋Ｒ４） ／ （Ｒｚ ＋ ２（ＫＴ／（１））であ
り、他方の差動アンプ４の電圧利得はＲ３／ （Ｒ＋
＋２ （ＫＴ／ｑ））である、そして、両差動アンプ４
．５の電圧利得は同一に設定されている。尚、ＫＴ／ｑ
は熱電圧を示している。
差動アンプ４の入力ダイナミックレンジは上記電圧レベ
ル差の範囲内で除去、すべきノイズ成分に応じて設定さ
れている。また、一方の差動アンプ５の電圧利得は（Ｒ
３＋Ｒ４） ／ （Ｒｚ ＋ ２（ＫＴ／（１））であ
り、他方の差動アンプ４の電圧利得はＲ３／ （Ｒ＋
＋２ （ＫＴ／ｑ））である、そして、両差動アンプ４
．５の電圧利得は同一に設定されている。尚、ＫＴ／ｑ
は熱電圧を示している。
従って、トランジスタＱ１Ｑ４のベースに第５図（ｅ）
の２ｔｄ遅延の輝度信号が入力され、かつトランジスタ
Ｑ２．Ｑ３に同図（ｂ）のｔｄ遅延の輝度信号が入力さ
れると、両差動アンプ４．５の出力（コレクタ電圧）が
逆位相となって合成されるので、高周波ノイズ成分が相
殺されてトランジスタＱ５のエミッタより、第５図（ｄ
）に示す輪郭補正信号が出力される。即ち、差動アンプ
４のダイナミックレンジよりも振幅の大きい信号成分が
トランジスタＱ５にて低インピーダンスに変換され１輪
郭補正信号として出力される。よって、加算器２ではこ
の高周波ノイズ成分を除去した輪郭補正信号が第５図（
ｂ）の輝度信号に加算されるので、同図（ｅ）の補正輝
度信号が出力端子Ｂより出力される。
の２ｔｄ遅延の輝度信号が入力され、かつトランジスタ
Ｑ２．Ｑ３に同図（ｂ）のｔｄ遅延の輝度信号が入力さ
れると、両差動アンプ４．５の出力（コレクタ電圧）が
逆位相となって合成されるので、高周波ノイズ成分が相
殺されてトランジスタＱ５のエミッタより、第５図（ｄ
）に示す輪郭補正信号が出力される。即ち、差動アンプ
４のダイナミックレンジよりも振幅の大きい信号成分が
トランジスタＱ５にて低インピーダンスに変換され１輪
郭補正信号として出力される。よって、加算器２ではこ
の高周波ノイズ成分を除去した輪郭補正信号が第５図（
ｂ）の輝度信号に加算されるので、同図（ｅ）の補正輝
度信号が出力端子Ｂより出力される。
（発明が解決すべき問題点）
ところで、コアリング回路では高周波ノイズ成分の外に
高域の小振幅信号も除去されてしまう問題を有している
。従って、入力される信号のＳ／Ｎ比がよい場合には両
差動アンプの入力ダイナミックレンジを変化させてベー
スクリップの幅を小さく若しくは零にし、Ｓ／Ｎ比が悪
い場合にはベースクリップの幅を大きくすることが好ま
しい、しかし、上記した従来のコアリング回路では、入
力ダイナミックレンジを変化させるためにトランジスタ
Ｑ１ （Ｑ２）のエミッタ電流工１（＝Ｉｚ）と、トラ
ンジスタＱ３（Ｑ４）のエミッタ電流Ｉ３ （＝Ｉ４
）とを変える必要がある。そして、このようにエミッタ
電流を変えると、差動アンプ４．５の利得が小さくなっ
てしまう欠点がある。
高域の小振幅信号も除去されてしまう問題を有している
。従って、入力される信号のＳ／Ｎ比がよい場合には両
差動アンプの入力ダイナミックレンジを変化させてベー
スクリップの幅を小さく若しくは零にし、Ｓ／Ｎ比が悪
い場合にはベースクリップの幅を大きくすることが好ま
しい、しかし、上記した従来のコアリング回路では、入
力ダイナミックレンジを変化させるためにトランジスタ
Ｑ１ （Ｑ２）のエミッタ電流工１（＝Ｉｚ）と、トラ
ンジスタＱ３（Ｑ４）のエミッタ電流Ｉ３ （＝Ｉ４
）とを変える必要がある。そして、このようにエミッタ
電流を変えると、差動アンプ４．５の利得が小さくなっ
てしまう欠点がある。
（問題点を解決するための手段）
本発明は、このような点を解決するためになされたもの
で、第１の差動アンプより出力される同相及び逆相信号
を、スライスレベル設定回路にて所望ノスライスレベル
に設定される第１及び第２のスライス回路に入力し、こ
れらスライス回路にてスライスされた同相及び逆相信号
を第２の差動アンプにて合成して出力する構成を有する
コアリング回路を提供することを目的とする。
で、第１の差動アンプより出力される同相及び逆相信号
を、スライスレベル設定回路にて所望ノスライスレベル
に設定される第１及び第２のスライス回路に入力し、こ
れらスライス回路にてスライスされた同相及び逆相信号
を第２の差動アンプにて合成して出力する構成を有する
コアリング回路を提供することを目的とする。
（発明の実施例）
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
第１図には輪郭補正回路に本発明のコアリング回路を組
み込んだ例が示されており、入力端子Ａに入力抵抗Ｒｉ
ｎを介して遅延線１が接続され、遅延線ｌの出力側には
加算器２が接続されている。
み込んだ例が示されており、入力端子Ａに入力抵抗Ｒｉ
ｎを介して遅延線１が接続され、遅延線ｌの出力側には
加算器２が接続されている。
本発明のコアリング回路は第１の差動アンプＩＯを備え
、この差動アンプ１０は遅延線ｌの入力側及び出力側に
それぞれベースが接続されているＮＰＮ ｌ−ランジス
タＱ ｎ、Ｑｙから成る。これらトランジスタＱｕ、Ｑ
ｍのコレクタは同一の抵抗値を有する抵抗Ｒｎ、Ｒｆｆ
を介して電源Ｖｃｃに接続され、又各エミッタＬ±抵抗
Ｒｔｊを介して接続されている。トランジスタＱ＋＋
、Ｑ＝ｚの各コレクタには第１及び第２のスライス回路
１１．１２が接続されている。第１のスライス回路１１
はベース抵抗Ｒ，ｓを介して上記トランジスタＱ１１の
コレクタにベースが接続されているＮＰＮ）ランジスタ
Ｑ楢と、このトランジスタＱｒａのコレクタ及びエミッ
タにコレクタ及びエミッタが接続されているトランジス
タＱ ＋ａとから成り、両コレクタが電源Ｖｃｃに接続
されている。第２のスライス回路１２はＮＰＮトランジ
スタＱ＝ｓ、Ｑｓから成る同一構成を有し、トランジス
タＱｓのベースがベース抵抗Ｒｔｏを介して上記トラン
ジスタＱａのコレクタに接続されている。また、第１の
差動アンプ１０を構成しているトランジスタＱｕ、Ｑｆ
！の各コレクタにはＮＰＮ）ランジスタＱｒＦ、Ｑ１の
各ベースが接続されている。これらトランジスタＱＩ７
、Ｑｌの各コレクタは電源Ｖｃｃに接続され、又各エミ
ッタは加算用の抵抗Ｒ４、Ｒｔｓを介して相互に接続さ
れている。これら抵抗Ｒ＋ａ、Ｒ，ｓは同一の抵抗値を
有し、接続点にはスライスレベル設定回路１３を構成し
ているＮＰＮ ）ランジスタＱ四のベースが接続されて
いる。このトランジスタＱつはコレクタが電源Ｖｃｃに
接続され、エミッタがＮＰＮ）ランジスタＱｔ、のエミ
ッタに接続されている。トランジスタＱ ｔ、のベース
はコレクタに接続され、このコレクタには他のＮＰＮ）
ランジスタＱ２゜のエミッタが接続されている。このト
ランジスタＱ謔はベースがコレクタに接続され、このコ
レクタは上記した第１及び第２のスライス回路１１．１
２のトランジスタＱ ＋ａ、Ｑ、のベースに共通に接続
されており、かつ定電流源を介して電源Ｖｃｃに接続さ
れている。
、この差動アンプ１０は遅延線ｌの入力側及び出力側に
それぞれベースが接続されているＮＰＮ ｌ−ランジス
タＱ ｎ、Ｑｙから成る。これらトランジスタＱｕ、Ｑ
ｍのコレクタは同一の抵抗値を有する抵抗Ｒｎ、Ｒｆｆ
を介して電源Ｖｃｃに接続され、又各エミッタＬ±抵抗
Ｒｔｊを介して接続されている。トランジスタＱ＋＋
、Ｑ＝ｚの各コレクタには第１及び第２のスライス回路
１１．１２が接続されている。第１のスライス回路１１
はベース抵抗Ｒ，ｓを介して上記トランジスタＱ１１の
コレクタにベースが接続されているＮＰＮ）ランジスタ
Ｑ楢と、このトランジスタＱｒａのコレクタ及びエミッ
タにコレクタ及びエミッタが接続されているトランジス
タＱ ＋ａとから成り、両コレクタが電源Ｖｃｃに接続
されている。第２のスライス回路１２はＮＰＮトランジ
スタＱ＝ｓ、Ｑｓから成る同一構成を有し、トランジス
タＱｓのベースがベース抵抗Ｒｔｏを介して上記トラン
ジスタＱａのコレクタに接続されている。また、第１の
差動アンプ１０を構成しているトランジスタＱｕ、Ｑｆ
！の各コレクタにはＮＰＮ）ランジスタＱｒＦ、Ｑ１の
各ベースが接続されている。これらトランジスタＱＩ７
、Ｑｌの各コレクタは電源Ｖｃｃに接続され、又各エミ
ッタは加算用の抵抗Ｒ４、Ｒｔｓを介して相互に接続さ
れている。これら抵抗Ｒ＋ａ、Ｒ，ｓは同一の抵抗値を
有し、接続点にはスライスレベル設定回路１３を構成し
ているＮＰＮ ）ランジスタＱ四のベースが接続されて
いる。このトランジスタＱつはコレクタが電源Ｖｃｃに
接続され、エミッタがＮＰＮ）ランジスタＱｔ、のエミ
ッタに接続されている。トランジスタＱ ｔ、のベース
はコレクタに接続され、このコレクタには他のＮＰＮ）
ランジスタＱ２゜のエミッタが接続されている。このト
ランジスタＱ謔はベースがコレクタに接続され、このコ
レクタは上記した第１及び第２のスライス回路１１．１
２のトランジスタＱ ＋ａ、Ｑ、のベースに共通に接続
されており、かつ定電流源を介して電源Ｖｃｃに接続さ
れている。
また、上記加算用の抵抗Ｒ１４、Ｉｔｓの接続点にはＰ
ＮＰトランジスタＱゎのコレクタが接続されている。こ
のトランジスタＱｎはエミッタが電源ＶＣＣに接続され
ており、他のＰＮＰ）ランジスタＱ１．と共にカレント
ミラー回路を構成している。
ＮＰトランジスタＱゎのコレクタが接続されている。こ
のトランジスタＱｎはエミッタが電源ＶＣＣに接続され
ており、他のＰＮＰ）ランジスタＱ１．と共にカレント
ミラー回路を構成している。
トランジスタＱ ｚｓのコレクタにはＮＰＮ）ランジス
タＱ２４のコレクタが接続され、このトランジスタＱ
２４のベースには電源Ｖａが接続されている。
タＱ２４のコレクタが接続され、このトランジスタＱ
２４のベースには電源Ｖａが接続されている。
このトランジスタＱ ２４のエミッタには抵抗Ｒｓを介
してＮＰＮトランジスタＱ２ｓのエミッタが接続されて
いる。トランジスタＱイはコレクタが電源に接続され、
ベースが制御端子Ｃに接続されている。
してＮＰＮトランジスタＱ２ｓのエミッタが接続されて
いる。トランジスタＱイはコレクタが電源に接続され、
ベースが制御端子Ｃに接続されている。
上記第１のスライス回路１１のトランジスタＱｉ、Ｑｓ
ａのエミッタ及び第２のスライス回路１２のトランジス
タＱｌｓ、Ｑｓのエミッタには、第２の差動アンプ１４
を構成しているＮＰＮ）ランジスタＱ、、Ｑ、の各ベー
スが接続されている。トランジスタＱ、、Ｑｉの各コレ
クタは直接及び抵抗Ｒ１を介して電源Ｖｃｃに接続され
、各エミッタは抵抗Ｒｔｒにて相互に接続されている。
ａのエミッタ及び第２のスライス回路１２のトランジス
タＱｌｓ、Ｑｓのエミッタには、第２の差動アンプ１４
を構成しているＮＰＮ）ランジスタＱ、、Ｑ、の各ベー
スが接続されている。トランジスタＱ、、Ｑｉの各コレ
クタは直接及び抵抗Ｒ１を介して電源Ｖｃｃに接続され
、各エミッタは抵抗Ｒｔｒにて相互に接続されている。
トランジスタＱ４のコレクタにはインピーダンス変換用
のＮＰＮトランジスタＱ２１のベースが接続されている
。このトランジスタＱ２１＋はコレクタが電源Ｖｃｃに
接続され、エミッタが加算器２に接続されている。
のＮＰＮトランジスタＱ２１のベースが接続されている
。このトランジスタＱ２１＋はコレクタが電源Ｖｃｃに
接続され、エミッタが加算器２に接続されている。
尚、上記トランジスタＱ ｕ ” Ｑ つ、トランジス
タＱ ｔｑ、トランジスタＱ ２４〜Ｑｍの各エミッタ
はそれぞれ定電流源を介して接地されている。そして、
これらトランジスタのエミッタ電流はＩＩＩ＝Ｉ １２
、Ｉ ＋３ ＝ Ｉ ＋ａ、１謳＝１．、エロ＝ｌ／２
拳工１、■、。＝工ｚ、の関係にある。
タＱ ｔｑ、トランジスタＱ ２４〜Ｑｍの各エミッタ
はそれぞれ定電流源を介して接地されている。そして、
これらトランジスタのエミッタ電流はＩＩＩ＝Ｉ １２
、Ｉ ＋３ ＝ Ｉ ＋ａ、１謳＝１．、エロ＝ｌ／２
拳工１、■、。＝工ｚ、の関係にある。
次に、本発明のコアリング回路の動作を遅延線１等との
関連で説明する。
関連で説明する。
入力端子Ａに第２図（ａ）の輝度信号が入力されると、
第１の差動アンプ１ｏのトランジスタＱｎには同図（Ｃ
）の信号が入力され、かつトランジスタＱ＝ｚには同図
（ｂ）のｔｄ遅延の輝度信号が入力されるので、これら
信号の差電圧が増幅され、トランジスタＱ＋＋のコレク
タからは同図（ｄ）に示す波形の同相信号Ｓが、又トラ
ンジスタＱａのコレクタからは同図（ｅ）に示す波形の
逆相信号Ｓ′がそれぞれ出力される。そして、これらの
同相及び逆相信号ｓ、ｓ’は第１及び第２のスライス回
路１１．１２のトランジスタＱｒｓ、Ｑｉ各ベースと、
スライスレベル設定回路１３のトランジスタＱ打、Ｑｗ
の各ベースとに入力される。
第１の差動アンプ１ｏのトランジスタＱｎには同図（Ｃ
）の信号が入力され、かつトランジスタＱ＝ｚには同図
（ｂ）のｔｄ遅延の輝度信号が入力されるので、これら
信号の差電圧が増幅され、トランジスタＱ＋＋のコレク
タからは同図（ｄ）に示す波形の同相信号Ｓが、又トラ
ンジスタＱａのコレクタからは同図（ｅ）に示す波形の
逆相信号Ｓ′がそれぞれ出力される。そして、これらの
同相及び逆相信号ｓ、ｓ’は第１及び第２のスライス回
路１１．１２のトランジスタＱｒｓ、Ｑｉ各ベースと、
スライスレベル設定回路１３のトランジスタＱ打、Ｑｗ
の各ベースとに入力される。
ところで、制御端子Ｃに（Ｖｏ ＋ Ｒ１１・Ｉ ｔｓ
）より充分に高い電圧が印加されていない場合にはト
ランジスタＱ ２４のコレクタ電流が零となるので、ト
ランジスタＱ ｚｓ、Ｑ−のコレクタ電流も零となり、
後述するように第１及び第２のスライス回路１１．１２
のトランジスタＱｓａ、Ｑ５のベース電圧は第２図の（
ｆ）、（ｇ）の信号の基準電圧ｖｓに保持されている。
）より充分に高い電圧が印加されていない場合にはト
ランジスタＱ ２４のコレクタ電流が零となるので、ト
ランジスタＱ ｚｓ、Ｑ−のコレクタ電流も零となり、
後述するように第１及び第２のスライス回路１１．１２
のトランジスタＱｓａ、Ｑ５のベース電圧は第２図の（
ｆ）、（ｇ）の信号の基準電圧ｖｓに保持されている。
従って、第１のスライス回路１１においてはトランジス
タＱ ＋ｘのベースに同相信号Ｓが入力されているので
、このトランジスタＱ、のエミッタには同相信号Ｓのト
ランジスタＱ ＋ａのベース（スライスレベル）よりも
高い部分、例えば、同相信号Ｓの基準電位Ｖｓよりも高
い部分がスライス信号Ｓ富として出力される（第２図（
ｆ）参照）、また、第２のスライス回路１２においては
トランジスタＱｓのベースに逆相信号Ｓ′が入力されて
いるので、トランジスタＱｉのエミッタには逆相信号Ｓ
′の基準電位Ｖｓよりも高い部分がスライス信号５１′
として出方される（同図（ｇ）参照）。
タＱ ＋ｘのベースに同相信号Ｓが入力されているので
、このトランジスタＱ、のエミッタには同相信号Ｓのト
ランジスタＱ ＋ａのベース（スライスレベル）よりも
高い部分、例えば、同相信号Ｓの基準電位Ｖｓよりも高
い部分がスライス信号Ｓ富として出力される（第２図（
ｆ）参照）、また、第２のスライス回路１２においては
トランジスタＱｓのベースに逆相信号Ｓ′が入力されて
いるので、トランジスタＱｉのエミッタには逆相信号Ｓ
′の基準電位Ｖｓよりも高い部分がスライス信号５１′
として出方される（同図（ｇ）参照）。
スライス信号Ｓ＋、Ｓ＋’は第２の差動アンプ１４のト
ランジスタＱ謔、Ｑ、の各ベースに入力される。従って
、これらスライス信号ＳＩ、５１′の差電圧がトランジ
スタＱ２１１のベースに印加されるので、トランジスタ
Ｑ２ｓのエミッタには第２図の（ｈ）で示す輪郭補正信
号が出力され、この信号が加算器２に供給される。よっ
て、出力端子Ｂからは同図の（ｉ）で示す補正輝度信号
が出力される。
ランジスタＱ謔、Ｑ、の各ベースに入力される。従って
、これらスライス信号ＳＩ、５１′の差電圧がトランジ
スタＱ２１１のベースに印加されるので、トランジスタ
Ｑ２ｓのエミッタには第２図の（ｈ）で示す輪郭補正信
号が出力され、この信号が加算器２に供給される。よっ
て、出力端子Ｂからは同図の（ｉ）で示す補正輝度信号
が出力される。
これに対して、例えば、制御端子Ｃに電源Ｖ。
よりも小さい制御電圧を印加すると、トランジスタＱ
２４のエミッタ電流が増加して抵抗Ｒｓ側に流れ、トラ
ンジスタＱ ２ｓのコレクタ電流が増大する。従って、
トランジスタＱ４のコレクタ電流も増大し、加算用抵抗
ＲＩ４、Ｒｔｓの接続点に供給される。一方、これら抵
抗Ｒ＋４、ＲｔｓはトランジスタＱｙ、Ｑ１にて低イン
ピーダンス変換された同相信号Ｓ及び逆相信号Ｓ′を加
算して相殺している。従って、トランジスタＱｎのコレ
クタ電流が零の場合基準電圧ＶｓよりトランジスタＱｆ
Ｆ又はＱｌのベース・エミッタ間電圧だけ低い電圧がト
ランジスタＱ糟のベースに供給される。
２４のエミッタ電流が増加して抵抗Ｒｓ側に流れ、トラ
ンジスタＱ ２ｓのコレクタ電流が増大する。従って、
トランジスタＱ４のコレクタ電流も増大し、加算用抵抗
ＲＩ４、Ｒｔｓの接続点に供給される。一方、これら抵
抗Ｒ＋４、ＲｔｓはトランジスタＱｙ、Ｑ１にて低イン
ピーダンス変換された同相信号Ｓ及び逆相信号Ｓ′を加
算して相殺している。従って、トランジスタＱｎのコレ
クタ電流が零の場合基準電圧ＶｓよりトランジスタＱｆ
Ｆ又はＱｌのベース・エミッタ間電圧だけ低い電圧がト
ランジスタＱ糟のベースに供給される。
ところで、トランジスタＱｍ、Ｑ工＊ ＊ Ｑｌ０はト
ランジスタＱｒ１．Ｑ１のベース・エミッタ間電圧の低
下を補償するレベルシフト回路として作用する。よって
、トランジスタＱμｔＱｓのベースには基準電圧Ｖｓが
供給される０次に、トランジスタＱ、にコレクタ電流が
Ｉｃだけ瀉れると、このコレクタ電流Ｉｃによる電圧分
（１／ ２ Ｒ１４・ＩＣ）だけトランジスタＱ、のベ
ース電圧が上昇し、トランジスタＱｔｓのベース電圧の
上昇分だけ第１及び第２のスライス回路１１．１２のト
ランジスタＱ ＋ａ、ＱＩＳのベース電位が上昇する。
ランジスタＱｒ１．Ｑ１のベース・エミッタ間電圧の低
下を補償するレベルシフト回路として作用する。よって
、トランジスタＱμｔＱｓのベースには基準電圧Ｖｓが
供給される０次に、トランジスタＱ、にコレクタ電流が
Ｉｃだけ瀉れると、このコレクタ電流Ｉｃによる電圧分
（１／ ２ Ｒ１４・ＩＣ）だけトランジスタＱ、のベ
ース電圧が上昇し、トランジスタＱｔｓのベース電圧の
上昇分だけ第１及び第２のスライス回路１１．１２のト
ランジスタＱ ＋ａ、ＱＩＳのベース電位が上昇する。
即ち、スライスレベルが１／２ＲＩ４・Ｉｃ電圧だけ上
昇する。よって、トランジスタＱａとＱｓのエミッタに
は第２図の（ｆ）及び（ｇ）で示すように、破線で示す
スライスレベルよりも高い部分がスライス信号ｓ、ｓ、
’として出力されるので、これらスライス信号Ｓ＋ 、
Ｓ＋を第２の差動アンプ１４に入力することにより第２
図の（ｈ′）で示す輪郭補正信号が得られる。即ち、利
得を低下させることなくスライスレベルを任意に変化さ
せて高周波ノイズ成分のみを除去した輪郭補正信号が得
られる。
昇する。よって、トランジスタＱａとＱｓのエミッタに
は第２図の（ｆ）及び（ｇ）で示すように、破線で示す
スライスレベルよりも高い部分がスライス信号ｓ、ｓ、
’として出力されるので、これらスライス信号Ｓ＋ 、
Ｓ＋を第２の差動アンプ１４に入力することにより第２
図の（ｈ′）で示す輪郭補正信号が得られる。即ち、利
得を低下させることなくスライスレベルを任意に変化さ
せて高周波ノイズ成分のみを除去した輪郭補正信号が得
られる。
上記実施例ではコアリング回路をコンデンサ等を用いず
に、トランジスタと抵抗によって構成したので、集積回
路化が容易である。
に、トランジスタと抵抗によって構成したので、集積回
路化が容易である。
（発明の効果）
本発明によれば、第１の差動アンプより出力される同相
及び逆相信号を第１及び第２のスライス回路に入力する
と共にこれらスライス回路のスライスレベルをスライス
レベル設定回路にて入力信号のＳ／Ｎ比に対応させて変
化させ、スライス回路より出力された同相及び逆相信号
を第２の差動アンプにて合成して出力するようにしたの
で、利得を低下させることなく入力信号の高周波ノイズ
成分や不要な小振幅成分を除去することができるコアリ
ング回路を提供し得る。
及び逆相信号を第１及び第２のスライス回路に入力する
と共にこれらスライス回路のスライスレベルをスライス
レベル設定回路にて入力信号のＳ／Ｎ比に対応させて変
化させ、スライス回路より出力された同相及び逆相信号
を第２の差動アンプにて合成して出力するようにしたの
で、利得を低下させることなく入力信号の高周波ノイズ
成分や不要な小振幅成分を除去することができるコアリ
ング回路を提供し得る。
第１図は本発明に係るコアリング回路を含む輪郭補正回
路の構成図、第２図は第１図の回路の動作を説明する波
形成図、第３図及び第４図は従来のコアリング回路を含
む輪郭補正回路のブロック図と構成図、第５図は第３図
の回路の動作を説明する波形図である。 １・・・遅延線、 ２・・・加算器、 １０・・・第１の差動アンプ、 １１．１２・・・第１及び第２のスライス回路、１３・
・・スライスレベル設定回路、 １４・・・第２の差動アンプ。 第１図 、、−１３ 第２図 第３図 第５図
路の構成図、第２図は第１図の回路の動作を説明する波
形成図、第３図及び第４図は従来のコアリング回路を含
む輪郭補正回路のブロック図と構成図、第５図は第３図
の回路の動作を説明する波形図である。 １・・・遅延線、 ２・・・加算器、 １０・・・第１の差動アンプ、 １１．１２・・・第１及び第２のスライス回路、１３・
・・スライスレベル設定回路、 １４・・・第２の差動アンプ。 第１図 、、−１３ 第２図 第３図 第５図
Claims (1)
- 入力信号の差分を同相及び逆相信号として出力する第１
の差動アンプと、前記同相及び逆相信号をそれぞれ所望
レベルでスライスする第１及び第２のスライス回路と、
該第１及び第２のスライス回路のスライスレベルを設定
するスライスレベル設定回路と、前記スライスされた同
相及び逆相信号を合成して出力する第２の差動アンプと
を備えることを特徴とするコアリング回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078971A JPS63245185A (ja) | 1987-03-31 | 1987-03-31 | コアリング回路 |
| KR1019880003473A KR910007843B1 (ko) | 1987-03-31 | 1988-03-30 | 코아링 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078971A JPS63245185A (ja) | 1987-03-31 | 1987-03-31 | コアリング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63245185A true JPS63245185A (ja) | 1988-10-12 |
Family
ID=13676786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62078971A Pending JPS63245185A (ja) | 1987-03-31 | 1987-03-31 | コアリング回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63245185A (ja) |
| KR (1) | KR910007843B1 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109077A (en) * | 1979-02-15 | 1980-08-21 | Sony Corp | Producing circuit of aperture correction signal |
-
1987
- 1987-03-31 JP JP62078971A patent/JPS63245185A/ja active Pending
-
1988
- 1988-03-30 KR KR1019880003473A patent/KR910007843B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109077A (en) * | 1979-02-15 | 1980-08-21 | Sony Corp | Producing circuit of aperture correction signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880012085A (ko) | 1988-11-03 |
| KR910007843B1 (ko) | 1991-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027522B2 (ja) | ||
| JPS63245185A (ja) | コアリング回路 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JPS645370Y2 (ja) | ||
| JPS5829514B2 (ja) | Ｃｒｔディスプレイ用映像増幅回路 | |
| JPH0220170B2 (ja) | ||
| JPH0227807A (ja) | 電子回路 | |
| JPS6161568B2 (ja) | ||
| JPH04340870A (ja) | 輪郭補正回路 | |
| JPH0522633A (ja) | 画質調整回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPS641785Y2 (ja) | ||
| JP3112188B2 (ja) | 位相シフト回路 | |
| JPS6327463Y2 (ja) | ||
| JPS6330012A (ja) | 差動増幅回路 | |
| JPS6035292Y2 (ja) | イコライザアンプ | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH02296408A (ja) | 差動増幅回路 | |
| JPH089931Y2 (ja) | 増幅回路 | |
| JPH0346406A (ja) | 可変利得増幅器 | |
| JPH0738550B2 (ja) | 利得制御回路 | |
| JPH0530326B2 (ja) | ||
| JPH02124620A (ja) | 積分回路およびアクティブフィルタ | |
| JPS6372230A (ja) | 光受信回路 | |
| JP2000332554A (ja) | 利得可変増幅器 |