JPS63245127A - Phase locked loop system - Google Patents

Phase locked loop system

Info

Publication number
JPS63245127A
JPS63245127A JP62080207A JP8020787A JPS63245127A JP S63245127 A JPS63245127 A JP S63245127A JP 62080207 A JP62080207 A JP 62080207A JP 8020787 A JP8020787 A JP 8020787A JP S63245127 A JPS63245127 A JP S63245127A
Authority
JP
Japan
Prior art keywords
signal
phase
locked loop
frequency
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62080207A
Other languages
Japanese (ja)
Inventor
Tomoaki Hayashi
智明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62080207A priority Critical patent/JPS63245127A/en
Publication of JPS63245127A publication Critical patent/JPS63245127A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow the titled system to withstand a momentary noise by using a horizontal synchronizing signal as a reference signal and a 1st phase locked loop signal of the same frequency as a reference signal so as to output a 2nd phase locked loop signal with a frequency higher than that of the horizontal synchronizing signal. CONSTITUTION:A horizontal synchronizing signal is separated from a television composite video signal given from a terminal 52 at a synchronizing separator circuit 2 and given to a phase comparator 3 as a reference signal corresponding to a 1st phase locked loop. The oscillation output signal of a voltage controlled oscillator (I) is given to a phase comparator 7 as a reference signal to a 2nd phase locked loop. An output signal of a voltage controlled oscillator (II) 5 is outputted from a terminal 51 as a synchronizing signal having a high frequency being n-times of the horizontal synchronizing signal. The circuit is stable against fluctuation such as temperature by the double phase locked loop and withstands a momentary pulse noise and a high frequency signal synchronized with the horizontal synchronizing signal is obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期方式に関し、特にテレビ複合映像信号
の水平信号に対して位相同期する高周波信号を生成する
ための位相同期方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase synchronization system, and more particularly to a phase synchronization system for generating a high frequency signal that is phase synchronized with a horizontal signal of a television composite video signal.

〔従来の技術〕[Conventional technology]

従来、この種の位相同期方式は、第2図に一例が示され
るように、CMO9集積回路により構成される電圧制御
発振器13と、分周器10と、位相比較器11と、低域
フィルタ12とにより位相同期ループが形成され、位相
比較器11には、同期分離回路9からの出力が入力され
ている。
Conventionally, this type of phase synchronization method, as an example shown in FIG. A phase-locked loop is formed by the above, and the output from the synchronous separation circuit 9 is input to the phase comparator 11.

第2図において、端子53から入力されるテレビ映像信
号は、同期分離回路9において水平同期信号が分離され
て出力され、前記水平同期信号は位相同期用の基準信号
として位相比較回路11に入力される。一方、電圧制御
発振器13の発振出力信号は、分周器10により周波数
がl / n (nは正整数)に分周されて位相比較器
11に入力され、前記基準信号と位相比較される。位相
比較回路11においては、前記発振出力信号と前記基準
信号との位相差信号が出力され、低域フィルタ12を経
由して電圧制御発振器13に入力される。電圧制御発振
器13の発振出力信号の周波数および位相は、前記位相
同期ループの作用を介して、同期分離回路9から出力さ
れる水平同期信号の周波数および位相のn倍となるよう
に制御される。すなわち、テレビ複合映像信号の水平同
期信号のn倍の周波数の位相同期した高周波信号が、′
、E圧制御発振器13の発振出力として得られる。
In FIG. 2, a television video signal input from a terminal 53 is separated into a horizontal synchronization signal by a synchronization separation circuit 9 and outputted, and the horizontal synchronization signal is inputted to a phase comparator circuit 11 as a reference signal for phase synchronization. Ru. On the other hand, the oscillation output signal of the voltage controlled oscillator 13 has its frequency divided by l/n (n is a positive integer) by the frequency divider 10, is input to the phase comparator 11, and is compared in phase with the reference signal. In the phase comparison circuit 11, a phase difference signal between the oscillation output signal and the reference signal is output, and is input to the voltage controlled oscillator 13 via the low-pass filter 12. The frequency and phase of the oscillation output signal of the voltage controlled oscillator 13 are controlled to be n times the frequency and phase of the horizontal synchronization signal output from the synchronization separation circuit 9 through the action of the phase locked loop. In other words, a phase-synchronized high-frequency signal with a frequency n times that of the horizontal synchronization signal of the TV composite video signal is
, obtained as the oscillation output of the E-pressure controlled oscillator 13.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の位相同期方式においては、CMO8集積
回路により構成される電圧制御発振器に、フリーラン周
波数の温度および電源電圧における変動に対する変移量
が大きいという問題があり、また、発振周波数が高く、
ゲインの高いものか得られていない。
In the above-mentioned conventional phase synchronization method, the voltage controlled oscillator configured with the CMO8 integrated circuit has a problem in that the free run frequency has a large variation with respect to fluctuations in temperature and power supply voltage, and also has a high oscillation frequency.
High gain or not obtained.

このため、温度変動等によって位相同期外れを生じるこ
となく、安定した、しかも出力発振周波数の高い位相同
期ループを構成する場合には、従来の一重の位相同期ル
ープにおいては、低域フィルタのゲインを増大させ、位
相補足レンジを広く設定することが必要となる。しかし
、ゲインの大きい低域フィルタを使用する場合には、基
準となる入力周波数の変化に追随する位相同期ループの
スピードが速過ぎるため、瞬間的な雑音に対して位相同
期ループが弱体化するという欠点がある。
Therefore, in order to construct a stable phase-locked loop with a high output oscillation frequency without causing loss of phase synchronization due to temperature fluctuations, etc., in the conventional single phase-locked loop, the gain of the low-pass filter is It is necessary to increase the phase complementation range and set the phase supplementation range widely. However, when using a low-pass filter with a large gain, the speed of the phase-locked loop that follows changes in the reference input frequency is too fast, making the phase-locked loop weak against instantaneous noise. There are drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の位相同期方式は、所定のテレビ複合映像信号の
水平同期信号を基準信号として、前記水平同期信号と同
一周波数の第1の位相同期信号を出力する第1の位相同
期ループと、前記第1の位相同期信号を基準信号として
、前記水平同期信号の周波数よりも高い周波数の第2の
位相同期信号を出力する第2の位相同期ループと、を備
えて構成される。
The phase synchronization method of the present invention includes a first phase synchronization loop that uses a horizontal synchronization signal of a predetermined television composite video signal as a reference signal and outputs a first phase synchronization signal having the same frequency as the horizontal synchronization signal; a second phase-locked loop that uses the first phase-locked signal as a reference signal and outputs a second phase-locked signal having a higher frequency than the frequency of the horizontal synchronization signal.

〔実施例〕〔Example〕

次に、本発明について図面を参照して1)2明する。 Next, 1) and 2 will be explained regarding the present invention with reference to the drawings.

第1図は本発明の一実施例の要部を示すブロック図であ
る。第1図に示されるように、本実施例は、第1の位相
同期ループを形成する電圧制御発振器(■)1、位相比
較回路3および低域フィルタ4と、第2の位相同期ルー
プを形成する電圧制御発振器(II)5、分周器6、位
相比較回路7および低域フィルタ8と、同期分離回路2
と、を備えている。
FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention. As shown in FIG. 1, in this embodiment, a voltage controlled oscillator (■) 1, a phase comparator circuit 3, and a low-pass filter 4 form a first phase-locked loop, and a second phase-locked loop forms a second phase-locked loop. a voltage controlled oscillator (II) 5, a frequency divider 6, a phase comparison circuit 7, a low-pass filter 8, and a synchronous separation circuit 2.
It is equipped with.

第1図において、端子52から入力されるテレビ複合映
像信号は同期分離回路2において水平同期信号が分離さ
れ、前記水平同期信号は、第1の位相同期ループに対応
する基準信号として位相比較回路3に入力される。第1
の位相同期ループの電圧制御発振器(■)1は、発振周
波数は低いが、温度および電源変動等の変動に対しては
安定な発振出力信号を生成するように構成されており、
同期分離回路2から出力される水平同期信号に位相同期
した信号を出力する。この電圧制御発振器(I)1の発
振出力信号は第2の位相同期ループに対する基準信号と
して、位相比較回路7に入力される。
In FIG. 1, a television composite video signal inputted from a terminal 52 is separated into a horizontal synchronization signal by a synchronization separation circuit 2, and the horizontal synchronization signal is sent to a phase comparator circuit 3 as a reference signal corresponding to a first phase-locked loop. is input. 1st
The phase-locked loop voltage controlled oscillator (■) 1 has a low oscillation frequency, but is configured to generate an oscillation output signal that is stable against fluctuations such as temperature and power supply fluctuations,
A signal whose phase is synchronized with the horizontal synchronization signal output from the synchronization separation circuit 2 is output. The oscillation output signal of the voltage controlled oscillator (I) 1 is input to the phase comparison circuit 7 as a reference signal for the second phase-locked loop.

第2の位相同期ループの電圧制御発振器(n)5は、従
来例同様に発振周波数は高いが湿度および電源電圧等の
変動に対しては周波数変移が太きい性質を有しており、
このため第2の位相同期ループの位相補足レンジは広く
設定されている。この第2の位相同期ループは、第1の
位相同期ループにおける電圧制御発振器(■)1の発振
出力信号に位相同期しており、分周器6が1 / nの
分周機能を有するものとすると、電圧制御発振器(■)
5の出力信号は、前記水平同期信号のn倍という高い周
波数を有する同期信号として、端子51を介して出力さ
れる。
The voltage controlled oscillator (n) 5 of the second phase-locked loop has a high oscillation frequency as in the conventional example, but has a characteristic that the frequency shift is large with respect to fluctuations in humidity, power supply voltage, etc.
For this reason, the phase complement range of the second phase-locked loop is set wide. This second phase-locked loop is phase-locked to the oscillation output signal of the voltage-controlled oscillator (■) 1 in the first phase-locked loop, and the frequency divider 6 has a frequency division function of 1/n. Then, the voltage controlled oscillator (■)
The output signal No. 5 is outputted via the terminal 51 as a synchronization signal having a frequency n times as high as that of the horizontal synchronization signal.

その2重の位相同期ループにおいては、同期分離回路2
から出力される水平同期信号に対する追随性としては、
第1の位相同期ループの低域フィルタ特性によって左右
される。すなわち、第1の位相同期ループにおいては、
電圧制御発振器(I)1の温度安定度が高いため、位相
補足レンジに関係する低域フィルタ特性の設定は自由に
行うことが可能である。従って、低域フィルタ特性の設
定を通じて、第1の位相同期ループは、瞬間的な雑音に
対しても強い位相同期ループとして形成することが可能
となる。しかも、第2の位相同期ループは、第1の位相
同期ループの電圧制御発振器(■)1の発振出力信号を
基準信号としてn倍の周波数の発振信号を出力しており
、総合的に見て、この2重位相同期ループにより、温度
等の変動に対しても安定で、瞬間的なパルス上の雑音に
対しても強い、水平同期信号に同期した高周波通の信号
が得られることは明らかである。
In the double phase-locked loop, the synchronous separation circuit 2
The ability to follow the horizontal synchronization signal output from
It depends on the low-pass filter characteristics of the first phase-locked loop. That is, in the first phase-locked loop,
Since the voltage controlled oscillator (I) 1 has high temperature stability, it is possible to freely set the low-pass filter characteristics related to the phase complementary range. Therefore, by setting the low-pass filter characteristics, the first phase-locked loop can be formed as a phase-locked loop that is strong even against instantaneous noise. Moreover, the second phase-locked loop outputs an oscillation signal of n times the frequency using the oscillation output signal of the voltage-controlled oscillator (■) 1 of the first phase-locked loop as a reference signal. It is clear that this double phase-locked loop provides a high-frequency signal synchronized with the horizontal synchronization signal that is stable against fluctuations in temperature, etc., and resistant to instantaneous pulse noise. be.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、テレビ複合映像信号の
水平同期信号に対応する位相同期方式に適用されて、前
記水平同期信号を基準信号として、前記水平同期信号と
同一周波数の第1の位相同期信号を出力する第1の位相
同期ループと、前記第1の位相同期信号を基準信号とし
て、前記水平同期信号の周波数よりも高い周波数の第2
の位相同期信号を出力する第2の位相同期ループと、を
備えることにより、CMOS集積回路により雑音に強く
、水平同期信号に対して、より高い周波数の位相同期信
号が生成される位相同期ループを形成することができる
という効果がある。
As described above, the present invention is applied to a phase synchronization method corresponding to a horizontal synchronization signal of a television composite video signal, and uses the horizontal synchronization signal as a reference signal to generate a first phase signal having the same frequency as the horizontal synchronization signal. a first phase-locked loop that outputs a synchronization signal; and a second phase-locked loop whose frequency is higher than the frequency of the horizontal synchronization signal, using the first phase-locked signal as a reference signal.
A second phase-locked loop that outputs a phase-locked signal of The effect is that it can be formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の要部を示すブロック図、第
2図は、従来の位相同期方式の要部を示すブロック図で
ある。 図において、1・・・電圧制御発振器(I)、2・・・
。 9・・・同期分離回路、3,7.11・・・位相比較回
路、4.8.12・・・低域フィルタ、5・・・電圧制
御発振器(n)、6.10・・・分周器、13・・・電
圧制御発振器。
FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention, and FIG. 2 is a block diagram showing the main parts of a conventional phase synchronization system. In the figure, 1...voltage controlled oscillator (I), 2...
. 9... Synchronization separation circuit, 3, 7.11... Phase comparison circuit, 4.8.12... Low pass filter, 5... Voltage controlled oscillator (n), 6.10... Min. Frequency generator, 13...voltage controlled oscillator.

Claims (1)

【特許請求の範囲】[Claims] 所定のテレビ複合映像信号の水平同期信号を基準信号と
して、前記水平同期信号と同一周波数の第1の位相同期
信号を出力する第1の位相同期ループと、前記第1の位
相同期信号を基準信号として、前記水平同期信号の周波
数よりも高い周波数の第2の位相同期信号を出力する第
2の位相同期ループと、を備えることを特徴とする位相
同期方式。
a first phase-locked loop that uses a horizontal synchronization signal of a predetermined television composite video signal as a reference signal and outputs a first phase-synchronization signal having the same frequency as the horizontal synchronization signal; and a second phase-locked loop that outputs a second phase-locked signal having a frequency higher than the frequency of the horizontal synchronization signal.
JP62080207A 1987-03-31 1987-03-31 Phase locked loop system Pending JPS63245127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62080207A JPS63245127A (en) 1987-03-31 1987-03-31 Phase locked loop system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080207A JPS63245127A (en) 1987-03-31 1987-03-31 Phase locked loop system

Publications (1)

Publication Number Publication Date
JPS63245127A true JPS63245127A (en) 1988-10-12

Family

ID=13711941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080207A Pending JPS63245127A (en) 1987-03-31 1987-03-31 Phase locked loop system

Country Status (1)

Country Link
JP (1) JPS63245127A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335875A (en) * 1995-06-07 1996-12-17 Nec Corp Clock generator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658335A (en) * 1979-10-18 1981-05-21 Sony Corp Pll

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658335A (en) * 1979-10-18 1981-05-21 Sony Corp Pll

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335875A (en) * 1995-06-07 1996-12-17 Nec Corp Clock generator

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
US4092672A (en) Master oscillator synchronizing system
CN1007112B (en) Frequency synthesizer circuit for generating analog of digitally step-adjustable frequency
EP0676866B1 (en) Phase-lock-loop circuit
JPS63245127A (en) Phase locked loop system
JPH03284083A (en) Sampling clock generating circuit
JP3180865B2 (en) Adaptive PLL circuit
JPH06276089A (en) Pll circuit
JPS6297428A (en) Pll circuit
JP2714193B2 (en) Digital television receiver
JPH0752843B2 (en) PLL circuit
JPH03101311A (en) Phase locked loop oscillation circuit
JP3277160B2 (en) PAL type synchronization signal generation circuit
JPH06261224A (en) Pll circuit
JPH03119881A (en) Clock generating circuit
JPH0528829Y2 (en)
JPS6070888A (en) Signal generator for vtr camera
JPS61280123A (en) Pll circuit
JPH02235430A (en) Phase synchronizing circuit
JPH03113975A (en) Clock generating circuit
JPH0482481A (en) Clock recovery device
JPH0998084A (en) Phase synchronizing oscillation circuit
JPS6113818A (en) Phase locked oscillator
JPH02295224A (en) Phase locked loop circuit
JPH06260932A (en) Pll circuit