JPS6113818A - Phase locked oscillator - Google Patents

Phase locked oscillator

Info

Publication number
JPS6113818A
JPS6113818A JP59133313A JP13331384A JPS6113818A JP S6113818 A JPS6113818 A JP S6113818A JP 59133313 A JP59133313 A JP 59133313A JP 13331384 A JP13331384 A JP 13331384A JP S6113818 A JPS6113818 A JP S6113818A
Authority
JP
Japan
Prior art keywords
signal
phase
circuit
voltage
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59133313A
Other languages
Japanese (ja)
Inventor
Takumi Inomata
猪又 巧
Shinichi Inoue
真一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59133313A priority Critical patent/JPS6113818A/en
Publication of JPS6113818A publication Critical patent/JPS6113818A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE:To keep a stable phase lock state even for a large change in the operating condition by providing a control circuit producing a signal corresponding only to a DC or a low frequency component of a signal filtered by a loop filter and applying an output of the control circuit as a control voltage signal to a limit circuit. CONSTITUTION:When a signal transmitted from the loop filter 4 is inputted to a passing filter 8, a signal extracting a low frequency component and a DC component only from the signal from the filter 4 is formed and the resulting signal is transmitted to a control circuit 7. When the control circuit 7 inputs the signal, the circuit 7 produces a signal of superimposition between a signal reducing the signal voltage into 1/M and a voltage Vr dividing a DC voltage Vcc applied to a terminal 15 by resistors and inputs the said resulting signal to the limit circuit 12. When the limit circuit 12 receives this signal and the signal from the loop filter 4, the circuit 12 superimposes the signal from the control circuit 7 onto a signal reducing a signal voltage from the loop filter 4 into 1/N to form a phase control voltage signal. The phase control voltage signal is transmitted to a VCO1.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は位相同期型発振器に関するO 〔発明の技術的背景〕 従来の位相同期型発振器としては第6図に示すブロック
図のような構成のものがあったOこの位相同期型発振器
では電圧制御発振回路(以下VCOと称す)11、基準
発振回路2、位相比較回路3、ループフィルタ4から位
相同期ループを構成しており、vCollから出力され
た発振信号と、基準発振器2から送出した基準信号とは
位相比較回路3に入力され、位相比較回路3はこれらの
信号の位相差に対応する信号を出力し、この信号はルー
プフィルタ4によってf波され、P波された信号はVO
OIIの位相制御電圧信号として負帰還する。そして、
vcollはこの位相制御電圧信号を入力すると、この
位相制御電圧信号に対応する周波数で発振信号を形成し
、この発振信号を位相比較回路3と出力端子14に伝送
する。なお、位相同期時の発振信号の発振周波数は基準
信号の基準周波数の整数砥となる。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a phase-locked oscillator. [Technical Background of the Invention] A conventional phase-locked oscillator has a configuration as shown in the block diagram shown in FIG. In this phase-locked oscillator, a voltage-controlled oscillator (hereinafter referred to as VCO) 11, a reference oscillation circuit 2, a phase comparator circuit 3, and a loop filter 4 constitute a phase-locked loop, and the output from vColl The oscillation signal and the reference signal sent from the reference oscillator 2 are input to a phase comparison circuit 3, which outputs a signal corresponding to the phase difference between these signals, and this signal is converted into an f-wave by a loop filter 4. The P-wave signal is VO
Negative feedback is provided as a phase control voltage signal of OII. and,
When vcoll receives this phase control voltage signal, it forms an oscillation signal at a frequency corresponding to this phase control voltage signal, and transmits this oscillation signal to the phase comparator circuit 3 and the output terminal 14. Note that the oscillation frequency of the oscillation signal during phase synchronization is an integer of the reference frequency of the reference signal.

この位相同期ループにおける同期保持範−囲ΔW11(
角周波数)、同期引き込み範囲ΔWL(角周波数)は位
相比較感度なにφ、vCOlの周波数制御感度をKv、
ループフィルタ4の伝達関数および利得をそれぞれに1
およびAとすると、ΔW]II!A@にφ11 K y Δwb=xシーΔWH となる。ここで、vaoliの発振信号周波数が何らか
の影響によって瞬時に同期保持範囲ΔWa外に変動して
しまった場合、すなわち発振信号周波数が位相同期周波
数fOを中心とする周波数範囲fO±Δf11(Δfm
−ΔW H/ 2π〕の外に変動すると、発振信号は位
相同期外れとなる。
Synchronization holding range ΔW11 (
angular frequency), the synchronization pull-in range ΔWL (angular frequency) is the phase comparison sensitivity φ, the frequency control sensitivity of vCOl is Kv,
The transfer function and gain of loop filter 4 are each set to 1.
and A, ΔW]II! A@ becomes φ11 K y Δwb=xcy ΔWH. Here, if the oscillation signal frequency of vaoli instantaneously fluctuates outside the synchronization holding range ΔWa due to some influence, that is, the oscillation signal frequency is within a frequency range fO±Δf11 (Δfm
−ΔWH/2π], the oscillation signal becomes out of phase lock.

このため、位相同期型発振器には位相同期型発振器れと
な−クた発振信号は掃引されることによって、同期引き
込み範囲lWL内、すなわち位相同期周波数fOを中心
とする周波数範囲fO±Δfb(Δf’f、:ΔW x
、/ 2π)の内に入るようにされていた。
Therefore, the phase-locked oscillator sweeps the oscillation signal that is different from the phase-locked oscillator, so that the phase-locked oscillator has a frequency range fO±Δfb (Δf 'f, :ΔW x
, /2π).

この掃引のための回路としてはループフィルタ4にこの
機能を持たせたものがある。このような回路ではループ
フィルタ4にアクティブフィルタを使用しており、位相
同期外れを生じるとアクティブフィルタに正帰還を掛け
て発振回路として動作させて信号を形成し、この信号を
送出して発振信号の掃引を行っている。他の掃引方法と
しては第7図に示すように掃引回路5を付加し、発振信
号の掃引を行うものがある。
As a circuit for this sweeping, there is a circuit in which the loop filter 4 is provided with this function. In such a circuit, an active filter is used as the loop filter 4, and when phase synchronization occurs, positive feedback is applied to the active filter to operate as an oscillation circuit to form a signal, and this signal is sent out to generate an oscillation signal. A sweep is being carried out. As another sweeping method, as shown in FIG. 7, there is a method in which a sweep circuit 5 is added to sweep the oscillation signal.

しかし、このように発振信号を掃引して再び位相同期を
はかる場合には掃引スピードが速すぎると、発振信号は
同期引き込み範囲ΔW+−内に入っても位相同期の状態
には戻らない。この位相同期を実現するための一般的な
掃引スピードの条件は掃引時におけるVOOの発振信号
周波数の変化率すなわち掃引スピードをΔW(2977
7秒)、位相同期ループの自然周波数をW(角周波数)
とすると、 2w< W /      ・・・・・・・・・ (1
)である。すなわち、式(1)を満たしていれば、発振
信号の同期引ぎ込みは行われることが知られている◎そ
こで、掃引スピードは上記の条件を満足するように設定
される。
However, when sweeping the oscillation signal to achieve phase synchronization again in this manner, if the sweep speed is too fast, the oscillation signal will not return to the phase synchronization state even if it falls within the synchronization pull-in range ΔW+-. The general sweep speed condition for realizing this phase synchronization is to set the rate of change of the VOO oscillation signal frequency during sweep, that is, the sweep speed, to ΔW (2977
7 seconds), and the natural frequency of the phase-locked loop is W (angular frequency).
Then, 2w<W/・・・・・・・・・(1
). That is, it is known that synchronous pull-in of the oscillation signal will be performed if formula (1) is satisfied. Therefore, the sweep speed is set so as to satisfy the above condition.

ところで、広い発振周波数可変範囲を有したVCOを用
いた位相同期回路はその周波数可変範囲内にある基準周
波数の整数倍毎の約波数のいずれにも位相同期する可能
性がある。第8図は広い発振局波数可変範囲を有したV
COの特性グラフ図であり、横軸はVCOの制御電圧を
示し、縦軸はVaOの発振周波数を示す。特性曲線Bが
示すように位相同期周波数fOは基準周波数fRの整数
倍毎に現われるので、vooの出力周波数範囲内に(n
−1)fu、nfi、(n+t)fRのように複数個の
位相同期同波数が生じてしまう。
By the way, a phase-locked circuit using a VCO having a wide variable oscillation frequency range may be phase-locked to any of the wave numbers of integral multiples of the reference frequency within the variable frequency range. Figure 8 shows a V with a wide oscillation station wave number variable range.
It is a characteristic graph diagram of CO, in which the horizontal axis shows the control voltage of the VCO, and the vertical axis shows the oscillation frequency of VaO. As characteristic curve B shows, the phase locking frequency fO appears at every integer multiple of the reference frequency fR, so within the output frequency range of voo (n
-1) A plurality of phase synchronized wave numbers such as fu, nfi, and (n+t)fR occur.

この場合、それぞれの位相同期周波数に対応するvco
位相位相制電1電圧n−’、vn、vn+”である。し
たがって、このような広い周波数可変範囲を有したVC
Oを用いた位相同期ループでは発振信号が希望の周波数
に位相同期しない場合がある。このため、第9図にブロ
ック図で示す他の従来の位相同期型発振器のようにルー
プフィルタ4とvaolの間に制限回路6を挿入し、こ
の制限回路6によってループフィルタ4から送出された
信号の制限を行い、vCOの周波数可変範囲を狭くしな
くてはならない@第10図はこの制限回路60回路図で
ある。ループフィルタ4から送出された信号は端子22
に印加される。この端子22に印加された信号電圧をW
INとし、端子21に印加李れた直流電圧Vccを抵抗
によって分圧した電圧をVRとし、それぞれの抵抗の値
をそれぞれR1e’t t Rs t R4とし、増幅
器20から送出され端子23に印加された信号電圧なY
ouTとすると となる。したがって、信号電圧VINが0からVまで変
化すると、信号電圧VOtlTはVRから(マ・U+V
R)まで変化する。このように信号電圧VIMの変化は
−に制限されることになる0この信号電圧vOσTは制
御電圧として第9図に示すVoolに印加される。また
、vcolの自走発振周波数は電圧VRによって決定さ
れる。
In this case, the vco corresponding to each phase locking frequency
Phase phase static electricity suppression 1 voltage n-', vn, vn+''. Therefore, a VC with such a wide frequency variable range
In a phase-locked loop using O, the oscillation signal may not be phase-locked to the desired frequency. For this reason, a limiting circuit 6 is inserted between the loop filter 4 and vaol as in other conventional phase-locked oscillators shown in the block diagram in FIG. It is necessary to limit the frequency range of vCO by narrowing the variable frequency range of vCO. Figure 10 is a circuit diagram of this limiting circuit 60. The signal sent out from the loop filter 4 is connected to the terminal 22.
is applied to The signal voltage applied to this terminal 22 is W
VR is the voltage obtained by dividing the DC voltage Vcc applied to the terminal 21 by a resistor, R1e't t Rs t R4 is the value of each resistor, and the voltage is sent from the amplifier 20 and applied to the terminal 23. signal voltage Y
If it is set as outT, then it becomes. Therefore, when the signal voltage VIN changes from 0 to V, the signal voltage VOtlT changes from VR to (Ma・U+V
R). In this way, the change in signal voltage VIM is limited to -0. This signal voltage vOσT is applied to Vool shown in FIG. 9 as a control voltage. Further, the free-running oscillation frequency of vcol is determined by the voltage VR.

第11図は第9図に示した位相同期型発振器におけるV
OOの特性グラフであり、横軸は位相制御電圧を示し、
縦軸は発振周波数を示し、線Aはvoolの特性を示す
。この位相同期ループでは位相制御電圧は制御電圧範囲
H)K限られるので、位相同期する発振信号は周波数n
・fRのみに限られる。
Figure 11 shows the V in the phase-locked oscillator shown in Figure 9.
This is a characteristic graph of OO, where the horizontal axis shows the phase control voltage,
The vertical axis shows the oscillation frequency, and line A shows the characteristics of vool. In this phase-locked loop, the phase control voltage is limited to the control voltage range H)K, so the phase-locked oscillation signal has a frequency n
・Limited to fR only.

また、位相同期ループに制限回路を設けた場合は発振信
号が同期保持範囲から外れたとき、ループフィルタ4か
ら送出される掃引信号も制限回路6により、主に縮少さ
れてvCOlに印加されるので、掃引時発振周波数の変
化率ΔWもムとなり前述の(1)式を十分満足し、同期
引込み範囲内における掃引時の引き込み動作も確実なも
のとなる。
In addition, when a limiting circuit is provided in the phase-locked loop, when the oscillation signal goes out of the synchronization holding range, the sweep signal sent from the loop filter 4 is also mainly reduced by the limiting circuit 6 and applied to vCOl. Therefore, the rate of change .DELTA.W of the oscillation frequency during sweep is also small, sufficiently satisfying the above-mentioned equation (1), and the pull-in operation during sweep within the synchronous pull-in range is also reliable.

〔背景技術の問題点〕[Problems with background technology]

上記第9図に示した回路では、位相同期回路において、
広い周波数可変範囲を持つVCOの位相制御電圧印加範
囲を制限することにより、vCOの周波数可変範囲を特
定の範囲に限定しているためv c ’o−の自走発振
周波数が例えば負荷変動、温度変化、電源電圧変化、軽
時変化等により大きく変化した場合に1位相同期回路と
して、位相制御電圧はこの制限範囲を越えてその変化に
追従することができないので位相同期はずれを生じる場
合があった。
In the circuit shown in FIG. 9 above, in the phase locked circuit,
By limiting the phase control voltage application range of the VCO, which has a wide frequency variable range, the frequency variable range of the vCO is limited to a specific range. As a single-phase synchronized circuit, when there is a large change due to a change in power supply voltage, a power supply voltage change, a light change, etc., the phase control voltage cannot follow the change beyond this limited range, so phase synchronization may occur. .

つまり周波数可変範囲の広いVCOを使用しているKも
かかわらず、位相同期特性を安定化するために、va’
o自体の周波数可変範囲を制限して使用しているため、
vo’oの自走周波数の大きな変動に対して位相同期は
ずれを起こしやすいという問題点があり、VCOの能力
を充分利用しているものにはなっていなかった。
In other words, even though a VCO with a wide frequency variable range is used, in order to stabilize the phase synchronization characteristics, va'
Since the frequency variable range of o itself is limited and used,
There is a problem in that phase synchronization tends to occur due to large fluctuations in the free-running frequency of the VO'O, and the VCO's capabilities are not fully utilized.

〔発明の目的〕[Purpose of the invention]

本発明は上述した欠点に鑑みてなされたもので、広い周
波数可変範囲を有したVaOの特性を十分に利用して、
動作条件の大きな変化に対しても安定な位相同期状態を
保持することので♂る位相同期型発振器を提供すること
を目的とするO 〔発明の概要〕 本発明では、発振信号を出力する電圧制御発振回路と、
基準信号を出力する基準発振回路と、前記発振信号と前
記基準信号との位相差に対応する信号を出力する位相比
較回路と、前記位相比較回路から出力された信号をろ波
するループフィルタと、前記ループフィルタによってP
波された信号を縮少した信号と制御電圧信号とを重畳し
て前記電圧制御発振回路に供給する制限回路とを少くと
も具えた位相同期型発振器において、該ループフィルタ
によってf波された信号の直流または低周波成分のみに
対応する信号を生成する制御回路を設け、この制御回路
の出力信号を前記制御電圧信号として前記制限回路に供
給するようにしている。
The present invention was made in view of the above-mentioned drawbacks, and takes full advantage of the characteristics of VaO, which has a wide frequency variable range.
An object of the present invention is to provide a phase-locked oscillator that can maintain a stable phase-locked state even under large changes in operating conditions. an oscillation circuit;
a reference oscillation circuit that outputs a reference signal, a phase comparison circuit that outputs a signal corresponding to a phase difference between the oscillation signal and the reference signal, and a loop filter that filters the signal output from the phase comparison circuit; P by the loop filter
In a phase-locked oscillator, the phase-locked oscillator includes at least a limiting circuit that superimposes a signal obtained by reducing the waveformed signal and a control voltage signal and supplies the resulting signal to the voltage-controlled oscillation circuit. A control circuit that generates a signal corresponding only to direct current or low frequency components is provided, and an output signal of this control circuit is supplied to the limiting circuit as the control voltage signal.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を添付図面を参照して詳細に説明
する◎ 第1図は本発明の位相同期型発振器の一実施例を示すブ
ロック図であり、第2図は第1図に示した位相同期型発
振器の一部分をさらに詳細に示したブロック図である。
Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. ◎ Figure 1 is a block diagram showing an embodiment of the phase synchronized oscillator of the present invention, and FIG. 2 is a block diagram showing a part of the phase-locked oscillator in more detail.

この実施例ではループフィルタ4から送出された信号を
低域通過フィルタ8と制限回路12に伝送しており、低
域通過フィルタ8はこの信号を入力すると、この信号か
ら低周波成分、直流成分のみを取り出した信号を形成し
、この信号を制御回路7に伝送する・制御回路7はこの
信号を入力すると、この信号電圧をiに縮少した信号と
、端子15に印加された直流電圧VCCを抵抗で分圧し
た電圧Vrとを重畳した信号を形成し、この信号を制限
回路12に入力する。制限回路12はこの信号とループ
フィルタ4からの信号を入力すると制御回路7からの信
号と、ループフィルタ4からの信号電圧を−に縮小した
信号とを重畳して位相制御電圧信号を形成する0この位
相制御電圧信号はvcolに伝送される。。voolは
この位相制御電圧信号により所期の周波数に位相同期し
ている。
In this embodiment, the signal sent out from the loop filter 4 is transmitted to the low-pass filter 8 and the limiting circuit 12. When the low-pass filter 8 receives this signal, it extracts only the low frequency component and the DC component from this signal. , and transmits this signal to the control circuit 7. When the control circuit 7 receives this signal, it reduces this signal voltage to i and converts it into a DC voltage VCC applied to the terminal 15. A signal is formed by superimposing the voltage Vr divided by the resistors, and this signal is input to the limiting circuit 12. When the limiting circuit 12 inputs this signal and the signal from the loop filter 4, it superimposes the signal from the control circuit 7 and a signal obtained by reducing the signal voltage from the loop filter 4 to -0 to form a phase control voltage signal. This phase control voltage signal is transmitted to vcol. . vool is phase-locked to the desired frequency by this phase control voltage signal.

この回路の効果としては、va’5の自走発振周波数の
緩慢な変化に追従して、VC′oの周波数可変範囲を制
御回路7の働きにより自動的に制御できる点にある。
The effect of this circuit is that the frequency variable range of VC'o can be automatically controlled by the function of the control circuit 7, following the slow change in the free-running oscillation frequency of va'5.

次に、この実施例の位相同期型発振回路の特性を説、明
する。
Next, the characteristics of the phase-locked oscillator circuit of this embodiment will be explained.

第3図はこの実施例の位相同期ループの特性を示すグラ
フであり、縦軸はVaOの発振周波数を示し、横軸はV
aOの位相制御電圧を示す0線Aは初期状態のVaOの
特性を示しており、周波数可変範囲の広いycolを希
望周波数fOに位相同期させるために、前述の制限回路
12により、位相制御電圧印加範囲をvlからV!の間
として、vcolの周波数可変範囲をf、からf。
FIG. 3 is a graph showing the characteristics of the phase-locked loop of this embodiment, where the vertical axis shows the oscillation frequency of VaO, and the horizontal axis shows the V
The 0 line A indicating the phase control voltage of aO indicates the characteristics of VaO in the initial state, and in order to phase-synchronize ycol, which has a wide frequency variable range, with the desired frequency fO, the phase control voltage is applied by the above-mentioned limiting circuit 12. Range from vl to v! The frequency variable range of vcol is defined as between f and f.

(fz < fo < ’* ) K設定していると゛
する◎またこの時の位相同期周波数foを与える位相制
御電圧をvoであるとする0 ここで、負荷変動、温度変化、電源電圧変化、経時変化
などによりva61の自走発振周波数がゆっくりと変化
したとすると、これにともなりて線Aは線ムまでゆっく
りと変化する。このとき、位相比較回路3から出力され
た信号の直流成分、低周波成分はループフィルタ4、低
域通過フィルタ8を介して制御回路7に伝送され、制#
回路7はこれに対応した信号を形成し、さらに、制限回
路12はこの信号に対応する位相制御電圧信号を形成す
るので、このために位相制御電圧範囲は電圧vO′を中
心としたvl′からy、/まで変化することになる。
(fz < fo <'*) If K is set, ◎ Also, let vo be the phase control voltage that gives the phase locking frequency fo at this time 0 Here, load fluctuation, temperature change, power supply voltage change, time elapsed If the free-running oscillation frequency of va61 changes slowly due to a change or the like, line A will slowly change to line m accordingly. At this time, the DC component and low frequency component of the signal output from the phase comparator circuit 3 are transmitted to the control circuit 7 via the loop filter 4 and the low pass filter 8.
The circuit 7 forms a signal corresponding to this, and the limiting circuit 12 also forms a phase control voltage signal corresponding to this signal, so that for this purpose the phase control voltage range extends from vl' centered on the voltage vO'. It will change up to y, /.

したがって位相制御電圧が大きく変化しても、位相制御
電圧印加範囲も、その変化に追従して変化するので位相
同期はずれが生じることはない。このように位相制御電
圧は特定の範囲だけに限られるものでなく、vcolの
能力を充分に生かせるほどに広く変化する。
Therefore, even if the phase control voltage changes significantly, the phase control voltage application range also changes to follow the change, so no phase synchronization occurs. In this way, the phase control voltage is not limited to a specific range, but varies widely enough to take full advantage of the capabilities of vcol.

また、この実施例の位相同期型発振器ではVoolの周
波数可変範囲内であれば、基準発振器2の基準周波数を
変化することにより、所望の位相同期周波数を容易に得
ることができる。この場合は制御回路7の電圧Vrを調
整して位相i!FIJ呻庫圧範囲を設定すればよ(、W
ooの機械的調整は不要であり、可変周波数範囲を十分
広くとれるVaOが一種類だけあれば対応することがで
きるという有利な面もあわせ持っている。
Further, in the phase-locked oscillator of this embodiment, a desired phase-locked frequency can be easily obtained by changing the reference frequency of the reference oscillator 2 as long as it is within the variable frequency range of Vool. In this case, the voltage Vr of the control circuit 7 is adjusted so that the phase i! Just set the FIJ chamber pressure range (,W
It also has the advantage that there is no need for mechanical adjustment of oo, and that only one type of VaO that can provide a sufficiently wide variable frequency range can be used.

第4図は本発明の位相同期型発振器の他の実施例を示し
ており、ループフィルタ4から送出された信号を制限回
路12とコンパレータ9とに伝送しコンパレータ9はこ
の信号を入力すると、この信号の直流成分、低周波成分
の電圧が所定の比較電圧値を越えたかどうかの比較を行
い、この比較結果に対応する信号を出力する。
FIG. 4 shows another embodiment of the phase-locked oscillator of the present invention, in which the signal sent out from the loop filter 4 is transmitted to the limiting circuit 12 and the comparator 9, and when the comparator 9 receives this signal, A comparison is made to determine whether the voltages of the DC component and low frequency component of the signal exceed a predetermined comparison voltage value, and a signal corresponding to the comparison result is output.

このコンパレータ9における比較される入力信号成分の
電圧と出力電圧との関係を第5図のグラフに示す・この
グラフでは横軸に入力信号成分電圧を示し、縦軸に出力
電圧を示しており、線りは入力信号成分電圧と出力電圧
との関係を示している。すなわち、出力電圧は入力信号
成分電圧が比較電圧vRIF、以下になると電圧7OU
TからvOUTlにステップ的に変化し、また、入力信
号成分電圧が比較電圧VR1F、以上になると、電圧V
OI)TからVOUT、に変化する。このコンパレータ
9から出力された信号は平滑回路1oに伝送される。平
滑回路10はこの信号を入力すると、この信号の急激な
変化を抑えた信号を形成する◎これはvcolに印加す
る位相制御電圧信号に急激な変化を生じると同期外れの
原因になるからである。平滑回路10から出力された信
号は制限回路12に入力される・制限回路12はこの信
号を入力すると、この信号と、ループフィルり4より出
力される電圧信号を−にした信号とを重畳して位相制御
電圧信号を形成し、この位相制御電圧信号をvaolに
出力する。この場合、自走発振周波数のゆっくりとした
変化に対応して位相制御電圧範囲がステップ的に変化す
ることになり、このために、前述の第1の実施例と同様
にvcolの動作条件の変化に広く対応した位相同期発
振信号を形成することができる。また、この実施例でも
、基準周波数の変更と、コンパレータ9の比較電圧の変
更により、位相同期周波数を簡単に変更することができ
る。
The relationship between the voltage of the input signal component to be compared and the output voltage in this comparator 9 is shown in the graph of FIG. 5. In this graph, the horizontal axis shows the input signal component voltage, and the vertical axis shows the output voltage. The lines indicate the relationship between the input signal component voltage and the output voltage. In other words, the output voltage becomes 7OU when the input signal component voltage becomes less than the comparison voltage vRIF.
T to vOUTl in a stepwise manner, and when the input signal component voltage exceeds the comparison voltage VR1F, the voltage V
OI) changes from T to VOUT. The signal output from this comparator 9 is transmitted to the smoothing circuit 1o. When the smoothing circuit 10 receives this signal, it forms a signal that suppresses sudden changes in this signal. This is because if a sudden change occurs in the phase control voltage signal applied to vcol, it will cause synchronization. . The signal output from the smoothing circuit 10 is input to the limiting circuit 12. When the limiting circuit 12 receives this signal, it superimposes this signal with a negative voltage signal output from the loop filter 4. to form a phase control voltage signal, and output this phase control voltage signal to vaol. In this case, the phase control voltage range changes stepwise in response to a slow change in the free-running oscillation frequency, and therefore, as in the first embodiment described above, changes in the operating conditions of vcol occur. It is possible to form a phase-locked oscillation signal that widely corresponds to the following. Further, in this embodiment as well, the phase synchronization frequency can be easily changed by changing the reference frequency and the comparison voltage of the comparator 9.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、掃引周波数を制御
するループ電圧信号の低周波成分信号を制限回路の制御
電圧信号とすることによりVaOの位相制御flll電
圧印加範因をvOOの特性の変化に追従して自動的に変
化させることができるので、負荷変動、温度変化、電源
電圧変動、経時変化などによりループ電圧信号が大幅に
変化したとしても安定した位相同期状態を保持しうる位
相同期型発振器を実現できる。
As explained above, according to the present invention, by using the low frequency component signal of the loop voltage signal that controls the sweep frequency as the control voltage signal of the limiting circuit, the voltage application range for phase control of VaO can be changed by changing the characteristics of vOO. A phase-locked type that can maintain a stable phase synchronization state even if the loop voltage signal changes significantly due to load fluctuations, temperature changes, power supply voltage fluctuations, changes over time, etc. An oscillator can be realized.

また、1つのVaOのみを用いて、複数種の位相同期周
波数を該WOOの周波数可変範囲内圧おいて設定しうる
ので、vooの量産化と低価格をはかることができる@
In addition, since multiple types of phase synchronization frequencies can be set within the frequency variable range of the WOO using only one VaO, it is possible to mass-produce voo and reduce the price.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の位相同期型発振器の一実施例を示すブ
ロック図、第2図は第1図に示した本発明の実施例の部
分の一回路例を詳細に示したブロック図、第3図は第1
図に示した本発明の実施例における位相同期ループの特
性グラフ、第4図は本発明の位相同期型発振器の他の実
施例を示すブロック図、第5図は第4図に示したコンパ
レータ回路9の動作を説明するための特性グラフ、第6
図、第7図は従来の位相同期型発振器を示すブロック図
、第8図は第6図、第7図に示した従来の位相同期型発
振器における電圧制御型発振回路の特性グラフ、m9図
は他の従来の位相同期型発振器のブロック図、第10図
は第9図に示した従来の位相同期型発振器の部分図、第
11図は第9図に示した従来の位相同期型発振器におけ
る電圧制御型発振回路の特性グラフである。 1、11 ・・・電圧制御発振回路、2・・・基準発振
回路、3・・・位相比較回路、4・・・ループフィルタ
、訃・・掃引回路、6・・・制限回路、7・・・開側1
回路、8・・・低域通過フィルタ、9・・・コンパレー
タ、10・・・平滑回路、12・・・制限回路、14 
、15・・・端子、加・・・増幅器、2] 、 22 
、23・・・端子。 代理人弁理士 則近憲佑(ほか格) 第3図 第4図 4      J □コ〉ハ0レータ入カ値号成分@匝 第6図 第7図 第8図 。 vn−+      l/n       vn◆1−
VCOTillmlIff 第9図 第11図 1/n−12/nl/n++
FIG. 1 is a block diagram showing an embodiment of the phase-locked oscillator of the present invention, FIG. 2 is a block diagram showing in detail an example of a circuit of the embodiment of the present invention shown in FIG. Figure 3 is the first
4 is a block diagram showing another embodiment of the phase-locked oscillator of the present invention, and FIG. 5 is a comparator circuit shown in FIG. 4. Characteristic graph for explaining the operation of No. 9, No. 6
Fig. 7 is a block diagram showing a conventional phase-locked oscillator, Fig. 8 is a characteristic graph of the voltage-controlled oscillator circuit in the conventional phase-locked oscillator shown in Figs. A block diagram of another conventional phase-locked oscillator, FIG. 10 is a partial diagram of the conventional phase-locked oscillator shown in FIG. 9, and FIG. 11 shows the voltage in the conventional phase-locked oscillator shown in FIG. It is a characteristic graph of a controlled oscillation circuit. 1, 11...Voltage controlled oscillation circuit, 2...Reference oscillation circuit, 3...Phase comparison circuit, 4...Loop filter,...Sweep circuit, 6...Limiting circuit, 7...・Open side 1
Circuit, 8...Low pass filter, 9...Comparator, 10...Smoothing circuit, 12...Limiting circuit, 14
, 15...terminal, adder...amplifier, 2], 22
, 23...terminal. Representative Patent Attorney Kensuke Norichika (and others) Figure 3 Figure 4 Figure 4 J □ 〉ha 0 Rator Input Signal Component @ Figure 6 Figure 7 Figure 8. vn-+ l/n vn◆1-
VCOTillmlIff Figure 9 Figure 11 1/n-12/nl/n++

Claims (1)

【特許請求の範囲】[Claims] 発振信号を出力する電圧制御発振回路と、基準信号を出
力する基準発振回路と、前記発振信号と前記基準信号と
の位相差に対応する信号を出力する位相比較回路と、前
記位相比較回路から出力された信号をろ波するループフ
ィルタと、前記ループフィルタによってろ波された信号
を縮少した信号と制御電圧信号とを重畳して前記電圧制
御発振回路に供給する制限回路とを少くとも具えた位相
同期型発振器において、該ループフィルタによってろ波
された信号の直流または低周波成分のみに対応する信号
を生成する制御回路を設け、この制御回路の出力を前記
制御電圧信号として前記制限回路に供給することを特徴
とする位相同期産発振器。
a voltage controlled oscillation circuit that outputs an oscillation signal, a reference oscillation circuit that outputs a reference signal, a phase comparison circuit that outputs a signal corresponding to a phase difference between the oscillation signal and the reference signal, and an output from the phase comparison circuit. and a limiting circuit that superimposes a signal obtained by reducing the signal filtered by the loop filter and a control voltage signal and supplies the superimposed signal to the voltage controlled oscillation circuit. In the phase-locked oscillator, a control circuit is provided that generates a signal corresponding only to the direct current or low frequency component of the signal filtered by the loop filter, and the output of this control circuit is supplied as the control voltage signal to the limiting circuit. A phase-locked production oscillator characterized by:
JP59133313A 1984-06-29 1984-06-29 Phase locked oscillator Pending JPS6113818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59133313A JPS6113818A (en) 1984-06-29 1984-06-29 Phase locked oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59133313A JPS6113818A (en) 1984-06-29 1984-06-29 Phase locked oscillator

Publications (1)

Publication Number Publication Date
JPS6113818A true JPS6113818A (en) 1986-01-22

Family

ID=15101757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59133313A Pending JPS6113818A (en) 1984-06-29 1984-06-29 Phase locked oscillator

Country Status (1)

Country Link
JP (1) JPS6113818A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741406B2 (en) 2000-06-06 2004-05-25 Sharp Kabushiki Kaisha Objective lens, optical pickup-device equipped with same and assembling method of same
US7403464B2 (en) 2001-02-14 2008-07-22 Sony Corporation Lens and combination lens

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741406B2 (en) 2000-06-06 2004-05-25 Sharp Kabushiki Kaisha Objective lens, optical pickup-device equipped with same and assembling method of same
US7403464B2 (en) 2001-02-14 2008-07-22 Sony Corporation Lens and combination lens

Similar Documents

Publication Publication Date Title
JP4094851B2 (en) PLL circuit
US4835481A (en) Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency
US6137368A (en) Frequency synthesizer with constant loop characteristics
JPH1084278A (en) Pll circuit
US7634038B1 (en) Wideband phase-locked loop with adaptive frequency response that tracks a reference
JPS6113818A (en) Phase locked oscillator
EP0695479B1 (en) A phase lock loop with error measurement and correction in alternate periods
US4389621A (en) Phase locked loop stabilized against temperature and voltage variations
JPS58131820A (en) Phase locked loop circuit
JP3712141B2 (en) Phase-locked loop device
JPH02305024A (en) Phase locked loop circuit
JPH07147538A (en) Pll circuit
JP2001230670A (en) Pll oscillation circuit
JP2798702B2 (en) Phase locked loop
JPS5938759Y2 (en) phase locked circuit
KR940011376B1 (en) Carrier frequency automatic control circuit for vtr
JPH0787368B2 (en) Externally controlled atomic oscillator
JP2592675B2 (en) Phase locked loop circuit adjustment method
JPS63245127A (en) Phase locked loop system
JP2860177B2 (en) Phase locked loop
JP3564424B2 (en) PLL circuit
JP2859037B2 (en) Double PLL circuit
JPH09130239A (en) Pll circuit device
JPS60142624A (en) Pll circuit
JPH08251019A (en) Pll circuit