JPS63244884A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS63244884A
JPS63244884A JP7916287A JP7916287A JPS63244884A JP S63244884 A JPS63244884 A JP S63244884A JP 7916287 A JP7916287 A JP 7916287A JP 7916287 A JP7916287 A JP 7916287A JP S63244884 A JPS63244884 A JP S63244884A
Authority
JP
Japan
Prior art keywords
film
gate electrode
polysilicon
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7916287A
Other languages
Japanese (ja)
Inventor
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7916287A priority Critical patent/JPS63244884A/en
Publication of JPS63244884A publication Critical patent/JPS63244884A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form an electrode onto a shallow impurity diffusion region in low concentration, and to obtain a semiconductor device having LDD structure capable of stably maintaining characteristics by selectively depositing high melting-point metallic films onto the top face and side face of a gate electrode consisting of polysilicon. CONSTITUTION:The surface of a P-type silicon substrate 11 is thermally oxidized to shape a gate oxide film 12, and a polysilicon film 13 is deposited onto the oxide film 12 through a decompression CVD method. Arsenic ions are implanted, using the etched polysilicon film 13 as a mask to form an N<-> region 14. A W film 15 is deposited under decompression by employing the mixed gas of WF6 and H2. The W film 15 is deposited only onto the top face and side face of the film 13 through selective CVD at that time. Arsenic ions are implanted again, using the film 15 as a mask to shape an N<+> region 16. The surface of the W film 15 is exposed to a nitrogen atmosphere to form a tungsten nitride film 18. A thick gate oxide film 19 is shaped onto the N<+> and N<-> regions through oxidation in an oxidizing atmosphere, and the thickness of the oxide film in an edge region in the gate insulating film is also thickened. A wiring is formed, and a protective film is deposited.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置およびその製造方法に関するもので
、特にLDD構造を有する半導体装置の製造に使用され
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device and a method for manufacturing the same, and is particularly used for manufacturing a semiconductor device having an LDD structure.

(従来の技術) 近年の半導体装置の高密度化に伴い、微細トランジスタ
のホットエレクトロンなどに対する信頼性を向上させる
ために通常のドレインの他に浅く濃度の低いドレインを
有するLDD (L i gh tly  Doped
  Drain)構造のトランジスタが用いられること
が多くなっている。
(Prior Art) With the recent increase in the density of semiconductor devices, in order to improve the reliability of fine transistors against hot electrons, LDDs (LDDs) having shallow and low concentration drains in addition to normal drains have been developed.
Transistors with a drain structure are increasingly being used.

このようなLDD構造のトランジスタを素子断面図であ
る第2図を参照して説明する。
A transistor having such an LDD structure will be explained with reference to FIG. 2, which is a cross-sectional view of the device.

半導体基板1の表面にゲート酸化膜2が形成され、その
上にリンやヒ素がドープされたポリシリコン膜3が堆積
されており、このポリシリコン膜3は所望のゲートパタ
ーンにエツチングされている。このバターニングされた
ポリシリコン膜3をマスクとして半導体基板1中にヒ素
を浅くイオン注入し、n−領域4が形成されている。ま
た、ポリシリコン膜3の側壁には略扇形のスペーサ5が
形成されている。このスペーサは全面にポリシリコンを
堆積してリンやヒ素をドープし、その後CVD法で酸化
膜を全面堆積してRIE技術で前記酸化膜をエッチバッ
クすることにより形成することができる。さらに、スペ
ーサ5の外側の半導体基板1中にはスペーサをマスクと
してヒ素を高濃度で深くイオン注入して得られたn 領
域を有している。
A gate oxide film 2 is formed on the surface of a semiconductor substrate 1, and a polysilicon film 3 doped with phosphorus or arsenic is deposited thereon, and this polysilicon film 3 is etched into a desired gate pattern. Using this patterned polysilicon film 3 as a mask, arsenic ions are shallowly implanted into the semiconductor substrate 1 to form an n- region 4. Further, a substantially fan-shaped spacer 5 is formed on the side wall of the polysilicon film 3. This spacer can be formed by depositing polysilicon over the entire surface and doping it with phosphorus or arsenic, then depositing an oxide film over the entire surface using the CVD method, and etching back the oxide film using the RIE technology. Furthermore, the semiconductor substrate 1 outside the spacer 5 has an n region obtained by deeply ion-implanting arsenic at a high concentration using the spacer as a mask.

しかしながら、従来のLDD構造のトランジスタはn″
″領域4上に酸化膜で作られたスペーサが存在しており
、ゲート電極は特に設けられていないため、トランジス
タの長期信頼性テストを行うとトランジスタ特性の変化
を招きやすい。
However, the conventional LDD structure transistor is n″
Since there is a spacer made of an oxide film on the ``region 4'' and no particular gate electrode is provided, the transistor characteristics tend to change when a long-term reliability test is performed on the transistor.

(発明が解決しようとする問題点) このように従来のLDD構造の半導体装置では、浅いド
レインの1tlalができないため、トランジスタの特
性を長期に亙って維持することは困難であるという開運
がある。
(Problems to be Solved by the Invention) As described above, in conventional LDD structure semiconductor devices, it is difficult to maintain transistor characteristics over a long period of time because shallow drain 1tlal cannot be achieved. .

本発明はこのような問題を解決するためなされたもので
、特性を安定的に維持することが可能なLDD構造の半
導体装置およびその製造方法を提供することを目的とす
る。
The present invention was made to solve such problems, and an object of the present invention is to provide a semiconductor device with an LDD structure that can stably maintain characteristics, and a method for manufacturing the same.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 本発明にかかる半導体装置によれば、半導体基板上の所
定領域に絶縁膜を介して形成さ幻た第1のゲート電極と
、この第1のゲート電極の側方の半導体基板内に形成さ
れた浅くかつ濃度の低い第1の不純物拡散領域と、第1
のゲート電極の上面および側壁に選択的に設けられた第
2のゲート電極と、この第2のゲート電極の側方の半導
体基板内に形成された深くかつ濃度の高い第2の不純物
拡散領域とを備えたことを特徴としている。
(Means for Solving the Problems) According to the semiconductor device according to the present invention, a first gate electrode formed on a predetermined region on a semiconductor substrate via an insulating film, and a a first shallow and low concentration impurity diffusion region formed in a lateral semiconductor substrate;
a second gate electrode selectively provided on the top surface and sidewalls of the gate electrode, and a deep and highly concentrated second impurity diffusion region formed in the semiconductor substrate on the side of the second gate electrode. It is characterized by having the following.

また、本発明にかかる半導体装置の製造方法によれば、
半導体基板上に絶縁膜を形成する工程と、この絶縁膜上
にポリシリコン膜を堆積する工程と、このポリシリコン
膜に不純物をドープし、これを所望のゲートパターンに
エツチングする工程と、ポリシリコンパターンをマスク
に半導体基板内に低濃度で浅くイオン注入をする工程と
、ポリシリコンパターンの上面および側面に高融点金属
膜を選択的に堆積させる工程と、この高融点金属膜をマ
スクに半導体基板内に高濃度で深くイオン注入をする工
程と、高融点金属膜の表面の耐酸化性を増加させる工程
と、酸化を行ってゲート絶縁膜のエツジ領域の厚みを増
加させる工程を備えたことを特徴とし、ている。
Further, according to the method for manufacturing a semiconductor device according to the present invention,
A process of forming an insulating film on a semiconductor substrate, a process of depositing a polysilicon film on this insulating film, a process of doping this polysilicon film with impurities and etching it into a desired gate pattern, and a process of etching the polysilicon film into a desired gate pattern. A process of shallowly implanting ions at a low concentration into the semiconductor substrate using the pattern as a mask, a process of selectively depositing a high melting point metal film on the top and side surfaces of the polysilicon pattern, and a process of implanting ions into the semiconductor substrate using the high melting point metal film as a mask. The process includes a process of deeply implanting ions at a high concentration into the film, a process of increasing the oxidation resistance of the surface of the high-melting point metal film, and a process of increasing the thickness of the edge region of the gate insulating film by oxidizing. It is characterized by:

(作 用) このようにして形成された本発明にかかる半導体装置で
は浅く濃度の低い不純物拡散領域上に電極が形成されて
いるのでこの領域についても電流制御が可能となるので
長期に亙って安定した特性を維持できる。
(Function) In the semiconductor device according to the present invention formed in this way, since the electrode is formed on the shallow and low concentration impurity diffusion region, current control is also possible in this region, so that it can be used for a long period of time. Can maintain stable characteristics.

また、本発明にかかる半導体装置の製造方法によればポ
リシリコンのゲート電極の上面および側面に高融点金属
膜を選択的に堆積させているので、上記半導体装置を安
定的に製造することが可能となる。
Furthermore, according to the method for manufacturing a semiconductor device according to the present invention, a high melting point metal film is selectively deposited on the top and side surfaces of the polysilicon gate electrode, so the semiconductor device described above can be manufactured stably. becomes.

(実施例) 以下、図面を参照して本発明の実施例を詳細に説明する
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明にかかる半導体装置の製造工程を示す工
程別素子断面図である。
FIG. 1 is a cross-sectional view of each element showing the manufacturing process of a semiconductor device according to the present invention.

第1図(c)または第1図(d)は本発明にかかる半導
体装置を示すもので、半導体基板11の上面に形成され
たゲート電極13の側方の半導体基板11内に形成され
た浅く濃度の低い第1の不純物拡散領域14と、ゲート
電極13の上面および側壁に形成されたタングステンで
なる第2のゲートff電極15の側方の半導体基板11
内に形成された深く濃度の高い第2の不純物拡散領域1
6とを冑する構成となっている。
FIG. 1(c) or FIG. 1(d) shows a semiconductor device according to the present invention, in which a shallow groove is formed in the semiconductor substrate 11 on the side of a gate electrode 13 formed on the upper surface of the semiconductor substrate 11. The semiconductor substrate 11 on the side of the first impurity diffusion region 14 with a low concentration and the second gate ff electrode 15 made of tungsten formed on the upper surface and sidewalls of the gate electrode 13.
A deep and highly concentrated second impurity diffusion region 1 formed within the
6.

したがって、浅く濃度の低い第1の不純物拡散領域上に
もゲート電極が存在しているためこの領域における電流
制御が可能となり、より安定した特性を有する半導体装
置を得ることができる。
Therefore, since the gate electrode exists also on the first impurity diffusion region which is shallow and has a low concentration, current control in this region becomes possible, and a semiconductor device having more stable characteristics can be obtained.

次に、第1図を参照して本発明にかかる半導体装置の製
造方法を説明する。
Next, a method for manufacturing a semiconductor device according to the present invention will be explained with reference to FIG.

まず、p型シリコン基板11の表面を熱酸化して厚さ1
50Aのゲート酸化膜12を形成し、その酸化膜上にポ
リシリコン膜を150OAの厚さで減圧CVD法により
堆積する。このポリシリコンにはヒ素をドープして低抵
抗化する。しかる後に所定のゲートパターンにしたがっ
てフォトレジ、ストをパターニングし、これをマスクと
してポリシリコン膜をエツチングする。次にフォトレジ
ストパターンとともにエツチングされたポリシリコン膜
13をマスクにしてヒ素をイオン注入し、n−領域14
を形成する。このとき、n″″領 域14」二のゲート
酸化膜17はエツチングや洗浄の過程で薄くなっている
(第1図(a))。
First, the surface of the p-type silicon substrate 11 is thermally oxidized to a thickness of 1
A gate oxide film 12 of 50A is formed, and a polysilicon film is deposited on the oxide film to a thickness of 150A by low pressure CVD. This polysilicon is doped with arsenic to lower its resistance. Thereafter, the photoresist is patterned according to a predetermined gate pattern, and the polysilicon film is etched using this as a mask. Next, using the etched polysilicon film 13 together with the photoresist pattern as a mask, arsenic ions are implanted into the n- region 14.
form. At this time, the gate oxide film 17 in the n'''' region 14'' has become thinner during the etching and cleaning process (FIG. 1(a)).

次に、フッ化タングステン(WF6)と水素(H2)の
混合ガス(混合比率 WF6/H2−1/60)を用い
、0.2Torrの減圧下で基板温度550℃でタング
ステン膜を約2000Aの厚さで堆積させる。このとき
、ポリシリコン上にのみ堆積がおこり、酸化膜上には堆
積しないいわゆる選択CVDとなり、ポリシリコン膜1
3のの上面と側面にのみタングステン15が堆積する。
Next, using a mixed gas of tungsten fluoride (WF6) and hydrogen (H2) (mixing ratio WF6/H2-1/60), a tungsten film was formed to a thickness of about 2000A at a substrate temperature of 550℃ under a reduced pressure of 0.2Torr. Deposit it at a distance. At this time, deposition occurs only on the polysilicon and does not deposit on the oxide film, resulting in so-called selective CVD, and the polysilicon film 1
Tungsten 15 is deposited only on the top and side surfaces of 3.

このタングステンl1i15をマスクにヒ素を再度イオ
ン注入するとn 領域16が形成される。このときのイ
オン注入は不純物拡散領域14を形成するときよりも高
エネルギー、高ドーズ量で行われるので、n+領域16
はn−領域14よりも高濃度で深くなっている(第1図
(b))。
By again implanting arsenic ions using this tungsten l1i15 as a mask, an n region 16 is formed. Since the ion implantation at this time is performed at a higher energy and higher dose than when forming the impurity diffusion region 14, the n+ region 16
has a higher concentration and is deeper than the n- region 14 (FIG. 1(b)).

これでLDD構造のトランジスタは基本的にはできだの
であるが、このままでは前述したようにゲート酸化膜1
7が薄くなっており、特にエツジ部で電気的耐圧が劣化
し破壊することがある。これを防止するため酸化工程を
追加してエツジ部の酸化膜厚を厚くすることが有効であ
る。しがし、タングステンは酸化性雰囲気にさらすと異
常酸化を起こしたりはがれたりするため、まずタングス
テン膜15の表面を800℃の窒素雰囲気中にさらすこ
とにより窒化タングステン膜18を形成する(第1図(
C))。
With this, the LDD structure transistor is basically completed, but as mentioned above, the gate oxide film 1
7 is thin, and the electrical withstand voltage deteriorates particularly at the edges, which may lead to breakage. To prevent this, it is effective to add an oxidation step to increase the thickness of the oxide film at the edge. However, since tungsten undergoes abnormal oxidation or peels off when exposed to an oxidizing atmosphere, the surface of the tungsten film 15 is first exposed to a nitrogen atmosphere at 800°C to form a tungsten nitride film 18 (see Fig. 1). (
C)).

次に900℃の酸化性雰囲気で酸化を行い、n および
n−領域上に厚いゲート酸化膜19を形成し、ゲート絶
縁膜のエツジ領域の酸化膜厚も厚くする。(第1図(d
))。
Next, oxidation is performed in an oxidizing atmosphere at 900 DEG C. to form a thick gate oxide film 19 on the n and n- regions, and also increase the thickness of the oxide film in the edge region of the gate insulating film. (Figure 1(d)
)).

その後、層間絶縁膜の堆積、コンタクトホールの形成、
配線の形成、保護膜の堆積等を行って半導体装置が完成
する。
After that, the interlayer insulating film is deposited, contact holes are formed,
The semiconductor device is completed by forming wiring, depositing a protective film, etc.

このようにして得られた半導体装置では二重のゲート電
極により安定した特性を長く維持することができるとと
もに、能動領域での半導体基板表面の絶縁膜が十分に厚
くなっているので、ゲート電極のエツジ部で耐圧劣化等
が起こりにくい。
In the semiconductor device obtained in this way, stable characteristics can be maintained for a long time due to the double gate electrode, and since the insulating film on the surface of the semiconductor substrate in the active region is sufficiently thick, the gate electrode Pressure deterioration is less likely to occur at the edges.

以上の実施例ではタングステンの耐酸化性を向上させる
のに窒化を行ったが炭化でも同様の効果を発揮すること
ができる。
In the above embodiments, nitriding was used to improve the oxidation resistance of tungsten, but carbonization can also have the same effect.

また、これら窒化または炭化処理時に窒素または炭素の
プラズマを用いて処理温度や処理時間を軽減させること
も可能である。
Furthermore, it is also possible to reduce the processing temperature and processing time by using nitrogen or carbon plasma during these nitriding or carbonizing treatments.

さらに、上記実施例ではポリシリコンゲート電極の周囲
に形成される第2のゲート電極材料としてタングステン
を使用しているが、選択CVD法が可能な他の高融点金
属であってもよい。
Furthermore, although tungsten is used as the second gate electrode material formed around the polysilicon gate electrode in the above embodiment, other high melting point metals that can be subjected to selective CVD may be used.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明にかかる半導体装置によれば、浅く
濃度の低い第1の不純物拡散領域上にもゲート電極がイ
j在しているためこの領域における電流制御が可能とな
り、安定した特性を得ることができる。また、不純物拡
散領域上のゲート酸化膜を厚くしているのでトランジス
タの信頼性が大幅に向上させることができる。
As described above, according to the semiconductor device according to the present invention, since the gate electrode is also present on the shallow and low concentration first impurity diffusion region, current control in this region is possible, and stable characteristics can be maintained. Obtainable. Furthermore, since the gate oxide film on the impurity diffusion region is thickened, the reliability of the transistor can be greatly improved.

また本発明にかかる半導体装置の製造方法によれば、こ
のような優れた特徴を有する半導体装置をきわめて安定
に製造することができる。
Further, according to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device having such excellent characteristics can be manufactured extremely stably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかる半導体装置およびその製造方法
を示す工程別素子断面図、第2図は従来のLDD構造の
半導体装置を示す素子断面図である。 1.11・・・半導体基板、2.12・・・ゲート酸化
膜、3,13・・・ポリシリコン、4,14・・・n−
領域、5・・・スペーサ、6,16・・・n 領域、1
5・・・タングステン膜、17・・・薄くなったゲート
酸化膜、18・・・耐酸化性膜、19・・・酸化膜。 出願人代理人  佐  藤  −雄 躬 1 図
FIG. 1 is a cross-sectional view of a semiconductor device according to the present invention and a method for manufacturing the same, and FIG. 2 is a cross-sectional view of a semiconductor device having a conventional LDD structure. 1.11...Semiconductor substrate, 2.12...Gate oxide film, 3,13...Polysilicon, 4,14...n-
Area, 5... Spacer, 6, 16...n Area, 1
5... Tungsten film, 17... Thinned gate oxide film, 18... Oxidation resistant film, 19... Oxide film. Applicant's agent Yumi Sato 1 Figure

Claims (1)

【特許請求の範囲】 1、半導体基板上の所定領域に絶縁膜を介して形成され
た第1のゲート電極と、 この第1のゲート電極の側方の前記半導体基板内に形成
された浅くかつ濃度の低い第1の不純物拡散領域と、 前記第1のゲート電極の上面および側壁に選択的に設け
られた第2のゲート電極と、 この第2のゲート電極の側方の前記半導体基板内に形成
された深くかつ濃度の高い第2の不純物拡散領域とを備
えた半導体装置。 2、第2のゲート電極の表面が耐酸化性被膜で覆われて
いることを特徴とする特許請求の範囲第1項記載の半導
体装置。 3、第1のゲート電極が不純物をドープしたポリシリコ
ンであり、第2のゲート電極がポリシリコン表面に選択
的に堆積可能な高融点金属である特許請求の範囲第1項
または第2項記載の半導体装置。 4、半導体基板上にゲート絶縁膜を形成する工程と、こ
の絶縁膜上にポリシリコン膜を堆積する工程と、 前記ポリシリコン膜に不純物をドープし、これを所望の
ゲートパターンにエッチングする工程と、前記ポリシリ
コンパターンをマスクに前記半導体基板内に低濃度で浅
くイオン注入をする工程と、前記ポリシリコンパターン
の上面および側面に高融点金属膜を選択的に堆積させる
工程と、前記高融点金属膜をマスクに前記半導体基板内
に高濃度で深くイオン注入をする工程と、 前記高融点金属膜の表面の耐酸化性を増加させる工程と
、 酸化を行って前記ゲート絶縁膜のエッジ領域の厚みを増
加させる工程を備えた半導体装置の製造方法。 5、高融点金属膜の表面の耐酸化性を増加させる工程が
窒化または炭化である特許請求の範囲第4項記載の半導
体装置の製造方法。 6、高融点金属がタングステンである特許請求の範囲第
4項または第5項記載の半導体装置の製造方法。 7、高融点金属膜を選択的に堆積させる工程が選択CV
D法である特許請求の範囲第4項ないし第6項のいずれ
かに記載の半導体装置の製造方法。
[Claims] 1. A first gate electrode formed in a predetermined region on a semiconductor substrate via an insulating film, and a shallow gate electrode formed in the semiconductor substrate on the side of the first gate electrode. a first impurity diffusion region with a low concentration; a second gate electrode selectively provided on the top surface and sidewalls of the first gate electrode; and a second gate electrode provided in the semiconductor substrate on the side of the second gate electrode. A semiconductor device comprising: a deep and highly concentrated second impurity diffusion region; 2. The semiconductor device according to claim 1, wherein the surface of the second gate electrode is covered with an oxidation-resistant film. 3. Claim 1 or 2, wherein the first gate electrode is polysilicon doped with impurities, and the second gate electrode is a high melting point metal that can be selectively deposited on the surface of the polysilicon. semiconductor devices. 4. A step of forming a gate insulating film on a semiconductor substrate, a step of depositing a polysilicon film on the insulating film, and a step of doping the polysilicon film with an impurity and etching it into a desired gate pattern. , a step of shallowly implanting ions at a low concentration into the semiconductor substrate using the polysilicon pattern as a mask; a step of selectively depositing a high melting point metal film on the top and side surfaces of the polysilicon pattern; A step of deeply implanting ions at a high concentration into the semiconductor substrate using the film as a mask, a step of increasing the oxidation resistance of the surface of the high melting point metal film, and a step of performing oxidation to increase the thickness of the edge region of the gate insulating film. A method for manufacturing a semiconductor device, comprising a step of increasing . 5. The method of manufacturing a semiconductor device according to claim 4, wherein the step of increasing the oxidation resistance of the surface of the high melting point metal film is nitriding or carbonizing. 6. The method for manufacturing a semiconductor device according to claim 4 or 5, wherein the high melting point metal is tungsten. 7. The process of selectively depositing a high melting point metal film is selective CV.
A method for manufacturing a semiconductor device according to any one of claims 4 to 6, which is method D.
JP7916287A 1987-03-31 1987-03-31 Semiconductor device and manufacture thereof Pending JPS63244884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7916287A JPS63244884A (en) 1987-03-31 1987-03-31 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7916287A JPS63244884A (en) 1987-03-31 1987-03-31 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS63244884A true JPS63244884A (en) 1988-10-12

Family

ID=13682259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7916287A Pending JPS63244884A (en) 1987-03-31 1987-03-31 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS63244884A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177442A (en) * 1988-12-28 1990-07-10 Ricoh Co Ltd Manufacture of semiconductor device
WO1991002379A1 (en) * 1989-07-27 1991-02-21 Seiko Instruments Inc. Misfet and method of producing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113472A (en) * 1983-11-24 1985-06-19 Toshiba Corp Manufacture of semiconductor device
JPS60147163A (en) * 1984-01-11 1985-08-03 Seiko Epson Corp Semiconductor device
JPS60158669A (en) * 1984-01-28 1985-08-20 Sharp Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113472A (en) * 1983-11-24 1985-06-19 Toshiba Corp Manufacture of semiconductor device
JPS60147163A (en) * 1984-01-11 1985-08-03 Seiko Epson Corp Semiconductor device
JPS60158669A (en) * 1984-01-28 1985-08-20 Sharp Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177442A (en) * 1988-12-28 1990-07-10 Ricoh Co Ltd Manufacture of semiconductor device
WO1991002379A1 (en) * 1989-07-27 1991-02-21 Seiko Instruments Inc. Misfet and method of producing the same

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
JPS6312168A (en) Ldd mis type field effect transistor
US7449403B2 (en) Method for manufacturing semiconductor device
US4948744A (en) Process of fabricating a MISFET
EP0104079B1 (en) Integrated circuit contact structure
JPH0558257B2 (en)
JPS63244884A (en) Semiconductor device and manufacture thereof
JPS6251216A (en) Manufacture of semiconductor device
JPH06216151A (en) Semiconductor device and manufacture thereof
JPS6225457A (en) Manufacture of vertical semiconductor device
JPH0127589B2 (en)
JP3455742B2 (en) Semiconductor device
JPS63275181A (en) Manufacture of semiconductor device
JPS6154661A (en) Manufacture of semiconductor device
KR100266029B1 (en) Method for fabricating semiconductor device
KR100412141B1 (en) Method for forming gate electrode in semiconductor device
JPH06204456A (en) Semiconductor device
JPH0554263B2 (en)
JPH0541516A (en) Semiconductor device and its manufacture
JPS61156883A (en) Manufacture of semiconductor device
KR940004258B1 (en) Manufacturing method of soi structure device
KR100356817B1 (en) Method of forming contacts in semiconductor devices
JPH0964361A (en) Manufacture of semiconductor device
JPS6254959A (en) Manufacture of mis semiconductor device
JPH01117065A (en) Manufacture of semiconductor device