JPS63240642A - プログラムデバツク方式 - Google Patents
プログラムデバツク方式Info
- Publication number
- JPS63240642A JPS63240642A JP62075339A JP7533987A JPS63240642A JP S63240642 A JPS63240642 A JP S63240642A JP 62075339 A JP62075339 A JP 62075339A JP 7533987 A JP7533987 A JP 7533987A JP S63240642 A JPS63240642 A JP S63240642A
- Authority
- JP
- Japan
- Prior art keywords
- debugging
- debug
- completion
- program
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータのプログラムデバッグ方式に関し
、特にプログラムにデバ・ソゲ用ノ（ターンを付加する
ことに゛より、コンピュータによってデバッグの完了部
と非完了部の判別をすることを可能としたプログラムデ
バッグ方式に関する。
、特にプログラムにデバ・ソゲ用ノ（ターンを付加する
ことに゛より、コンピュータによってデバッグの完了部
と非完了部の判別をすることを可能としたプログラムデ
バッグ方式に関する。
従来プログラムデバッグの方式は、あらかじめプログラ
ム内の任意の位置に停止命令を設定しておき、デバッグ
実行時に停止位置での各レジスタの内容を確認すること
によりプログラムのデバッグを行っていた。
ム内の任意の位置に停止命令を設定しておき、デバッグ
実行時に停止位置での各レジスタの内容を確認すること
によりプログラムのデバッグを行っていた。
上述した従来のプログラムデバッグ方式は、プログラム
内にあらかじめ停止命令が設定された停止位置での各レ
ジスタの内容をデータとしてプログラムのデバッグを行
っていた。この方式ではデバッグ開始位置から次の停止
位置までの間にプログラム内のどの部分が実行されなか
を示す履歴がデータと・して得られないため、複雑な分
岐の構造を有する様なプログラムのデバッグ中に誤りが
発見された場合、誤りが発生した部分をプログラム内で
切分けることが困難となりデバッグの効率が上がらない
という欠点がある。また、プログラム全体のデバッグ進
行状況を把握するために、人手によりデバッグ完了部と
非完了部の判別と記録を行うことに多くの時間が必要に
なるという欠点がある。
内にあらかじめ停止命令が設定された停止位置での各レ
ジスタの内容をデータとしてプログラムのデバッグを行
っていた。この方式ではデバッグ開始位置から次の停止
位置までの間にプログラム内のどの部分が実行されなか
を示す履歴がデータと・して得られないため、複雑な分
岐の構造を有する様なプログラムのデバッグ中に誤りが
発見された場合、誤りが発生した部分をプログラム内で
切分けることが困難となりデバッグの効率が上がらない
という欠点がある。また、プログラム全体のデバッグ進
行状況を把握するために、人手によりデバッグ完了部と
非完了部の判別と記録を行うことに多くの時間が必要に
なるという欠点がある。
本発明のプログラムデバッグ方式は、プログラム内の予
じめ決めた各ルーチンの先頭と末尾、もしくは、いずれ
か一方に実行回数記憶機能を有するデバッグ用パターン
部を付加し、デバッグ時にプログラムに付加された前記
デバッグ用パターンを検索し、実行回数記憶内容から実
行が行われたルーチンの判別を可能にすることを特徴と
する。
じめ決めた各ルーチンの先頭と末尾、もしくは、いずれ
か一方に実行回数記憶機能を有するデバッグ用パターン
部を付加し、デバッグ時にプログラムに付加された前記
デバッグ用パターンを検索し、実行回数記憶内容から実
行が行われたルーチンの判別を可能にすることを特徴と
する。
次に、本発明について図面を参照して説明する。
第１図（ａ＞、（ｂ）は本発明の一実施例を説明する図
である。デバッグ対象のプログラムの構造はメインルー
チン１．１とサブルーチン１．２．サブルーチン１．３
の様に多数のルーチンにより構成されている。同図（ａ
）は例えば、デバッグを必要とするルーチンとしてサブ
ルーチンｎにデバッグ用パターンが付加され、その実行
前の状態が示されている。具体的には、サブルーチンｎ
の先頭２．６の直前およびメインルーチンへの復帰命令
であるＲ Ｅ Ｔ ２．７の直前に識別パターン２，１
．デバッグ用停止命令であるＨＡＬＴ２．２．実行回数
記憶命令２．３および実行回数記憶部２．４Ａ、２．４
１１からなるデバッグ用パターン２．５が付加されてい
る。プログラムの実行に伴い実行回数記憶命令２．３が
実行されると、実行回数記憶部２．４の内容に１を加え
る。同図（ｂ）はプログラムの実行が１回行なわれたこ
とを示す図であり、デバッグ用パターン２．３に含まれ
る実行回数記憶部３．２Ａ、Ｂの内容が→ノープル−チ
ンｎの実行により実行前の” ｏ ”から“１“にそれ
ぞれ書き換えられている。
である。デバッグ対象のプログラムの構造はメインルー
チン１．１とサブルーチン１．２．サブルーチン１．３
の様に多数のルーチンにより構成されている。同図（ａ
）は例えば、デバッグを必要とするルーチンとしてサブ
ルーチンｎにデバッグ用パターンが付加され、その実行
前の状態が示されている。具体的には、サブルーチンｎ
の先頭２．６の直前およびメインルーチンへの復帰命令
であるＲ Ｅ Ｔ ２．７の直前に識別パターン２，１
．デバッグ用停止命令であるＨＡＬＴ２．２．実行回数
記憶命令２．３および実行回数記憶部２．４Ａ、２．４
１１からなるデバッグ用パターン２．５が付加されてい
る。プログラムの実行に伴い実行回数記憶命令２．３が
実行されると、実行回数記憶部２．４の内容に１を加え
る。同図（ｂ）はプログラムの実行が１回行なわれたこ
とを示す図であり、デバッグ用パターン２．３に含まれ
る実行回数記憶部３．２Ａ、Ｂの内容が→ノープル−チ
ンｎの実行により実行前の” ｏ ”から“１“にそれ
ぞれ書き換えられている。
次にデバッグについて説明する。デバッグ途中のプログ
ラム内に付加されたデバッグ用パターンを検索し、この
パターン内の実行回数記憶部の幀を読み出して、この値
により実行が行なわれたサブルーチンであるか否かを判
別を行なう、すなわちデバッグ完了部、非完了部を判別
する。例えば、実行回数記憶部２．４への値と実行回数
記憶部２．４Ｂの値とが同じであれば、そのルーチンに
はバグが無く、かつ、デバッグが完了したことを示し、
異なればバグが有り、デバッグが非完了であることを示
すことになる。このようにデバッグの進行状況を定量的
に示すことが容易に行える。また前回読み出した実行回
数記憶部のデータと今回読み出したデータを比較して今
回実行されたサブルーチンの種類と実行回数が得られる
ことにより、誤りの起きたサブルーチンの切分けを可能
にしている。
ラム内に付加されたデバッグ用パターンを検索し、この
パターン内の実行回数記憶部の幀を読み出して、この値
により実行が行なわれたサブルーチンであるか否かを判
別を行なう、すなわちデバッグ完了部、非完了部を判別
する。例えば、実行回数記憶部２．４への値と実行回数
記憶部２．４Ｂの値とが同じであれば、そのルーチンに
はバグが無く、かつ、デバッグが完了したことを示し、
異なればバグが有り、デバッグが非完了であることを示
すことになる。このようにデバッグの進行状況を定量的
に示すことが容易に行える。また前回読み出した実行回
数記憶部のデータと今回読み出したデータを比較して今
回実行されたサブルーチンの種類と実行回数が得られる
ことにより、誤りの起きたサブルーチンの切分けを可能
にしている。
プログラムのループ回数のチェック等の論理的な誤りも
発見が容易となる。なお、前述した実施例においてはル
ーチンの前方、後方それぞれに付加したが、いずれか一
方でも目的は達成できる。
発見が容易となる。なお、前述した実施例においてはル
ーチンの前方、後方それぞれに付加したが、いずれか一
方でも目的は達成できる。
以上説明したように、本発明はプログラムのサブルーチ
ンの内にデバッグ用パターンを付加することによりその
実行回数から、デバッグの完了。
ンの内にデバッグ用パターンを付加することによりその
実行回数から、デバッグの完了。
非完了を容易に判別でき、かつ、定量的に判別できるこ
とから論理的誤りも発見が容易であり、しかも高効率を
もってデバッグ処理を実現でき、その効果は多大である
。
とから論理的誤りも発見が容易であり、しかも高効率を
もってデバッグ処理を実現でき、その効果は多大である
。
第１図（ａ＞、（ｂ）は本発明の一実施例の説明図であ
る。
る。
Claims (1)
- プログラムのデバッグ方式において、デバッグを行うプ
ログラムの予じめ決めたルーチンに検索可能な識別パタ
ーンと実行回数を記憶する命令および前記記憶命令に従
って実行回数を記憶する記憶部を含むデバッグ用パター
ンを付加し、デバッグ時、前記デバッグ用パターンを検
索し実行回数記憶部の値からデバッグ完了部であるか非
完了部かを判別することを特徴とするプログラムデバッ
グ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075339A JPS63240642A (ja) | 1987-03-27 | 1987-03-27 | プログラムデバツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62075339A JPS63240642A (ja) | 1987-03-27 | 1987-03-27 | プログラムデバツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240642A true JPS63240642A (ja) | 1988-10-06 |
Family
ID=13573400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62075339A Pending JPS63240642A (ja) | 1987-03-27 | 1987-03-27 | プログラムデバツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139643A (ja) * | 1988-11-21 | 1990-05-29 | Nec Corp | 情報処理装置 |
-
1987
- 1987-03-27 JP JP62075339A patent/JPS63240642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139643A (ja) * | 1988-11-21 | 1990-05-29 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5050168A (en) | Test coverage analyzer | |
| US5845064A (en) | Method for testing and verification of a CPU using a reference model | |
| JPH11110254A (ja) | ソフトウェアをデバッグする際に例外を識別するための装置および方法 | |
| JPS59114649A (ja) | 処理装置の検査方法 | |
| JPS63240642A (ja) | プログラムデバツク方式 | |
| Tai et al. | Deterministic execution debugging of concurrent Ada programs | |
| US5404499A (en) | Semi-automatic program execution error detection | |
| JPS63240643A (ja) | プログラムデバツク方式 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| Carver | Testing, debugging, and analysis of concurrent software. | |
| JPH09244912A (ja) | 情報処理装置プログラムの試験方式 | |
| JPH03240137A (ja) | 並列プログラムの実行再現方法 | |
| JPH02122352A (ja) | 入出力動作診断方法 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPS63639A (ja) | プログラムデバツグ方式 | |
| JPH03252826A (ja) | テストデータ処理方式 | |
| JPH0954709A (ja) | デバッグ情報表示方法及び表示構造 | |
| JPS63228237A (ja) | プログラムデバツグ方式 | |
| JPS6240550A (ja) | プログラムデバツク装置 | |
| JPS58186856A (ja) | プログラム実行履歴収集方式 | |
| JPS59144957A (ja) | 擬似故障発生方式 | |
| JPS63292244A (ja) | 擬似障害の発生方式 |