JPS63240625A - 障害検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、障害検出方式に関し、特に、除算を被除数と
除数の近似逆数の積として求める際に通常の乗算用と兼
用される乗算回路の障害検出方式従来の技術 従来、演算回路の障害検出方式として剰余符号の一種で
あり法を３とするモジュロ３チ工ツク方式が多用されて
いる（参考文献（ハ岩披講座情報料学＜＝、　　「情報
と符号の理論」、宮用、原島、今井ｔｒｒｌＩ、　　（
２）　「箪術符号理論」コロナ社、福村、後藤　ｉｔｐ
７ｇ　）。例えば、第２図に示すような並列乗算回路が
提案されている。前記乗算回路では、乗数レジスタ、２
Ｉｒにセットされる部分乗数をエンコードし、部分積発
生手段２９で生成される被乗数レジスタニアのデータの
部分積とシフト／ゼロ回路３／より供給されるデータ”
０”を加算回路３コにおいて加算し、部分乗算結果を得
る。この値は、ループ用すザルトデータレジスタ３０ｔ
ｌＣセットされたのちにシフト／ゼロ回路３／によって
右シフトされ、あらたに乗数レジスタコにセットされる
部分乗数から生成される部分積と加算される。この動作
を所定くり返すことにより加算囲路３ユより最終回な乗
算結果が得られ、リザルトレジスタ３３、モジュロ３用
リザルトレジスタｑ３にセットされる。ここで毎回のル
ープにおいてシフト／ゼロ回路３／からシフトアウトさ
れる下位ビットのモジュロ３ば、シフトアウトデータモ
ジュロ３生成回路３９で生成されてシフトアウトデータ
モジュロＪレジスタ４ｔＯにセットされたのち、シフト
アウトチータモジュロ３刀日算回路ｔＩ／においてシフ
トアウトデータモジュロ３ｙ：ｔａｓレジスタｌＩ２の
内容と加算され、再びシフトアウトデータモジュロ３加
算レジスタ１１２にセットされる。最終結果のモジュロ
３はモジュロ３用リザルトレジスタ９３の値のモジュロ
３をリプルトモジュロ３加算回路鉢によってシフトアウ
トデータモジュロ３回路弘／の出力と加算することによ
り得られる。一方、被乗数のモジュロ３は被乗数モジュ
ロ３生成回路３ダで生成されて被乗数モジュロＪレジス
タ３５にセットされる。また乗数のモジュロ３は乗数モ
ジュロ３生成回路３６において乗数モジュロ３レジスタ
３７の値と加算されて再び乗数モジュロ３レジスタ３７
にセットされるｔこの時、被乗数モジュロ３レジスタ３
Ｓの値と乗数モジュロ３生成回路３６の出力をオペラン
ドモジュロ３乗算回路３ｇ　Ｋ　９いて乗算したものと
、リプルトモジュロ３加算回路杯の出力をエラー検出回
路ｌＩｓで比較することにより障害が検出される。なお
乗数モジュロ３レジスタ３７とシフトアウトデータモジ
ュロ３加算レジスタ≠コは乗算て先立ちゼロクリアされ
る。

一方、除算を被除数と除数の近似逆数の積に２きかえ、
引放し法を用いて実行し、多数桁のビットの部分商を発
生していくような情報処理製置においては、特開昭！ｔ
−７７４＋／？ｊ７号公報に記載された「除算方式」に
示されるように除算の実行の大半を前記乗算回路を用い
て行うことにより金物量を削減できる。第３図は、前記
乗算回路を用いて除算を実行し障害を検出する為の回路
を示している。なお、通常の乗算の際てはモード切替信
号５６ヲ乗算モードとし、除算シフトアウトレジスタＳ
ｌｌの出力を無視してエラー検出回路クコで障害を検出
する。第３図における除算の実行過程と障害検出方法を
以下に示す。但しここでは毎回ｇビットの部分商を求め
るものとする。

■、被乗数レジスタダ７に除数ｙ１乗数レジスタｅｇに
除算の近似逆数−ｒをセットし、モード切替信号３６を
乗算モードにして通常の乗算を行い通常の障害検出を行
う（シフト／ゼロ回路５／ば＠θ′）。

■、加算回路ｊコの上位ｔビットを除−ぼシフトアウト
レジスタＳａにセットし、全体をループ用すザルトレジ
スタＳＯにセットしたのちに乗数レジスタｅｇに１０”
をセットし、シフト／ゼロ回路５／を左にビットシフト
モードにして得られる加算回路！コの出力ヲリザルトレ
ジスタｊ３にセットする。

■、被乗数レジスタｔＩ７に被除数、乗数レジスタｑざ
に近似逆数ｒをセットし、シフト／ゼロ回路３１をＯ”
として通常の乗算を行い通常の障害検出を行う。この時
の加算回路よ：ｔの出力は、ループ用すザルトレジスタ
５０．モジュロ３用リザルトレジスタ６７だセットされ
、上位の一部が一回目の部分商として部分商レジスタ７
６と乗数レジスタｑｇにセットされる。

■、モード切替え信号５６を除算ループのモードとして
リザルトレジスタ！３にセットされた（左ｒｂｉｔシフ
トされた）除数近似逆数績を被乗数レジスタグアにセッ
トし、除算シフトアウトレジスタ！ｒり出力を有効にす
る。また除算シフトアウトレジスタ！ｑを含めた被乗数
のモジュロ３を被乗数モジュロ３レジスタ６ノにセット
し、乗数モジュロ３制御信号３ｇにより乗数モジュロ３
レジスタ５９の出力を抑止し１乗数モジュロ３生成回路
Ｓりが乗数レジスタ≠ＳのモジュロＪのみを出力するよ
うにする。

■、除算シフトアウトレジスタＨ１被乗数レジスタリフ
にセットされた除数逆数積と、乗数レジスタｑざにセッ
トされた部分商を乗じ、シフト／ゼロ回路Ｓノを通して
左ｔ　ｂｉｔシフトされる　ループ用すザルトレジスタ
ＳＯの値と加算する。オペランドモジュロ３乗算回路６
コの出力とリザルトモジュロ３生成回路６９の出力は、
除算ループモジュロ３生成回路７０で加算されて除算ル
ープモジュロＪレジスタ７１に七ッ卜される。また、加
算回路５コの符号から部分商レジスタ？６の出力を部分
商補正回路７７で補正し送出する。加算回路よコの出力
をループ用すザルトレジスタ５０、モジュロ３用リザル
トレジスタ６７にセットし、上位の一部を次の部分商と
して部分商レジスタ７６と乗数レジスタｕｇにセットす
る。

筐た、除算ループモジュロ３レジスタ７／の出力とリザ
ルトモジュロＪ生成回路６ｑの出力をエラー検出回路７
３で比較し障害を検出する。

上記■、■をくり返す。但し除算においてはシフトアウ
トデータモジュロ３７ＩＯ算レジスタ６６は常に”θ”
を出力する。また上記■、■のループ中乗算モジュロ３
生成回路！りは乗数モジュロ３制御信号ｓｒより乗数レ
ジスタブのモジュロ３のみ出力する。

発明が解決しようとする問題点 しかしながら、第３図に示す構成では補正項発生手段！
５において通常の乗算時には、各部分積の加算で必要な
符号の伸張を行い除算ループ中では除算シフトアウトレ
ジスタｓｅから補正項を発生しなければならない為に、
データ演算部のみならず被乗数モジュロ３生成回路ＡＯ
も複雑になる。

また、左ｔ　１）ｉｔシフトされる除数近似逆数績のモ
ジュロ３チエツクを行う為にモジュロ３用リザルトレジ
スタ６７を用いる方式も制御が複雑でモジュロ３チエツ
ク用金物量が大きいという欠点がある。

本発明は、従来の上記実情に鑑みてなされたものであり
、従って本発明の目的は、あらかじめわかつている逆数
の精度に着目し、上述したような乗算回路の障害検出方
式に内在する上記諸欠点を改善することを可能とした新
規な障害検出方式を提供することにある。

問題点を解決するための手段 上記目的を達成する為に、本発明に係る障害検出方式は
、除算を被除数と除数の逆数の積におきかえ引放し法を
用いて実行し毎回多数桁の部分商を発生していく情報処
理装置において通常の乗算と前記除算の過程における乗
算で兼用され、被乗数と乗数とから所要数の部分積を発
生し、これら部分積と乗算中間結果をシフトして加算す
ることによＦ）　４ｉＪ記被乗数と前記乗数の積を得る
乗算器の障害検出方式であって、実行中の乗算が前記通
常の乗算または前記除算の過程における除数逆数績のた
めの乗３Ｉまたは被除数逆数績のための乗算か前記除算
の過程に＆ける部分商発生のための乗算かを区別するた
めのモード信号ｌと、前記モード信号／を受けて前記被
乗数のモジュロ３を生成する被乗数モジュロ３生成回路
と、実行中の乗算が前記通常の乗算または前記除算の過
程における被除数逆数積のための乗算または部分商発生
のための乗算か前記除算の過程における除数逆数績のた
めの乗算かを区別するためのモード信号−と、前記モー
ド信号コを受けて乗算結果のモジュロＪを生成するリザ
ルトモジュロＪ生成回路とを有して構成される。

上記の被乗数モジュロ３生成回路は、上記モード信号ｌ
を受け上記乗算器に供給される被乗数のモジュロ３を生
成する回路であり、上記モード信号ｌが上記通常の乗算
または上記除算の過程における除数逆数績のための乗算
または被除数逆数積のための乗算を示すときには上記被
乗数のモジュロ３をその−１−１生成し、上記モード信
号ｌが上記除算の過程における部分商発生のための乗算
を示すときには上記被乗数のモジュロ３に上記逆数の精
度から確定される定数を加算したモジュロ３を生成する
。

上記リプルトモジュロ３生成回路は、上記モード信号−
を受け上記乗算器の出力のモジュロ３を生成する回路で
あり、上記モード信号−が上記通常の乗算または上記除
算の過程における被除数逆数積のための乗算または部分
商発生のための乗算を示すときには上記乗算器出力のモ
ジュロ３をそのまま生成し、上記モード信号コが上記除
算の過程における除数逆数績のための乗算を示すときて
は上記乗算器出力のモジュロ３に上記逆数の精度から定
数を加算したモジュロ３を生成する。

実施例 次に、本発明をその好ましい一実施例について添付図面
を参照しながら具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図である
。

第１図を参照するに、被乗数レジスタ／、乗数レジスタ
ー、部分積発生手段３．ループ用すザルトレジスタダ、
シフト／ゼロ回路！、加算回路６、リザルトレジスタ７
の機能は前述した第３図と同様である。また、補正項発
生手段／コはモード切替信号刃と乗数レジスタコの値、
被乗数レジスタｌの最上位（符号）ビットから通常の乗
算もしくは除算の実行中に部分＊に加算すべき補正項を
発生する。以下に本発明のｌ１ｌＦ検出方式について説
明する。

まず、前提として除数の逆数ｒが除数ｙと精度δから（
ハ式のようにあられされるとし、除数ｙが二進正規化さ
れているものとする。

ｒ＝（ｌ　＋　δ　）／ｙ　　　　・・・・・・・・・
・・・・・・・・・・・・　　　（ハこの時、精度δが
必ずコ未満であることがわかっていれば、除数逆数績−
〇は次の様にあられされる（−Ｄ＝−ｙ−ｒ）。

−１−コ　＜−ｙｌｌｒ＜−／＋λ　　・・・・・・・
叩・　　（２）−／＋コ　−コ　−／　／　／、　００
０００００００／　／　／・・・／／／・・・・・・（
３）−ｌ−コ　＋コ　＝１１０．　／ＩＩ／／／／／１
０００・・・００／・・・・・・（ダ）すると（，７）
、　（＜＜）式より除数逆数績−ｙ１１ｒを左ｔビット
シフトした値−ｙ−ｒ曇コは次のような形式をとること
がわかる（ｅ＝Ｏ，／）。

−ｐ　ｍ　−２８＝　−ｙ　ｍ　ｒ＊コ８＝　（ｌ／１
ｅｅｅｅｅｅ）ｅｅｅｅｘｘｘ−・−−−−・（夕）従
って、除算を行う際に第３図の除算シフトアウトデータ
レジスタ１＋を用いずとも被乗数レジスタ／にセットさ
れる（左ｔビットシフトされた）除算逆数積の最上位ビ
ットから除数逆数墳全体を推定することができる。以Ｆ
に第１図を用いた乗Ｓ／除算通糧２よび障害検出方式を
説明する。

（ハ、乗算：通常の乗算時にはモード切替信号３を乗算
モードとして補正項発生手段／コは通常の符号伸張を行
い、被乗数モジュロ３生成回路／ｌは被乗数レジスタ／
の値のモジュロ３の生成を行う。またオペランドモジュ
ロ３生成回路ｌｌＩはオペランド上２１１３乗算回路／
Ｊの出力をそのまま出力し、リプルトモジュロ３生成回
路／６はリザルトモジュロ３制御信号ムにより加算回路
乙の出力のモジュロ３をそのまま生成する。さらに、乗
数モジュロ３生成回路ざは、！数千ジュロ３制御信号９
により乗数レジスタコのモジュロ３と乗数モジュロ３レ
ジスタｉｏの加算を行い、シフトアウトデータモジュロ
３生成回路／ざはシフトアウトデータモジュロ３制御信
号／ｊによりシフト／ゼロ回路よでシフトアウトされる
ループ用すザルトレジスタ弘の下位ビットとシフトアウ
トデータモジュロ３加算レジスタ／ｑの刀口算を行う。

■、被乗数レジスタ／に被乗数をセットして乗数レジス
タコに／回目の部分乗数をセットする。シフト／ゼロ回
路５の出力はゼロとし、乗数モジュロＪレジスタ１０、
シフトアウトデータモジュロ３加算レジスタ／デをクリ
アする。

■、加算回＠乙の出力をループ用すザルトレジスタ亭に
セットし、次の部分乗数を乗数レジスターにセットする
。また乗数モジュロ３生成回路ｊ出力を乗数モジュロ３
レジスタ１０にセットし、シフト／セロ回路ｊを右シフ
トモードとする。

■、７Ｉａ算回路乙の出力をループ用すザルトレジスタ
ダにセットして次の部分乗数を乗数レジスタコにセット
する。また乗数モジュロ３生成回路ｇの出力を乗数モジ
ュロ３レジスタｌθにセットシ、シフトアウトデータモ
ジュロ３生成回路／７出力をシフトアウトデータモジュ
ロ３刀口算レジスタ／ｑにセットする。

■、上記■を所定回数くり返す。

■、加算回路基の出力を最終結果としてリザルトレジス
タクにセットし、オペランドモジュロ３生成回路ＩＱ出
力をオペランドモジュロ３レジスタ／ｊ、リプルトモジ
ュロ３生成回路１６出力をリプルトモジュロ３レジスタ
ーｌさらにシフトアウトデータモジュロ３加算レジスタ
／ｑ出力をシフトアウトデータモジュロ３レジスタ〃に
セットする。

■、リザルトモジュロＪ加算回路２ダでリザルトモジュ
ロＪレジスタコ／とシフトアウトデータモジュロ３レジ
スタＪの加算を行い、その出力をエラー検出回路コにお
いてオペランドモジュロ３レジスタ／よと比較し障害を
検出する。

（２）、除′ｘ：シフトアウトモジュロ３生成回路／７
はシフトアウトモジュロ３制御信号／ざにより”Ｑ″の
み出力し、シフトアウトデータモジュロ３加算レジスタ
／り、シフトアウトデータモジュロ３レジスタＪは＠θ
″しかセットされない為に、リザルトモシュロＪ７Ｉａ
Ｘ回路評はリプルトモジュロ３レジスタ２／の出力をそ
のま１出力する。

■、モード切替信号Ｎを通常の乗算モード、乗数モジュ
ロ３“市１」両信号９をモジュロ３の刀口算モードとし
て乗数モジュロ３レジスタ１０をクリアする。

被乗数レジスタｌに除数ｙ１乗乗数レジスター近似逆数
−ｒをセットし、シフト／ゼロ回路Ｓを”Ｏ″として通
常の乗算を行う。

■、加算回路乙の出力をループ用すザルトレジスタｔ、
乗数モジュロ３生成回路Ｓの出力を乗数モジュロ３レジ
スタｌＯにセットしたのち１乗数レジスターをクリアし
てシフト／ゼロ回路ｊを左Ｓピットシフトモードにする
。

■、加算回路基の出力（左ｇビットされた除数逆数績）
をリザルトレジスタ７にセットし、オペランドモジュロ
３生成回路／Ｑ出力をオペランドモジュロ３レジスタ／
！、リプルトモジュロ３生成回路／６の出力をリプルト
モジュロ３レジスタ２／にセットする。この時被乗数モ
ジュロ３生成回路／／は被乗数レジスタｌのモジュロ３
をそのまま生成し、オペランドモジュロ３生成回路／４
１はオペランドモジュロ３乗算回路１３の出力をそのま
ま出力する。

筐た、リプルトモジュロ３生成回路１６は、リザルトモ
ジュロ、？　電ＩＪ御信号ユ６により刀口算回路乙の出
力のモジュロ３に定数を加算したモジュロＪを生成する
。

■、オペランドモジュロ３レジスタ／ｊとリプルトモジ
ュロ３加算回路評の出力をエラー検出回路コでチェック
する。また被乗数レジスタｌに被除数、乗数レジスタコ
に逆数ｒをセットしシフト／ゼロ回路！を”θ”として
通常の乗算を行う。

■、オペランドモジジュＪ生成回路／ダの出力をオペラ
ンドモジュロ３レジスタ／Ｓ、リプルトモジュロ３生成
回路／６の出力をリプルトモジュロ３レジスター／にそ
れぞれセットする。この時、被乗数モジュロ３生成回路
ｌ／は被乗数レジスタｌのモジュロＪをそのま１生成し
、乗数モジュロ３生成回路ざは乗数モジュロ３制御信号
デより乗数レジスターのモジュロ３をその１ま出力する
。まだ、オペランドモジュロ３生成回路／４’はオペラ
ンドモジュロ３乗算回路−出力をそのまま出力し、リプ
ルトモジュロ３生成回路１６はリプルトモジュ信号側御
信号ムより加算回路基のモジュロ３をその１ま生成する
。

■、オペランドモジュロ３レジスタｌよとリザルトモジ
ュロ３加算回路評の出力をエラー検出回路コでチェック
する。また、被乗数レジスタ／にリザルトレジスタフの
（左ｇビットシフトされた）除数逆数績−ｙ−ｒをセッ
トし、加算回路基の出方の上位の一部を部分商として乗
数レジスタコに、全体をループ用すザルトレジスタダに
セットするとともに、モード切替信号ｎを除算ループの
モードとして除算ループの為の乗算を行う。この時、補
正項発生手段／ユは式（ｒ）に示される形式のシフトア
ウトデータの為の補正項を発生する。

■、オペランドモジュロ３生成回路／Ｑの出力をオペラ
ンドモジュロ３レジスタ／ｊ、リプルトモジュロ３生成
回路／６の出力をリザルトモジュロＪレジスタコ／にそ
れぞれセットする。まだ加算回路６出力から乗数レジス
ターの部分商を部分商補正回路−で補正して出力する。

この時、被乗数モジュロ３生成回路／／は被乗数レジス
タｌのモジュ０．７ｉＣ定数を加算したモジュロ３を生
成し、オペランドモジュロ３生成回路／４Ｚはオペラン
ドモジュロ３乗算回路１３出力とオペランドモジュロ３
レジスタ／！の加算を出力する。また乗数モジュロＪ生
成回路ｔは乗数モジュロ３制御信号デにより乗数レジス
ターのモジュロ３のみ出力し、リザルトモジュロＪ生成
回路／６はりザルトモシュａＪ制御信号、２６より加算
回路基のモジュロ３をそのまま生成する。

上記の、■を所定回数くり返す。

なお、上記■、■において左ｇビットシフトされた除数
逆数績−Ｙ１１ｒのモジュロＪの生成は以下のように行
える。すなわち、（ｒ）式に示されたように左ｊビット
シフトされたーｙ・ｒは （／／ｅｅｅｅｅｅ）　ｅｅｅｅｘｘｘｘ　−となって
いるだめに、加算回路出力もしくは、被乗数レジスタに
セットされたーｙ−ｒを符号性二進数としてその１１生
成したモジュ０．７ＭＡに対しＸのモジュロ、？ＭＢは
次のよりに求まる。

Ｏ最上位ビットの重みが＠ｌ″：ＭＢ ＝　ｍｏｄ３（ＭＡ＋　／　＋　ｌ＋コｅ　＋ｔｅ　）
−・−■−・（Ａ）＝　ｍｏｄ、７（ＭＡ＋コ＋ｘ（ａ
＋　＋　／）　＋　ｆｆｅ）−ｍｏｄ、？（ＭＡ　＋　
／）　　　　・・・・・・・・・・曲・曲・　　（ｙ）
０最上位ビットの重みが”、２”　；　ＭＢ＝　ｍｏｄ
Ｊ（ＭＡ＋ユ＋コ＋７８十Ｋ）・・・曲・曲（ｇ）＝　
　ｍｏｄ、７（ＭＡ＋　ａ＋りｅ＋ユｅ＋／）＝　ｍｏ
ｄ、？（ＭＡ　＋　、２）　　　　　　　・・・・・・
・・・・・・・・・・・・・・　　（？）発明の詳細 な説明したように、本発明によれば除算を被除数と除数
の近似逆数の積として求める際に通常の乗算用の乗算回
路を使用しても、データ演算部のみでなく障害検出回路
も共用でき、金物量を少く回路構成を簡易にすることが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図である
。 ｌ・・・被乗数レジスタ、ユ・・・乗数レジスタ、Ｊｌ
、。 部分積発生手段、ダ・・・ループ用すザルトレジスタ、
！・・・ゼロ／シフト回路、６・・・加算回路、７・・
・リザルトレジスタ、！・・・乗数モジュロ３生成回路
、？・・・乗数モジュロ３制御信号、　１０・・・乗数
モジュロ３レジスタ、／／・・・被乗数モジュロ３生成
回路、／ユ・・・補正項発生手段、／３・・・オペラン
ドモジュロ３乗算回路、／ｌＩ・・・オペランドモジュ
ロ３生成回路、１５・・・オペランドモジュロ３レジス
タ、ｌＡ・・・リプルトモジュロ３生成回路、／７・・
・シフトアウトデータモジュロＪ生成回路、７ｇ・・・
シフトアウトデータモジュロ３制御信号、／９・・・シ
フトアウトデータモジュロ３加算レジスタ、Ｊ・・・シ
フトアウトデータモジュロＪレジスタ、ユバ・・リザル
トモジュロ３レジスタ、コニ・・・部分商補正回路、２
３・・・モード切替信号、評・・・リプルトモジュロ３
．ＯＤ算回路、お・・・エラー検出回路、λ６・・・リ
プルトモジュα３制飢信号第−図は従来の並列乗算回路
とその障害検出方式を示すブロック図、第３図は従来の
除算の実行に兼用される乗算器とその障害検出方式を示
すブロック図である。

Claims (3)

【特許請求の範囲】
1. （１）、除算を被除数と除数の逆数の積におきかえ引放
   し法を用いて実行し毎回多数桁の部分商を発生していく
   情報処理装置において通常の乗算と前記除算の過程にお
   ける乗算で兼用され、被乗数と乗数とから所要数の部分
   積を発生し、これら部分積と乗算中間結果をシフトして
   加算することにより前記被乗数と前記乗数の積を得る乗
   算器の障害検出方式であつて、実行中の乗算が前記通常
   の乗算または前記除算の過程における除数逆数積のため
   の乗算または被除数逆数積のための乗算か前記除算の過
   程における部分商発生のための乗算かを区別するための
   モード信号１と、前記モード信号１を受けて前記被乗数
   のモジュロ３を生成する被乗数モジュロ３生成回路と、
   実行中の乗算が前記通常の乗算または前記除算の過程に
   おける被除数逆数積のための乗算または部分商発生のた
   めの乗算か前記除算の過程における除数逆数積のための
   乗算かを区別するためのモード信号２と、前記モード信
   号２を受けて乗算結果のモジュロ３を生成するリザルト
   モジュロ３生成回路とを設けたことを特徴とする障害検
   出方式。
2. （２）、前記被乗数モジュロ３生成回路は前記モード信
   号１を受け前記乗算器に供給される被乗数のモジュロ３
   を生成する回路であり、前記モード信号１が前記通常の
   乗算または前記除算の過程における除数逆数積のための
   乗算または被除数逆数積のための乗算を示すときには前
   記被乗数のモジュロ３をそのまま生成し、前記モード信
   号１が前記除算の過程における部分商発生のための乗算
   を示すときには前記被乗数のモジュロ３に前記逆数の精
   度から確定される定数を加算したモジュロ３を生成する
   ことを特徴とする特許請求の範囲第（１）項に記載の障
   害検出方式。
3. （３）、前記のリザルトモジュロ３生成回路は前記モー
   ド信号２を受け上記乗算器の出力のモジュロ３を生成す
   る回路であり、前記モード信号２が前記通常の乗算また
   は前記除算の過程における被除数逆数積のための乗算ま
   たは部分商発生のための乗算を示すときには前記乗算器
   出力のモジュロ３をそのまま生成し、前記モード信号２
   が前記除算の過程における除数逆数積のための乗算を示
   すときには前記乗算器出力のモジュロ３に前記逆数の精
   度から確定される定数を加算したモジュロ３を生成する
   ことを特徴とする特許請求の範囲第（１）項に記載の障
   害検出方式。