JPS63237909A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63237909A
JPS63237909A JP62071619A JP7161987A JPS63237909A JP S63237909 A JPS63237909 A JP S63237909A JP 62071619 A JP62071619 A JP 62071619A JP 7161987 A JP7161987 A JP 7161987A JP S63237909 A JPS63237909 A JP S63237909A
Authority
JP
Japan
Prior art keywords
semiconductor device
grooves
semiconductor
pellets
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62071619A
Other languages
Japanese (ja)
Inventor
松永 準一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62071619A priority Critical patent/JPS63237909A/en
Publication of JPS63237909A publication Critical patent/JPS63237909A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体ウェハ上に配列された複数の半導体集
積回路ペレットを個々のペレット単位に分割する方法に
係り、特に半導体ウェハの切削線上に切削用溝を形成す
る半導体装置の製造方法に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a method for dividing a plurality of semiconductor integrated circuit pellets arranged on a semiconductor wafer into individual pellet units, and particularly relates to a method for dividing a plurality of semiconductor integrated circuit pellets arranged on a semiconductor wafer into individual pellet units. The present invention relates to a method for manufacturing a semiconductor device in which a cutting groove is formed on a cutting line.

(従来の技術) 半導体集積回路<IC)の製造は、拡散技術、写真蝕刻
技術等の種々の技術を用いて半導体ウェハ上に複数の半
導体集積回路ペレットを形成し、次に各ペレットの境界
領域に設定されたスクライブ線と称される切削線上にブ
レードもしくはレーザービーム照射等の方法によって分
離用の溝を形成し、この後、この溝に沿ってウェハを割
ることにより個々のペレットに分割することにより行な
われる。
(Prior Art) Semiconductor integrated circuits (ICs) are manufactured by forming a plurality of semiconductor integrated circuit pellets on a semiconductor wafer using various techniques such as diffusion technology and photolithography. A separation groove is formed using a method such as a blade or laser beam irradiation on a cutting line called a scribe line set in the wafer, and then the wafer is divided into individual pellets by splitting the wafer along this groove. This is done by

従来、スクライプ線上に分割用の切削溝を形成する場合
に、溝の深さはウェハ内で一定の深さにされている。例
えば直径が約10cmのウェハはその厚みが約70%以
上度まで薄くされており、このとき溝の深さは通常、2
00umないし250μmの範囲の一定深さにされてい
る。
Conventionally, when cutting grooves for dividing are formed on a scribe line, the depth of the grooves is set to a constant depth within a wafer. For example, the thickness of a wafer with a diameter of about 10 cm is reduced to about 70% or more, and the groove depth is usually 2.
The depth is set at a constant depth in the range of 00 um to 250 um.

すなわち、従来の方法では第3図の平面図に示すように
、半導体ウェハ10の表面に形成された互いに交差する
X方向及びy方向のスクライブ線11上に一定の深さで
溝を形成するため、両方向のスクライブ線上に沿って形
成される溝12の深さは、第4図<a)、(b)の断面
図に示すように両方向のスクライブ線が交差するA点及
び8点上でも一定である。
That is, in the conventional method, as shown in the plan view of FIG. 3, grooves are formed at a constant depth on the scribe lines 11 in the X and Y directions that intersect with each other formed on the surface of the semiconductor wafer 10. , the depth of the groove 12 formed along the scribe lines in both directions is constant even at point A and point 8 where the scribe lines in both directions intersect, as shown in the cross-sectional views of FIGS. It is.

この方法は溝を一定深さで形成するために、ブレードを
用いた場合に切削用ブレードのセツティング等、機械操
作が簡単になり、かつ製品の生産上好都合なことが多く
、一般的なペレット分割に用いられている。
This method forms grooves with a constant depth, so when a blade is used, machine operations such as setting the cutting blade are easy, and it is often convenient for product production. Used for division.

しかしながら、上記の従来方法では充分な歩留りを得る
ことが難しいという問題がある。すなわち、半導体ウェ
ハ上に溝を形成し、この溝に沿ってペレット単位に分離
する際にペレットの角部に欠けが生じ、良品ペレットを
不良にしてしまうことが多い。特にペレットの一辺の長
さが5mm以上の場合にはこの傾向が著しい。また、ペ
レットに欠けが生じなくても半導体基板部には歪みが残
る。この歪みは、例えばダイナミック型メモリ素子では
記憶論理情報に相当するセル電荷量に変化を生じせしめ
、分割後は不良ペレットとなってしまうという極めて歩
留り及び信頼性の点で不都合が多い。このため、従来で
は何らかの改善の方策が必要となっている。
However, the conventional method described above has a problem in that it is difficult to obtain a sufficient yield. That is, when grooves are formed on a semiconductor wafer and the pellets are separated along the grooves, chipping occurs at the corners of the pellets, which often causes good pellets to become defective. This tendency is particularly noticeable when the length of one side of the pellet is 5 mm or more. Further, even if the pellet does not chip, distortion remains in the semiconductor substrate portion. For example, in a dynamic memory element, this distortion causes a change in the amount of cell charge corresponding to stored logic information, resulting in defective pellets after division, which is extremely inconvenient in terms of yield and reliability. For this reason, some kind of improvement measures have been required in the past.

(発明が解決しようとする問題点) このように従来では分割用溝を一定の深さで形成してい
るため、歩留り及び信頼性の点で不都合が多いという問
題がある。
(Problems to be Solved by the Invention) As described above, in the conventional method, dividing grooves are formed at a constant depth, which causes many problems in terms of yield and reliability.

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、ペレット分割後も分割前の半導体集
積回路特性をそのまま維持させることができ、高歩留り
で、かつ信頼性が高い半導体装置の製造が可能な半導体
装置の製造方法を提供することにある。
This invention was made in consideration of the above-mentioned circumstances, and its purpose is to maintain the characteristics of semiconductor integrated circuits before dividing even after dividing into pellets, thereby achieving high yield and high reliability. An object of the present invention is to provide a method for manufacturing a semiconductor device that allows the manufacture of semiconductor devices.

[発明の構成] (簡題点を解決するための手段とその作用)この発明の
半導体装置の製造方法では、切削線、[にペレット分割
用の溝を形成する際に切削線が交差する部分で溝の深さ
を最も深くし、分割用の溝に深浅の差を与えることによ
り、ペレット分割時のペレット角部の欠けの発生や、歪
みの発生を防止している。
[Structure of the Invention] (Means for Solving the Simple Problem and Its Effects) In the method for manufacturing a semiconductor device of the present invention, cutting lines, [the portions where the cutting lines intersect when forming grooves for dividing pellets in the By making the depth of the groove the deepest and giving different depths to the dividing grooves, chipping and distortion of the corners of the pellets can be prevented when dividing the pellets.

(実施例) 以下、図面を参照してこの発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the drawings.

この発明の方法は、前記第3図の平面図に示すように、
ウェハ10の表面に形成され互いに交差するX方向及び
y方向のスクライブ線11上に分割用の溝を形成する際
に、両方向のスクライブ線が交差する点例えば図示のA
点及び8点上等で、溝の深さが最も深くなるように形成
したものである。
The method of this invention, as shown in the plan view of FIG.
When forming dividing grooves on the scribe lines 11 in the X and Y directions that are formed on the surface of the wafer 10 and intersect with each other, the point where the scribe lines in both directions intersect, for example, A shown in the figure.
The grooves are formed so that they are the deepest at points and points above.

その具体的な溝12の断面形状は第1図(a)、(b)
の断面図に示される。このような形状の溝12は、半導
体ウェハの一方端部から他方端部に向かって切削用ブレ
ードを用いてスクライブ線上を切削するとき、ペレット
の一辺の長さを1周期とし、スクライブ線が互いに交差
するA点、B点等で最大の切削深さとなるように切削す
ることにより得られる。また、このような切削形状はブ
レードに加えられる圧力を調整することにより容易に実
現できる。
The specific cross-sectional shape of the groove 12 is shown in FIGS. 1(a) and (b).
shown in the cross-sectional view. When the groove 12 having such a shape is cut on the scribe line from one end of the semiconductor wafer to the other end using a cutting blade, the length of one side of the pellet is one period, and the scribe line is mutually It is obtained by cutting so that the maximum cutting depth is achieved at points A, B, etc. that intersect. Furthermore, such a cutting shape can be easily achieved by adjusting the pressure applied to the blade.

この発明の方法で形成された分割用の溝は、スクライブ
線が互いに交差する部分で最も切削深さが深くされてい
るので、ウェハをペレット単位に分割する際、最も破損
し易いペレットの角部に欠けを生じることなしに容易に
割ることができる。
The dividing grooves formed by the method of this invention have the deepest cutting depth at the parts where the scribe lines intersect with each other, so when dividing the wafer into pellets, the corners of the pellets are the most likely to be damaged. It can be easily broken without causing any chips.

これにより、正常にペレット分割を行なうことができる
Thereby, pellet division can be performed normally.

また、スクライブ線が互いに交差するA点、B点におけ
る切削深さをウェハの厚さの約10%以上、例えば半導
体ウェハの厚さが約450μmの場合には300μm以
上に設定することにより、大きな効果が得られることが
判明した。
In addition, by setting the cutting depth at points A and B, where the scribe lines intersect with each other, to approximately 10% or more of the wafer thickness, for example, 300 μm or more when the thickness of the semiconductor wafer is approximately 450 μm, a large It turned out to be effective.

第2図は従来方法と、この発明の方法により製造される
ICのペレット長辺長(mm)と歩留り(%)との関係
を示す特性図であり、特性aはこの発明方法で、特性す
は従来方法でそれぞれ製造されたものの特性である。正
方形のペレットを想定した場合、図示のようにペレット
サイズが5mmを越えるときに、従来方法では歩留りが
著しく低下するが、この発明方法の場合には歩留り改善
が認められる。すなわち、ペレットサイズが5mm以下
のときには、この発明方法の場合による効果は従来方法
によるそれと比べ数%程度しか歩留り向上が見られない
。ところが、5mmを越えた付近からこの発明の方法に
よる歩留り改善の度合いが急激に増していることがわか
る。
FIG. 2 is a characteristic diagram showing the relationship between pellet long side length (mm) and yield (%) of ICs manufactured by the conventional method and the method of the present invention. are the characteristics of those manufactured by the conventional method. Assuming square pellets, as shown in the figure, when the pellet size exceeds 5 mm, the conventional method causes a significant decrease in yield, but the method of the present invention shows an improvement in yield. That is, when the pellet size is 5 mm or less, the effect of the method of this invention is that the yield is improved by only a few percent compared to that of the conventional method. However, it can be seen that the degree of yield improvement by the method of the present invention increases rapidly from around 5 mm onwards.

また、ペレットの角部に顕著な損傷が見られなくても、
基板内部には前記したように歪みを内在させることがあ
る。このような歪みを内在させるさせることは、ダイナ
ミック型メモリ素子の記憶保持特性を劣化させたり、ま
た、一般の半導体装置に多く用いられる拡散抵抗の抵抗
値を変化させたりする恐れがある。ところが、この発明
の方法によれば、この点に関しても効果があることが確
認されている。従って、この発明の方法を用いれば高信
頼性の半導体装置を高歩留りで製造することができる。
In addition, even if there is no noticeable damage to the corners of the pellet,
As described above, distortion may be present inside the substrate. Introducing such distortion may deteriorate the memory retention characteristics of the dynamic memory element or change the resistance value of the diffused resistor often used in general semiconductor devices. However, it has been confirmed that the method of the present invention is effective in this regard as well. Therefore, by using the method of the present invention, highly reliable semiconductor devices can be manufactured at a high yield.

なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
、上記実施例では溝の形成に切削用ブレードを用いる場
合について説明したが、これはレーザービームを照射し
て溝を形成するいわゆるレーザースクライバ−を使用す
る場合にも適用することができ、この場合にはレーザー
出力を調整することによって前記のような形状の溝を得
ることができる。
It goes without saying that the present invention is not limited to the above-mentioned embodiments, and that various modifications can be made. For example, in the above embodiment, the case where a cutting blade is used to form the grooves has been described, but this can also be applied to the case where a so-called laser scriber, which forms the grooves by irradiating a laser beam, is used. In some cases, grooves having the shape described above can be obtained by adjusting the laser output.

[発明の効果] 以上説明したようにこの発明によれば、高歩留りで、か
つ信頼性が高い半導体装置の製造が可能な半導体装置の
製造方法を提供することができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to provide a method for manufacturing a semiconductor device that can manufacture a semiconductor device with high yield and high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の詳細な説明するための断面図、第2
図はこの発明を説明するための特性図、第3図は半導体
ウェハの平面図、第4図は従来方法を説明するための断
面図である。 10・・・半導体ウェハ、11・・・スクライブ線、1
2・・・溝。 第1図 第2図 第3図 X □ y 第4図
Fig. 1 is a sectional view for explaining the invention in detail;
The figures are characteristic diagrams for explaining the present invention, FIG. 3 is a plan view of a semiconductor wafer, and FIG. 4 is a cross-sectional view for explaining the conventional method. 10... Semiconductor wafer, 11... Scribe line, 1
2... Groove. Figure 1 Figure 2 Figure 3 X □ y Figure 4

Claims (3)

【特許請求の範囲】[Claims] (1)半導体ウェハ上に形成され、半導体集積回路ペレ
ットの境界領域に設定された切削線上にペレット分割用
の溝を形成する際に、上記切削線が交差する部分で上記
溝の深さが最も深くなるようにしたことを特徴とする半
導体装置の製造方法。
(1) When forming pellet dividing grooves on the cutting lines formed on the semiconductor wafer and set in the boundary area of the semiconductor integrated circuit pellet, the depth of the grooves is the deepest at the part where the cutting lines intersect. A method for manufacturing a semiconductor device, characterized by making the semiconductor device deeper.
(2)前記半導体集積回路ペレットがその少なくとも一
辺の長さが5mm以上である特許請求の範囲第1項に記
載の半導体装置の製造方法。
(2) The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor integrated circuit pellet has a length of at least one side of 5 mm or more.
(3)切削線が交差する部分での前記溝の深さが前記半
導体ウェハの厚みの約70%以上にされている特許請求
の範囲第1項に記載の半導体装置の製造方法。
(3) The method of manufacturing a semiconductor device according to claim 1, wherein the depth of the groove at the intersection of the cutting lines is approximately 70% or more of the thickness of the semiconductor wafer.
JP62071619A 1987-03-27 1987-03-27 Manufacture of semiconductor device Pending JPS63237909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62071619A JPS63237909A (en) 1987-03-27 1987-03-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62071619A JPS63237909A (en) 1987-03-27 1987-03-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63237909A true JPS63237909A (en) 1988-10-04

Family

ID=13465845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62071619A Pending JPS63237909A (en) 1987-03-27 1987-03-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63237909A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066475A (en) * 2006-09-06 2008-03-21 Toshiba Discrete Technology Kk Compound semiconductor device and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066475A (en) * 2006-09-06 2008-03-21 Toshiba Discrete Technology Kk Compound semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
US20030209794A1 (en) Card manufacturing technique and resulting card
GB1505124A (en) Pin diode
US6512288B1 (en) Circuit board semiconductor package
JPS63237909A (en) Manufacture of semiconductor device
KR910010219B1 (en) Manufacturing method of semiconductor device
TW202036840A (en) Semiconductor device and semiconductor chip
JPS61114550A (en) Logic circuit device
JP2878929B2 (en) Semiconductor device
JPH04287369A (en) Manufacture of gate array and semiconductor integrated circuit device
JP3171412B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPS5935448A (en) Master-slice integrated circuit device
JPS5245879A (en) Method of dividing semiconductor element
JPH08330464A (en) Pin grid array structure lsi
JPH0350732A (en) Semiconductor device
JPS6054813A (en) Dicing method
JPH0217657A (en) Semiconductor integrated circuit
JPS58137209A (en) Manufacture of semiconductor device
JPS6189012A (en) Method of cutting substrate
JPS62165963A (en) Manufacture of semiconductor integrated circuit
JPS58128722A (en) Semiconductor wafer
JPH0897258A (en) Method of manufacturing semiconductor device
JPS6161436A (en) Method for dividing semiconductor substrate
JPS60226137A (en) Semiconductor integrated circuit device
KR950026015A (en) Flash EEPROM Manufacturing Method
JPS6347272B2 (en)