JPS6189012A - Method of cutting substrate - Google Patents
Method of cutting substrateInfo
- Publication number
- JPS6189012A JPS6189012A JP59193729A JP19372984A JPS6189012A JP S6189012 A JPS6189012 A JP S6189012A JP 59193729 A JP59193729 A JP 59193729A JP 19372984 A JP19372984 A JP 19372984A JP S6189012 A JPS6189012 A JP S6189012A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cutting
- blade
- chipping
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分骨〕
本発明は半導体素子等の製作に用いる基板の切断方法、
いわゆるダイシング方法に関するものである。[Detailed Description of the Invention] [Industrial Application] The present invention provides a method for cutting a substrate used for manufacturing semiconductor devices, etc.
This relates to a so-called dicing method.
半導体素子等の製作に用いる基板は、それ自体がかなり
高価なものであり、素子を組み込んだ基板は、著しく高
価なものとなる。したがって、1枚の基板から取れる素
子数が、多いほど素子単価を低下させることができる。The substrates used for manufacturing semiconductor devices and the like are themselves quite expensive, and the substrates incorporating the devices are extremely expensive. Therefore, the greater the number of elements that can be obtained from one substrate, the lower the element unit cost can be.
同一面積内に、より多数の素子を作製するため、素子の
高集積化と共に基板のダイシング技術が重要な要素とな
ってくる。また切断面に近接して素子を設ける必要性が
ある場合にも基板のダイシング技術が重装となってくる
。特に基板として石英などガラス材料を用いて素子を作
製する場合、ダイシング時におこる素子表面の1カケ”
、いわゆる第2図の301に示すようなチッピングは単
結晶硅素基板よりはるかに大きくそして多量に生ずる。In order to fabricate a larger number of elements within the same area, substrate dicing technology becomes an important element as well as higher integration of elements. Further, when it is necessary to provide elements close to the cut surface, the dicing technique for the substrate becomes complicated. Particularly when manufacturing devices using a glass material such as quartz as a substrate, a single chip on the surface of the device occurs during dicing.
, the so-called chipping shown at 301 in FIG. 2 is much larger and occurs in a larger amount than in single-crystal silicon substrates.
近年、石英基板等に集積度の高い素子が製作されるよう
になり、素子の大きさがダイシング時のチッピングの大
きさと同等Kまでなってきている。以上のようにチッピ
ングは、切断面に近接しての素子配置の大きなさまたげ
となり、さらには素子の低価格化の著しいさまたげとな
る。In recent years, highly integrated elements have been manufactured on quartz substrates and the like, and the size of the elements has become as large as K, which is equivalent to the size of chipping during dicing. As described above, chipping greatly impedes the arrangement of elements in the vicinity of the cutting surface, and furthermore, significantly impedes the reduction in the cost of elements.
従来、基板の切断、いわゆるダイシングのときに生じる
チクピングの大きさを小さくしたり数を減らしたりする
方法としては、一般的にはダイヤモンド粒子で構成され
る刃(いわゆるダイヤモンドブレード、以下、ブレード
と略す。〕のダイヤモンド粒度を細かくしたり、ブレー
ドの移動速度を遅くしたり、ブレード幅を狭くしたりす
る方法が考えられる。しかし、粒度を細かくすることに
は限度があり、細かくすることでおこる強度の低下や目
づまりなどによりブレードの使用寿命が著しく短かくな
ってしまい、素子の高価格化につながる。また、ブレー
ドの移動速度を遅くする方法ではブレードの回転速度に
もよるが、チッピングの大きさの低下には限度があり、
今回問題にしている範囲での本質的な解決策とはなりえ
ない。さらに移動速度をさげることは量産性という点で
大きな問題となる。グレード幅は狭いほどよい結果を与
えるが、幅は基板板厚の1/、。程度が強度限界である
。Conventionally, as a method to reduce the size and number of chippings that occur when cutting a substrate, so-called dicing, a blade made of diamond particles (so-called diamond blade, hereinafter abbreviated as blade) has been generally used. ] Possible methods include making the diamond grain size finer, slowing down the blade movement speed, and narrowing the blade width. However, there is a limit to how fine the grain size can be made, and the strength The service life of the blade will be significantly shortened due to decrease in speed and clogging, which will lead to higher cost of the device.In addition, the method of slowing down the blade movement speed will reduce the amount of chipping, although it depends on the rotation speed of the blade. There is a limit to the decrease in
This cannot be a fundamental solution to the scope of the problem we are discussing here. Furthermore, reducing the moving speed poses a major problem in terms of mass productivity. The narrower the grade width, the better the results, but the width is 1/1 of the board thickness. The degree is the strength limit.
以上のように従来技術ではチッピングの大きさの低下に
は限度があり、最も効果があると考えられるブレードの
粒度を細かくする方法ではブレードの強度が著しく低下
してしまい、基板切断中に幾度もブレードの交換が必要
となりてしまう。As mentioned above, there is a limit to the reduction in the size of chipping with the conventional technology, and the method of reducing the grain size of the blade, which is considered to be the most effective, results in a significant decrease in the strength of the blade, resulting in repeated failures during cutting of the substrate. The blade will need to be replaced.
そこで本発明はこのような問題点を解決するもので、ダ
イシング用のダイヤモンドブレードに手を加えずに基板
に工夫をこらすことでチッピングの大きさは著しく小さ
いものとなり、かつ量産性に富む基板切断方法を提供す
るものである。The present invention is intended to solve these problems, and by making improvements to the substrate without modifying the diamond blade for dicing, the size of chipping can be significantly reduced, and it is possible to cut the substrate with high productivity. The present invention provides a method.
本発明の基板切断方法は、基板切断を行なう前に切断さ
れる部分と切断後に存在する部分の境界線に重なるか、
あるいは接するか、もしくはある長さだけ離して溝を設
けることを特徴とする。In the substrate cutting method of the present invention, before cutting the substrate, the cut portion overlaps the boundary line of the cut portion and the portion existing after cutting, or
Alternatively, the grooves may be provided in contact with each other or separated by a certain length.
本発明に使用する基板は半導体素子等の製作に使用する
基板なら何れでもよく、特に石英などのガラス基板で効
用を発する。またチッピングの大きさは切断用ブレード
幅程度であり、切断用プレ−ド幅は基板厚さの/、。程
度であることより溝の深さは基板厚さの115以下でよ
<15o 以上であることが望ましい。さらに溝の幅
はチッピングの大きさ以下でなくては用をなさず(すな
わち基板厚さの1/ 以下) ’/soo以下ではチッ
ピングを防ぎにくい。また溝はいかなる方法で設けても
よいが、半導体素子等の製作に用いる基板ならば、その
工程上でエツチングを用いるか切断前に切断用のブレー
ドで溝を設けるのがよい。The substrate used in the present invention may be any substrate used for manufacturing semiconductor devices, etc., and glass substrates such as quartz are particularly effective. Also, the size of the chipping is approximately the width of the cutting blade, and the width of the cutting blade is approximately the thickness of the substrate. The depth of the groove is desirably less than 115 degrees of the thickness of the substrate and more than 15 degrees. Furthermore, the width of the groove must be less than the chipping size (ie, less than 1/of the substrate thickness) to prevent chipping if it is less than '/soo. The grooves may be formed by any method, but if the substrate is used for manufacturing semiconductor devices, it is preferable to use etching during the process or to form the grooves using a cutting blade before cutting.
本発明の基板切断方法は、基本的には第1図(α)、C
b)で示される。101はダイシングの目標となるi(
いわゆるスクライブライン)で201に示されるような
断面でダイシング用のブレードは斜線の部分を切断し、
材料として本例ではアルミニウムを本トエッチングした
ものを用いた。102が本発明の特徴である溝であり1
01のスクライブラインよりtだけ離して幅Wで深さh
として第1図(α)、(A)に示されている。Basically, the substrate cutting method of the present invention is as shown in FIG.
b). 101 is i(
The dicing blade cuts the diagonally shaded section at the cross section shown at 201 (so-called scribe line).
In this example, the material used was aluminum that had been properly etched. 102 is a groove which is a feature of the present invention;
Separated by t from the scribe line of 01, width W and depth h
As shown in FIGS. 1(α) and (A).
10S 、205は実際に素子の配置が可能な領域であ
る。204の基板は石英ガラスを用いである。102(
202)の溝の作製方法は種々なものカ考えられるが、
−例としてホトエッチングノ技術を用いて基板にエツチ
ングで溝を設ける方法がある。そのほかの例としては機
械的に溝を設ける方法で五が基板厚さよりもずっと小さ
いことよりWの制約にもよるが切断に用いるものよりも
ずっと幅の狭いダイシング用ブレードを用いることも可
能である。なぜなら、この場合に起こるチッピングの大
きさはブレードの幅が狭いことより切断時に起きるもの
よりもずっと小さいからである。10S, 205 is an area where elements can actually be placed. The substrate 204 is made of quartz glass. 102(
Various methods can be considered for creating the grooves in 202), but
- For example, grooves may be etched into the substrate using photoetching techniques. Another example is the method of creating grooves mechanically, and since 5 is much smaller than the substrate thickness, it is also possible to use a dicing blade that is much narrower than the one used for cutting, depending on the W constraints. . This is because the magnitude of chipping that occurs in this case is much smaller than that which occurs during cutting due to the narrow width of the blade.
基板の厚さを1闘、スクライプライン101(201)
の幅を11叫として後者の方法で溝を設けたときのw
、 t、Aと素子配置領域(103)へのチッピング(
切断時)の影響を第1表に示す。The thickness of the board is 101 (201).
When the width of is set to 11 and the groove is created using the latter method,
, t, A and chipping (
Table 1 shows the effects of cutting.
影響で用いた記号は、○、×、Δであり順に影響なし、
あり、不確定である。当然のことながら105の領域へ
の影響は少ないほどよく(すなわち、チッピングが10
5の領域に入αこまないということで表中の○印がよい
)、不確定とは素子配置領域(1os)でチッピングが
起こる可能性があるということである。本実施例の条件
で溝を設けずに切断した場合、チッピングは大きいもの
で100μmになる。本実施例では溝を設けるのにダイ
シング用のブレードを用いたため溝の周辺に起きるチ1
ピングの大きさ、10〜20μ溝程度(ブレードの刃幅
や粒度による)を考慮しても第1表のw+tより素子配
置領域(103)はスクライブライン(101)より5
0μ?Kmせばよい。第1表でWの小さいものはブレー
ドの強度が得にくいため、Wを小さくするのにtを負数
にしてw+tより広い刃幅のブレードを用いてスクライ
プライン(101)に重なって溝を設けることも可能で
ある(当然tは0になる。)。この場合に溝はスクライ
プラインの端にも設けられる訳であるが、第1表では端
からの距離りで示してあり、tを負数としての表示は行
なわず口として―やw+tを表示した。w+tが小さい
ほど素子配置領域は広がるが、あまり小さいとチッピン
グを防ぎきれなかったり、溝が切断時のブレードのガイ
ドとなつてしまい切断精度が悪くなってしまう。The symbols used for influence are ○, ×, and Δ, which in order are: no influence,
Yes, but uncertain. Naturally, the smaller the impact on the 105 area, the better (i.e. chipping
(The mark ○ in the table is good because it does not enter the region of 5), and "uncertain" means that chipping may occur in the element arrangement region (1os). When cutting without providing grooves under the conditions of this example, the chipping is as large as 100 μm. In this example, a dicing blade was used to create the grooves, so chips occurred around the grooves.
Even considering the size of the ping, about 10 to 20μ grooves (depending on the blade width and grain size), according to w+t in Table 1, the element placement area (103) is 5.5 mm from the scribe line (101).
0 μ? All you have to do is Km. In Table 1, it is difficult to obtain blade strength when W is small, so to reduce W, t is set to a negative number, and a blade with a blade width wider than w+t is used to create a groove that overlaps the scribe line (101). is also possible (of course t becomes 0). In this case, grooves are also provided at the ends of the scribe line, but Table 1 shows the distance from the ends, and t is not shown as a negative number, but - or w+t is shown as the mouth. The smaller w+t is, the wider the element arrangement area is, but if it is too small, chipping may not be prevented completely, or the grooves may act as guides for the blade during cutting, resulting in poor cutting accuracy.
さらに溝をエツチングにて設けることで精度よく、溝端
のチッピングは無くなり、上記例でw+tだけ考慮する
ことで素子配置領域はスクライブライン端より30μm
だけ離せばよいという結果を生む。Furthermore, by providing grooves by etching, accuracy is achieved and chipping at the groove ends is eliminated, and by considering only w+t in the above example, the element placement area is 30 μm from the scribe line end.
This results in the result that it is only necessary to separate the
素子の配置が不可能な領域は、いずれにしても溝のない
場合の1/2以下となる。In any case, the area where elements cannot be placed is less than 1/2 of the area without grooves.
本発明では、基板切断の目標となるスクライプラインに
接するかある長さ離して溝を設けることで、切?Ji時
のカケ(チッピング)を溝が防止して素子の配置可能領
域を容易に広げることができることより素子他格を低下
させることが可能である。さらにまた、切断端近くに素
子の配置が可能となり、大面積を必要とするセンサーな
どで素子をつなげることも可能となる。In the present invention, by providing a groove that is in contact with or a certain length apart from the scribe line that is the target of cutting the substrate, it is possible to cut the substrate. Since the groove prevents chipping during Ji and easily expands the area in which the element can be placed, it is possible to reduce the element otherness. Furthermore, it becomes possible to arrange elements near the cut ends, and it becomes possible to connect elements in sensors and the like that require a large area.
第1図は本発明の例を示す図であり、(a)は平面図、
(b)は断面図である。
第2図は切断面を示す図、501はチッピングを示す。
以 上FIG. 1 is a diagram showing an example of the present invention, in which (a) is a plan view;
(b) is a sectional view. FIG. 2 is a diagram showing a cut surface, and 501 shows chipping. that's all
Claims (4)
存在する部分の境界線に重なるか、あるいは切断後に存
在する部分の側で該境界線に接するか、もしくはある長
さだけ離して切断前に溝を設けることを特徴とする基板
切断方法。(1) Cut the board to be cut so that it overlaps the boundary line between the part to be cut and the part that will exist after cutting, or be in contact with the boundary line on the side of the part that will exist after cutting, or be cut by a certain length. A substrate cutting method characterized by providing a groove at the front.
特徴とする特許請求の範囲第1項記載の基板切断方法。(2) The substrate cutting method according to claim 1, wherein the depth of the groove is ⅕ or less of the thickness of the substrate.
ることを特徴とする特許請求の範囲第1項記載の基板切
断方法。(3) The substrate cutting method according to claim 1, wherein the groove is created by etching or using a cutting blade.
厚さの1/50から1/5、幅が1/500から1/1
0の溝を設けることを特徴とする特許請求の範囲第1項
記載の基板切断方法。(4) Using quartz as the substrate that requires cutting, the depth is 1/50 to 1/5 of the substrate thickness, and the width is 1/500 to 1/1.
2. The substrate cutting method according to claim 1, wherein a groove of 0 is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59193729A JPS6189012A (en) | 1984-09-14 | 1984-09-14 | Method of cutting substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59193729A JPS6189012A (en) | 1984-09-14 | 1984-09-14 | Method of cutting substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6189012A true JPS6189012A (en) | 1986-05-07 |
Family
ID=16312832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59193729A Pending JPS6189012A (en) | 1984-09-14 | 1984-09-14 | Method of cutting substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6189012A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330357A (en) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | Semiconductor chip and manufacture thereof |
JPH06169014A (en) * | 1992-03-12 | 1994-06-14 | Toshiba Corp | Compound semiconductor device and manufacture thereof |
JP2002231659A (en) * | 2001-02-05 | 2002-08-16 | Hitachi Ltd | Method for manufacturing semiconductor device |
-
1984
- 1984-09-14 JP JP59193729A patent/JPS6189012A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330357A (en) * | 1989-06-27 | 1991-02-08 | Mitsubishi Electric Corp | Semiconductor chip and manufacture thereof |
JPH06169014A (en) * | 1992-03-12 | 1994-06-14 | Toshiba Corp | Compound semiconductor device and manufacture thereof |
JP2002231659A (en) * | 2001-02-05 | 2002-08-16 | Hitachi Ltd | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5904548A (en) | Trench scribe line for decreased chip spacing | |
US8288842B2 (en) | Method for dicing semiconductor wafers | |
US5786266A (en) | Multi cut wafer saw process | |
US5597766A (en) | Method for detaching chips from a wafer | |
CN100409411C (en) | Semiconductor-device manufacturing method | |
US6887771B2 (en) | Semiconductor device and method for fabricating the same | |
US20080029877A1 (en) | Method for separating package of wlp | |
JP3166122B2 (en) | How to cut a crystal using a work plate | |
EP0776029B1 (en) | Improvements in or relating to semiconductor chip separation | |
JPS6189012A (en) | Method of cutting substrate | |
JP2004221423A (en) | Method for manufacturing semiconductor device | |
JPH065701A (en) | Manufacture of semiconductor device | |
JP2013062372A (en) | Device wafer and method for cutting device wafer | |
JPH1083976A (en) | Semiconductor device and manufacturing method thereof | |
JPH08213348A (en) | Dividing method of crystal wafer | |
JPH06338563A (en) | Semiconductor device and manufacture thereof | |
JPS6335307A (en) | Methd of cutting semiconductor wafer | |
JPS61214421A (en) | Semiconductor wafer | |
JPH05102300A (en) | Semiconductor device | |
JPS61249709A (en) | Method of cutting semiconductor wafer | |
JPH02162750A (en) | Manufacture of semiconductor device | |
JPS6189013A (en) | Method of cutting substrate | |
JPH03139862A (en) | Semiconductor device | |
JPH0246716A (en) | Silicon wafer | |
JP2001217210A (en) | Dicing method |