JP2013062372A - Device wafer and method for cutting device wafer - Google Patents

Device wafer and method for cutting device wafer Download PDF

Info

Publication number
JP2013062372A
JP2013062372A JP2011199730A JP2011199730A JP2013062372A JP 2013062372 A JP2013062372 A JP 2013062372A JP 2011199730 A JP2011199730 A JP 2011199730A JP 2011199730 A JP2011199730 A JP 2011199730A JP 2013062372 A JP2013062372 A JP 2013062372A
Authority
JP
Japan
Prior art keywords
device wafer
wafer
groove
street
crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011199730A
Other languages
Japanese (ja)
Inventor
Hajime Tomokage
肇 友景
Yasuyoshi Fujimoto
泰義 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Diamond Industrial Co Ltd
Fukuoka University
Original Assignee
Mitsuboshi Diamond Industrial Co Ltd
Fukuoka University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Diamond Industrial Co Ltd, Fukuoka University filed Critical Mitsuboshi Diamond Industrial Co Ltd
Priority to JP2011199730A priority Critical patent/JP2013062372A/en
Publication of JP2013062372A publication Critical patent/JP2013062372A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a device wafer from which each individual chip can be precisely divided.SOLUTION: A device wafer 100 includes a groove 10 formed by etching a substrate 1 in a wafer processing step and arranged on a street 3 along the extension direction of the street 3. The groove 10 is continuous with a crack 20 in a planar view of the device wafer 100, the crack being formed by being pressed relative to the device wafer 100 by a rotary knife 200 of a scriber.

Description

本発明は、基板上に複数の素子がマトリックス状にそれぞれ形成されたチップ領域と当該隣り合うチップ領域間にあるストリートとを備えるデバイスウェハ及びそのデバイスウェハを個々のチップに分割するデバイスウェハの切断方法に関する。   The present invention relates to a device wafer having a chip region in which a plurality of elements are formed in a matrix on a substrate and a street between the adjacent chip regions, and a device wafer cutting that divides the device wafer into individual chips. Regarding the method.

半導体の製造プロセスは、ウェハ製造工程、ウェハ処理工程、チップ化工程及び組立工程に大別される。
このうち、チップ化工程は、ウェハ処理工程で電子回路の形成されたウェハから各デバイスを個々のチップに切り出す工程であり、ウェハから個々のチップを切り出す方法として、薄いブレードの外周刃を用いてダイシングするダイシング法や、スクライブ・ブレーキング法などがある。
Semiconductor manufacturing processes are roughly divided into a wafer manufacturing process, a wafer processing process, a chip forming process, and an assembly process.
Of these, the chip forming process is a process of cutting each device into individual chips from the wafer on which the electronic circuit is formed in the wafer processing process. As a method of cutting individual chips from the wafer, a thin blade outer peripheral blade is used. There are dicing method for dicing and scribing / braking method.

このダイシング法では、硬質のシリコンを切るために、高速回転するダイヤモンドブレードが熱を帯び、研削した導電性のシリコンくずが発生する。このため、ダイシング法では、ブレードを冷却し、シリコンくずを切断場所から排出するための大量の純水をウェハに対して流すことになり、MEMS(Micro Electro Mechanical Systems)デバイスをパターン描画したウェハに適用することができない。特に、配線における層間絶縁膜として使用されるLow−k材料は、多孔質で機械的強度がないために、そのままブレードダイシングすると破壊してしまい、ダイシング法を適用することができない。   In this dicing method, in order to cut hard silicon, a diamond blade rotating at high speed is heated, and ground conductive silicon waste is generated. For this reason, in the dicing method, a large amount of pure water for cooling the blade and discharging silicon waste from the cutting site is flowed to the wafer, and a MEMS (Micro Electro Mechanical Systems) device is applied to the patterned wafer. It cannot be applied. In particular, the low-k material used as the interlayer insulating film in the wiring is porous and lacks mechanical strength. Therefore, if the blade-dicing is performed as it is, the material is destroyed and the dicing method cannot be applied.

これに対し、スクライブ・ブレーキング法は、ブレードの冷却及びシリコンくずの排出のための純水を必要とせず、ダイヤモンドツールでウェハ表面に碁盤の目状の浅いキズをつけた後、ウェハに圧力をかけて、キズに沿ってウェハを割り、チップ化する方法であり、化合物半導体などを主として小型チップ(5mm角以下)の製造に適用されている。   In contrast, the scribing and braking method does not require pure water for cooling the blade and discharging silicon scraps, and after applying a shallow scratch on the wafer surface to the wafer surface with a diamond tool, the pressure is applied to the wafer. In this method, the wafer is divided along the scratches into chips, and compound semiconductors are mainly applied to the manufacture of small chips (5 mm square or less).

例えば、従来の半導体レーザの製造方法は、GaN基板の上に、複数のリッジ部が設けられた半導体層を形成する工程と、半導体層の側からGaN基板に所定の間隔を置いて複数のキズを設ける工程と、キズに沿ってGaN基板を劈開する工程とを有する半導体レーザの製造方法であって、劈開する工程の前において、半導体層には、複数のリッジ部と複数のキズとの各間であって複数のキズと同一直線上に少なくとも1つの溝が設けられている(例えば、特許文献1参照)。   For example, a conventional method for manufacturing a semiconductor laser includes a step of forming a semiconductor layer provided with a plurality of ridges on a GaN substrate, and a plurality of scratches at a predetermined interval from the semiconductor layer side to the GaN substrate. And a step of cleaving the GaN substrate along the scratch, wherein the semiconductor layer includes a plurality of ridge portions and a plurality of scratches before the cleavage step. At least one groove is provided on the same straight line as a plurality of scratches (for example, see Patent Document 1).

また、従来の結晶ウェハの分割方法は、結晶ウェハのへき開面と結晶ウェハ表面の交線に平行なグリッドラインの交点およびその近傍にのみウェハ分割用溝を形成する工程と、前記ウェハ分割用溝が形成された前記グリッドラインに外力を印可する工程とを含む(例えば、特許文献2参照)。   Further, a conventional method for dividing a crystal wafer includes a step of forming a wafer dividing groove only at and near the intersection of a grid line parallel to the intersection of the cleavage plane of the crystal wafer and the surface of the crystal wafer, and the wafer dividing groove. A step of applying an external force to the grid line formed with (see, for example, Patent Document 2).

特開2008−227461号公報JP 2008-227461 A 特開平8−213348号公報JP-A-8-213348

従来の半導体レーザの製造方法においては、溝とスクライブマークとが一方向(劈開方向、劈開線)に沿って形成されているが、この方向と直交する方向(共振器方向)に沿って溝とスクライブマークとが形成されていない。このため、従来の半導体レーザの製造方法においては、バーに溝又はスクライブマークがないため、バーを精度よくチップに分割することができず、チップの角部にチッピングが生じる恐れがある。
なお、従来の半導体レーザの製造方法において、溝は、GaNウェハの劈開の際に、劈開の進行方向に集中する応力を緩和して所望の方向に劈開させるためのものであり、GaNウェハをエッチングすることなく、GaNウェハ上の薄膜をエッチングして形成するために、単独でGaNウェハの劈開を可能にする深さではない。
In the conventional semiconductor laser manufacturing method, the groove and the scribe mark are formed along one direction (cleavage direction, cleavage line), but the groove and the scribe mark are formed along a direction perpendicular to this direction (resonator direction). A scribe mark is not formed. For this reason, in the conventional semiconductor laser manufacturing method, since there is no groove or scribe mark in the bar, the bar cannot be accurately divided into chips, and chipping may occur at the corners of the chip.
In the conventional semiconductor laser manufacturing method, the groove is used to relieve the stress concentrated in the cleaving direction when cleaving the GaN wafer and cleave the GaN wafer in a desired direction. Without the depth, it is not a depth that allows the GaN wafer to be cleaved alone because the thin film on the GaN wafer is formed by etching.

また、従来の結晶ウェハの分割方法は、グリッドラインの交点及びその近傍以外にウェハ分割用溝を形成しておらず、ダイシングテープの下面側からウェハ分割治具を押圧するのみでは、結晶ウェハから精度よくチップを分割することができず、チップのエッジ部にチッピングが生じる恐れがある。   Further, the conventional method for dividing a crystal wafer does not form a wafer dividing groove except at the intersection of the grid lines and the vicinity thereof, and by simply pressing the wafer dividing jig from the lower surface side of the dicing tape, The chip cannot be divided with high accuracy, and chipping may occur at the edge portion of the chip.

本発明は、上述のような課題を解決するためになされたもので、デバイスウェハから個々のチップを精度よく分割することができるデバイスウェハ及びデバイスウェハの切断方法を提供することを目的とする。   SUMMARY An advantage of some aspects of the invention is that it provides a device wafer and a device wafer cutting method capable of accurately dividing individual chips from a device wafer.

本発明に係るデバイスウェハにおいては、ウェハ処理工程で基板をエッチングすることにより形成され、ストリートの延在方向に沿って当該ストリートに配設される溝部を備え、溝部が、スクライバーの回転刃によりデバイスウェハに対して押圧されて形成される亀裂に、デバイスウェハの平面視で連続又は重畳するものである。   The device wafer according to the present invention is formed by etching a substrate in a wafer processing step, and includes a groove portion disposed in the street along the street extending direction, and the groove portion is formed by a rotating blade of a scriber. It is continuous or overlaps with a crack formed by being pressed against the wafer in a plan view of the device wafer.

開示のデバイスウェハは、ストリートに配設される溝部が、スクライバーの回転刃により形成される亀裂の進展を補助して、デバイスウェハから個々のチップを精度よく分割することができるという効果を奏する。   The disclosed device wafer has an effect that the grooves disposed on the streets assist the progress of cracks formed by the rotating blades of the scriber, and the individual chips can be accurately divided from the device wafer.

(a)は第1の実施形態に係るデバイスウェハの概略構成を示す平面図であり、(b)は図1(a)に示すデバイスウェハの部分拡大図である。(A) is a top view which shows schematic structure of the device wafer which concerns on 1st Embodiment, (b) is the elements on larger scale of the device wafer shown to Fig.1 (a). (a)は図1(b)に示すデバイスウェハの矢視A−A’線の断面図であり、(b)は図1(b)に示すデバイスウェハの矢視B−B’線の断面図であり、(c)は図1(b)に示すデバイスウェハの矢視C−C’線の断面図であり、(d)は図1(b)に示すデバイスウェハの矢視D−D’線の断面図であり、(e)はスクライバーの回転刃の進行方向を説明するための説明図である。(A) is sectional drawing of the arrow AA 'line of the device wafer shown in Drawing 1 (b), and (b) is a sectional view of the arrow BB' line of the device wafer shown in Drawing 1 (b). It is a figure, (c) is sectional drawing of the arrow CC 'line of the device wafer shown in FIG.1 (b), (d) is arrow DD of the device wafer shown in FIG.1 (b). It is sectional drawing of a line, (e) is explanatory drawing for demonstrating the advancing direction of the rotary blade of a scriber. (a)は図2(d)に示す断面図における溝部の一端部と亀裂とが平面視で連続する一例を説明するための説明図であり、(b)は図2(d)に示す断面図における溝部の他端部と亀裂とが平面視で連続する一例を説明するための説明図であり、(c)は図2(d)に示す断面図における溝部の一端部と亀裂の始点とが平面視で連続する一例を説明するための説明図であり、(d)は図2(d)に示す断面図における溝部の他端部と亀裂の終点とが平面視で連続する一例を説明するための説明図である。(A) is explanatory drawing for demonstrating an example with which the one end part of a groove part and a crack continue in planar view in sectional drawing shown in FIG.2 (d), (b) is a cross section shown in FIG.2 (d). It is explanatory drawing for demonstrating an example with which the other end part of a groove part and a crack in a figure continue in planar view, (c) is one end part of the groove part in the sectional view shown in FIG.2 (d), and the starting point of a crack. FIG. 4D is an explanatory diagram for explaining an example in which the groove is continuous in plan view, and FIG. 2D is a diagram illustrating an example in which the other end of the groove and the end point of the crack are continuous in plan view in the cross-sectional view shown in FIG. It is explanatory drawing for doing. (a)は第1の実施形態に係る他のデバイスウェハの概略構成を示す平面図であり、(b)は図4(a)に示すデバイスウェハの部分拡大図である。(A) is a top view which shows schematic structure of the other device wafer which concerns on 1st Embodiment, (b) is the elements on larger scale of the device wafer shown to Fig.4 (a). (a)は図4(b)に示すデバイスウェハの矢視A−A’線の断面図であり、(b)は図4(b)に示すデバイスウェハの矢視B−B’線の断面図であり、(c)は図4(b)に示すデバイスウェハの矢視C−C’線の断面図である。(A) is sectional drawing of the arrow AA 'line of the device wafer shown in Drawing 4 (b), and (b) is a sectional view of the arrow BB' line of the device wafer shown in Drawing 4 (b). It is a figure, (c) is sectional drawing of the arrow CC 'line of the device wafer shown in FIG.4 (b). (a)は図4(b)に示すストリートにおける溝部と亀裂とが平面視で重畳する一例を説明するための説明図であり、(b)は図4(b)に示すストリートにおける溝部と亀裂とが平面視で重畳する他の例を説明するための説明図であり、(c)は図4(b)に示すストリートにおける溝部と亀裂とが平面視で重畳しない一例を説明するための説明図であり、(d)は図4(b)に示すストリートにおける溝部と亀裂とが平面視で重畳しない他の例を説明するための説明図である。(A) is explanatory drawing for demonstrating an example with which the groove part and crack in the street shown in FIG.4 (b) overlap in planar view, (b) is the groove part and crack in the street shown in FIG.4 (b). And FIG. 4C is an explanatory diagram for explaining another example in which the grooves and cracks in the street shown in FIG. 4B are not superimposed in a plan view. It is a figure, (d) is explanatory drawing for demonstrating the other example in which the groove part and crack in the street shown in FIG.4 (b) do not overlap by planar view. (a)は基板上に酸化シリコン膜、窒化シリコン膜及びフォトレジスト膜を成膜した状態を示す断面図であり、(b)はフォトレジスト膜に開口を形成した状態を示す断面図であり、(c)は窒化シリコン膜及びフォトレジスト膜に開口部を形成した状態を示す断面図であり、(d)は窒化シリコン膜上のフォトレジストパターンを除去した状態を示す断面図であり、(e)は基板に溝部を形成した状態を示す断面図である。(A) is a sectional view showing a state in which a silicon oxide film, a silicon nitride film, and a photoresist film are formed on a substrate, and (b) is a sectional view showing a state in which an opening is formed in the photoresist film, (C) is a cross-sectional view showing a state in which an opening is formed in the silicon nitride film and the photoresist film, and (d) is a cross-sectional view showing a state in which the photoresist pattern on the silicon nitride film is removed. ) Is a cross-sectional view showing a state in which a groove is formed on the substrate. (a)はテープ貼付工程の一例を説明するための説明図であり、(b)はスクライブ工程の一例を説明するための説明図であり、(c)はブレイク工程の一例を説明するための説明図であり、(d)はバー状のデバイスウェハの一例を説明するための説明図である。(A) is explanatory drawing for demonstrating an example of a tape sticking process, (b) is explanatory drawing for demonstrating an example of a scribe process, (c) is for demonstrating an example of a breaking process. It is explanatory drawing, (d) is explanatory drawing for demonstrating an example of a bar-shaped device wafer. (a)はテープ貼付工程の他の例を説明するための説明図であり、(b)はスクライブ工程の他の例を説明するための説明図であり、(c)はブレイク工程の他の例を説明するための説明図であり、(d)はバー状のデバイスウェハの他の例を説明するための説明図である。(A) is explanatory drawing for demonstrating the other example of a tape sticking process, (b) is explanatory drawing for demonstrating the other example of a scribe process, (c) is another figure of a break process. It is explanatory drawing for demonstrating an example, (d) is explanatory drawing for demonstrating the other example of a bar-shaped device wafer.

(本発明の第1の実施形態)
デバイスウェハ100は、図1及び図2又は図4及び図5に示すように、ウェハ製造工程を経て作製されたシリコン(Si)や窒化ガリウム(GaN)等の半導体ウェハ(以下、「基板1」と称す)上に、ウェハ処理工程により、複数の素子がマトリクス状にそれぞれ形成されたチップ領域2と、当該隣り合うチップ領域2間にあるストリート3と、を備える。
(First embodiment of the present invention)
As shown in FIG. 1 and FIG. 2 or FIG. 4 and FIG. 5, the device wafer 100 is a semiconductor wafer (hereinafter referred to as “substrate 1”) such as silicon (Si) or gallium nitride (GaN) manufactured through the wafer manufacturing process. In addition, a chip region 2 in which a plurality of elements are respectively formed in a matrix by a wafer processing step and a street 3 between the adjacent chip regions 2 are provided.

また、デバイスウェハ100は、ウェハ処理工程で基板1をエッチングすることにより形成され、ストリート3の延在方向に沿って当該ストリート3に配設される溝部10を備える。
この溝部10は、図8(b)又は図9(b)に示すスクライバーの回転刃(ディスク状のカッターホイール)200によりデバイスウェハ100に対して押圧されて形成される亀裂20に、デバイスウェハ100の平面視で連続又は重畳することになる。
Further, the device wafer 100 is formed by etching the substrate 1 in a wafer processing step, and includes a groove portion 10 disposed on the street 3 along the extending direction of the street 3.
The groove 10 is formed in the device wafer 100 in a crack 20 formed by being pressed against the device wafer 100 by a rotary blade (disc-shaped cutter wheel) 200 of a scriber shown in FIG. 8B or FIG. It will be continuous or superposed in plan view.

なお、図2、図3及び図5においては、基板1の厚みと、溝部10の長さ、幅及び深さと、亀裂20の長さ、幅及び深さと、ウェハ処理工程で成膜される薄膜(酸化シリコン膜、窒化シリコン膜、酸化膜、保護膜等)の膜厚との寸法差が顕著であるため、薄膜の図示を省略し、基板1、溝部10及び亀裂20の縮尺を変更して図示している。   2, 3 and 5, the thickness of the substrate 1, the length, width and depth of the groove 10, the length, width and depth of the crack 20, and the thin film formed in the wafer processing step. Since the dimensional difference with the film thickness (silicon oxide film, silicon nitride film, oxide film, protective film, etc.) is remarkable, the illustration of the thin film is omitted, and the scale of the substrate 1, the groove 10 and the crack 20 is changed. It is shown.

ここで、溝部10が亀裂20にデバイスウェハ100の平面視で連続するとは、図3(a)又は図3(b)に示すように、デバイスウェハ100における素子が形成された表面101側をスクライビングして表面101に亀裂20を入れた場合に、溝部10と亀裂20とが一体となることである。   Here, the groove 10 is continuous with the crack 20 in a plan view of the device wafer 100, as shown in FIG. 3A or FIG. 3B, scribing the surface 101 side of the device wafer 100 where the elements are formed. When the crack 20 is made in the surface 101, the groove 10 and the crack 20 are integrated.

また、溝部10が亀裂20にデバイスウェハ100の平面視で連続するとは、図3(c)又は図3(d)に示すように、デバイスウェハ100の表面101に対向する裏面102側をスクライビングして裏面102に亀裂20を入れた場合に、基板1を介して溝部10と亀裂20とが重畳することである。   Further, the groove 10 is continuous with the crack 20 in a plan view of the device wafer 100, as shown in FIG. 3C or FIG. 3D, the back surface 102 side facing the front surface 101 of the device wafer 100 is scribed. In other words, when the crack 20 is made in the back surface 102, the groove 10 and the crack 20 overlap with each other through the substrate 1.

なお、図3(c)においては、溝部10の端部のうち回転刃200の進行方向側の端部(以下、「一端部10a」と称す)と、亀裂20の始点20aと、が基板1を介して一致する場合を図示しているが、基板1を介して溝部10と亀裂20とが重畳するのであれば、溝部10の一端部10aと亀裂20の始点20aとが一致する必要はない。   In FIG. 3C, the end portion of the groove portion 10 on the traveling direction side of the rotary blade 200 (hereinafter referred to as “one end portion 10 a”) and the starting point 20 a of the crack 20 are the substrate 1. However, if the groove 10 and the crack 20 overlap with each other via the substrate 1, the one end 10a of the groove 10 and the start point 20a of the crack 20 do not need to match. .

同様に、図3(d)においては、溝部10の端部のうち回転刃200の反進行方向側の端部(以下、「他端部10b」と称す)と、亀裂20の終点20bと、が基板1を介して一致する場合を図示しているが、基板1を介して溝部10と亀裂20とが重畳するのであれば、溝部10の他端部10bと亀裂20の終点20bとが一致する必要はない。   Similarly, in FIG. 3D, the end portion of the groove portion 10 on the side opposite to the traveling direction of the rotary blade 200 (hereinafter referred to as “other end portion 10 b”), the end point 20 b of the crack 20, However, if the groove portion 10 and the crack 20 overlap with each other through the substrate 1, the other end portion 10b of the groove portion 10 and the end point 20b of the crack 20 coincide with each other. do not have to.

また、溝部10が亀裂20にデバイスウェハ100の平面視で重畳するとは、図6(a)に示すように、デバイスウェハ100の表面101に亀裂20を入れた場合に、溝部10内に亀裂20が入ることであり、図6(c)に示すように、溝部10外に亀裂20が入る場合を含まない。   Further, the groove 10 overlaps with the crack 20 in a plan view of the device wafer 100 when the crack 20 is formed in the surface 101 of the device wafer 100 as shown in FIG. This does not include the case where the crack 20 is formed outside the groove 10 as shown in FIG.

また、溝部10が亀裂20にデバイスウェハ100の平面視で重畳するとは、図6(b)に示すように、デバイスウェハ100の裏面102に亀裂20を入れた場合に、基板1を介して溝部10と亀裂20とが重畳することであり、図6(d)に示すように、基板1を介して溝部10と亀裂20とが重畳しない場合を含まない。   Also, the groove 10 is superimposed on the crack 20 in a plan view of the device wafer 100 when the crack 20 is made on the back surface 102 of the device wafer 100 as shown in FIG. 6B. 10 and the crack 20 overlap, and does not include the case where the groove 10 and the crack 20 do not overlap via the substrate 1 as shown in FIG.

本実施形態に係るデバイスウェハ100は、溝部10が亀裂20にデバイスウェハ100の平面視で連続又は重畳することにより、スクライブ工程で形成する亀裂20による垂直クラックが溝部10に連結し、不連続又は非重畳である場合と比較して、ブレイク工程で垂直クラックの進展を容易にするという作用効果を奏する。   In the device wafer 100 according to the present embodiment, the groove 10 is continuous or overlapped with the crack 20 in a plan view, whereby the vertical crack due to the crack 20 formed in the scribing process is connected to the groove 10 and is discontinuous or Compared to the case of non-overlapping, the effect of facilitating the progress of vertical cracks in the breaking process is achieved.

なお、スクライバーの回転刃200の周縁部201は、チップ領域2に形成される素子の構造(基板1の厚み)に依存し、ブレイク工程において、デバイスウェハ100を個々のチップに分割することができる、亀裂20の長さ、幅及び深さになるような刃先が選択される。例えば、回転刃200の周縁部201は、基板1の厚みが約150μmである場合に、亀裂20の長さが約40μm〜50μmとなり、亀裂20の幅が約10μmとなり、亀裂20の深さが約5μmとなる、回転刃200の周縁部201に沿って所定間隔で周設されるV字形状、U字形状、鋸形状又は矩形形状等の突起を形成してなる刃先が選択される。   The peripheral portion 201 of the rotary blade 200 of the scriber depends on the structure of the element formed in the chip region 2 (the thickness of the substrate 1), and the device wafer 100 can be divided into individual chips in the breaking process. The cutting edge is selected so as to be the length, width and depth of the crack 20. For example, in the peripheral edge 201 of the rotary blade 200, when the thickness of the substrate 1 is about 150 μm, the length of the crack 20 is about 40 μm to 50 μm, the width of the crack 20 is about 10 μm, and the depth of the crack 20 is A cutting edge formed by forming protrusions such as a V shape, a U shape, a saw shape, or a rectangular shape that are provided at predetermined intervals along the peripheral edge 201 of the rotary blade 200, which is approximately 5 μm.

また、溝部10は、亀裂20に対応して、長さが亀裂20の長さ以上に設定され、幅が亀裂20の幅以上に設定され、深さが亀裂20の深さ以上に設定される。
なお、本実施形態においては、スクライバーの回転刃200が、複数の突起を周縁部201に有し、溝部10が、回転刃200の打点衝撃によりデバイスウェハ100上に形成される亀裂20にデバイスウェハ100の平面視で連続するように、ストリート3の延在方向に沿って当該ストリート3に複数配設される(図1参照)。例えば、溝部10は、亀裂20が約40μmの長さ、約10μmの幅及び約5μmの深さである場合に、長さが約120μmに設定され、幅が約30μmに設定され、深さが50μmに設定される。
In addition, the groove 10 is set to have a length equal to or greater than the length of the crack 20, a width equal to or greater than the width of the crack 20, and a depth equal to or greater than the depth of the crack 20. .
In the present embodiment, the rotary blade 200 of the scriber has a plurality of protrusions on the peripheral edge portion 201, and the groove portion 10 is formed on the crack 20 formed on the device wafer 100 by the impact of the impact of the rotary blade 200. A plurality of streets 3 are arranged along the extending direction of the streets 3 so as to be continuous in a plan view of 100 (see FIG. 1). For example, the groove 10 has a length of about 120 μm, a width of about 30 μm, and a depth of about 20 μm when the crack 20 has a length of about 40 μm, a width of about 10 μm and a depth of about 5 μm. 50 μm is set.

しかしながら、溝部10は、スクライビング工程後からブレイク工程前までのデバイスウェハ100の搬送中に、個々のチップ(バー)に分割されない強度をデバイスウェハ100に保持させる溝の深さであるならば、一のストリート3の一端から他端にかけて連続する一の溝であってもよい(図4参照)。   However, if the groove portion 10 has a groove depth that allows the device wafer 100 to hold strength that is not divided into individual chips (bars) during the transfer of the device wafer 100 from after the scribing process to before the breaking process, one groove The groove 3 may be one continuous groove from one end to the other end of the street 3 (see FIG. 4).

特に、本実施形態に係る溝部10は、図1(b)に示すように、複数のストリート3が交差する部分(以下、「交差領域3a」と称す)で当該各ストリート3の延在方向に沿って互いに交差する十字形状の十字溝部11と、隣り合う十字溝部11間(以下、「直線領域3b」と称す)にストリート3の延在方向に沿って延在する直線形状の直線溝部12と、を備える。   In particular, as shown in FIG. 1B, the groove portion 10 according to the present embodiment is a portion where a plurality of streets 3 intersect (hereinafter referred to as “intersection region 3 a”) in the extending direction of the streets 3. A cross-shaped cross groove portion 11 that intersects with each other, and a linear straight groove portion 12 that extends along the extending direction of the street 3 between the adjacent cross-groove portions 11 (hereinafter referred to as “straight region 3b”). .

このように、デバイスウェハ100は、ストリート3の交差領域3aに十字溝部11を配設することにより、スクライブ工程で形成する亀裂20による垂直クラックが、ブレイク工程で十字溝部11(ストリート3)の延在方向に進展し、ストリート3の交差領域3aでチップ領域2に進展することがなく、チップの角部におけるチッピングの発生を防止することができるという作用効果を奏する。   As described above, the device wafer 100 is provided with the cross groove portion 11 in the intersecting region 3a of the street 3 so that the vertical crack caused by the crack 20 formed in the scribing process is extended to the cross groove portion 11 (street 3) in the breaking process. It progresses in the present direction, and does not progress to the chip region 2 at the intersection region 3a of the street 3, so that it is possible to prevent the occurrence of chipping at the corner of the chip.

また、デバイスウェハ100は、ストリート3の直線領域3bに直線溝部12を配設することにより、スクライブ工程で形成する亀裂20による垂直クラックが、ブレイク工程で直線溝部12(ストリート3)の延在方向に進展し、ストリート3の直線領域3bでチップ領域2に進展することがなく、チップのエッジ部におけるチッピングの発生を防止することができるという作用効果を奏する。   Further, in the device wafer 100, by arranging the straight groove portion 12 in the straight region 3b of the street 3, the vertical crack caused by the crack 20 formed in the scribing process is extended in the extending direction of the straight groove portion 12 (street 3) in the breaking process. Thus, the straight region 3b of the street 3 does not progress to the chip region 2, and the chipping at the edge portion of the chip can be prevented.

なお、デバイスウェハ100の平面視における溝部10の平面形状は、図1(b)に示すように、溝部10の端部のうち回転刃200の進行方向側(一端部10a)が、当該回転刃200の進行方向に向かう先細り形状であり、特に、デバイスウェハ100の平面視におけるストリート3の延在方向に沿う溝部10の中心線上に、溝部10の長さ方向の先端が位置する先細り形状であることが好ましい。   The planar shape of the groove 10 in a plan view of the device wafer 100 is such that the traveling direction side (one end 10a) of the rotary blade 200 in the end of the groove 10 is the rotary blade as shown in FIG. 200 is a taper shape in which the tip in the length direction of the groove portion 10 is located on the center line of the groove portion 10 along the extending direction of the street 3 in a plan view of the device wafer 100. It is preferable.

このように、デバイスウェハ100は、溝部10の平面形状が溝部10の一端部10aで先細り形状であることにより、ストリート3の中心線上に回転刃200を誘導することができ、ストリート3の中心線上に入れられた亀裂20による垂直クラックをストリート3の延在方向に精度よく進展させることができるという作用効果を奏する。   Thus, the device wafer 100 can guide the rotary blade 200 on the center line of the street 3 because the planar shape of the groove portion 10 is tapered at the one end portion 10 a of the groove portion 10. The vertical cracks caused by the cracks 20 inserted into the wall 3 can be accurately advanced in the direction in which the streets 3 extend.

なお、ブレイク工程においては、溝部10の一端部10aから垂直クラックを進展させるのであるが、溝部10の他端部10bは垂直クラックの進展にあまり寄与しない。このため、本実施形態においては、溝部10の一端部10aのみを先細り形状としているが、少なくとも溝部10の一端部10aのみを先細り形状とすれば、溝部10の一端部10a及び他端部10bの両端部を先細り形状にしてもよい。   In the breaking process, vertical cracks are propagated from one end 10a of the groove 10, but the other end 10b of the groove 10 does not contribute much to the progress of the vertical crack. Therefore, in the present embodiment, only one end 10a of the groove 10 is tapered, but if at least only one end 10a of the groove 10 is tapered, the one end 10a and the other end 10b of the groove 10 are tapered. Both end portions may be tapered.

また、本実施形態においては、図2(e)に示すように、スクライバーの回転刃200の往復運動により、互いに平行の隣り合うストリート3において、回転刃200の進行方向が逆転するために、溝部10の平面形状は、図1(b)に示すように、互いに平行の隣り合うストリート3において、相反する方向に先細り形状としている。   Moreover, in this embodiment, as shown in FIG.2 (e), since the reciprocating motion of the rotary blade 200 of a scriber reverses the advancing direction of the rotary blade 200 in the adjacent streets 3 parallel to each other, the groove portion As shown in FIG. 1B, the planar shape 10 is tapered in the opposite directions on the adjacent streets 3 parallel to each other.

しかしながら、溝部10の平面形状を、互いに平行の隣り合うストリート3において、相反する方向に先細り形状にすることは、スクライバーの回転刃200の進行方向と溝部10の他端部10bに対する一端部10aの方向とを合致させる必要がある。このため、溝部10の平面形状は、回転刃200の進行方向及び反進行方向に対応することができるように、溝部10の一端部10a及び他端部10bの両端を先細り形状にすることが好ましい。   However, when the planar shape of the groove portion 10 is tapered in the opposite streets 3 parallel to each other, the direction of travel of the rotary blade 200 of the scriber and the one end portion 10a of the other end portion 10b of the groove portion 10 are It is necessary to match the direction. For this reason, it is preferable that both ends of the one end portion 10a and the other end portion 10b of the groove portion 10 are tapered so that the planar shape of the groove portion 10 can correspond to the advancing direction and the counter-advancing direction of the rotary blade 200. .

また、ストリート3の延在方向に対して垂直方向の断面視における溝部10の断面形状は、図2(b)及び図2(c)に示すように、デバイスウェハ100の深さ方向に向かう先細り形状であり、特に、デバイスウェハ100の平面視におけるストリート3の延在方向に沿う溝部10の中心線の直下に、溝部10の深さ方向の先端が位置する先細り形状であることが好ましい。   Further, the cross-sectional shape of the groove 10 in a cross-sectional view perpendicular to the extending direction of the street 3 is tapered toward the depth direction of the device wafer 100 as shown in FIGS. 2 (b) and 2 (c). In particular, it is preferable to have a tapered shape in which the tip in the depth direction of the groove 10 is located immediately below the center line of the groove 10 along the extending direction of the street 3 in plan view of the device wafer 100.

このように、デバイスウェハ100は、溝部10の断面形状が先細り形状であることにより、スクライブ工程で形成する亀裂20による垂直クラックを、ブレイク工程でデバイスウェハ100の深さ方向に精度よく進展させることができるという作用効果を奏する。   As described above, the device wafer 100 has a taper shape in the cross section of the groove portion 10, so that the vertical crack caused by the crack 20 formed in the scribing process can be accurately advanced in the depth direction of the device wafer 100 in the breaking process. There is an effect of being able to.

なお、1本のストリート3に延在する溝部10の個数及び形状は、基板1の寸法(ウェハ径、厚み)や回転刃200の周縁部201の形状によって、適宜設定するものであるが、チッピングが生じ易いチップの角部を保護するために、少なくともストリート3の交差領域3aに十字溝部11を配設することが好ましい。   The number and shape of the grooves 10 extending on one street 3 are appropriately set according to the dimensions of the substrate 1 (wafer diameter and thickness) and the shape of the peripheral edge 201 of the rotary blade 200. In order to protect the corners of the chip that are prone to occur, it is preferable to dispose the cross groove 11 at least in the intersection region 3 a of the street 3.

つぎに、本実施形態に係る溝部10の製造方法について、図7を用いて説明する。
なお、以下の説明では、基板1上に成膜した酸化シリコン膜4及び窒化シリコン膜5をエッチングする際に溝部10も同時に形成する場合について説明するが、溝部10は、ウェハ処理工程におけるエッチングにより形成するのであれば、この工程に限られるものではない。
Next, a method for manufacturing the groove 10 according to the present embodiment will be described with reference to FIG.
In the following description, the case where the groove portion 10 is simultaneously formed when the silicon oxide film 4 and the silicon nitride film 5 formed on the substrate 1 are etched will be described. However, the groove portion 10 is formed by etching in the wafer processing step. If it forms, it will not be restricted to this process.

まず、熱酸化法等により、基板1上に酸化シリコン膜4を成膜し、CVD(chemical vapor deposition)法等により、酸化シリコン膜4上に窒化シリコン膜5を堆積し、スピン塗布法等により、窒化シリコン膜5上にフォトレジスト膜6を塗布する(図7(a))。   First, a silicon oxide film 4 is formed on the substrate 1 by a thermal oxidation method or the like, a silicon nitride film 5 is deposited on the silicon oxide film 4 by a CVD (chemical vapor deposition) method or the like, and a spin coating method or the like is performed. Then, a photoresist film 6 is applied on the silicon nitride film 5 (FIG. 7A).

なお、酸化シリコン膜4は、窒化シリコン膜5と基板1との界面に生じるストレスを緩和し、このストレスに起因して基板1の表面に転位などの欠陥が発生するのを防止する。また、窒化シリコン膜5は、ストリート3における基板1をエッチングして溝部10を形成する際に、基板1の表面が酸化されることを防止するマスクとして使用する。   The silicon oxide film 4 relieves stress generated at the interface between the silicon nitride film 5 and the substrate 1 and prevents the occurrence of defects such as dislocations on the surface of the substrate 1 due to the stress. In addition, the silicon nitride film 5 is used as a mask for preventing the surface of the substrate 1 from being oxidized when the substrate 1 in the street 3 is etched to form the groove 10.

そして、リソグラフィ工程により、ストリート3の交差領域3a及び直線領域3bにおける所望の位置に開口を有するフォトレジストパターン7を、窒化シリコン膜5の上に形成する(図7(b))。   Then, a photoresist pattern 7 having an opening at a desired position in the intersection region 3a and the straight region 3b of the street 3 is formed on the silicon nitride film 5 by a lithography process (FIG. 7B).

その後、このフォトレジストパターン7をマスクにしたドライエッチングで、ストリート3の窒化シリコン膜5とその下部の酸化シリコン膜4とを選択的にエッチングすることにより、ストリート3の交差領域3a及び直線領域3bにおける所望の位置に開口部8を形成する(図7(c))。   Thereafter, by selectively etching the silicon nitride film 5 on the street 3 and the silicon oxide film 4 therebelow by dry etching using the photoresist pattern 7 as a mask, the intersection region 3a and the straight region 3b of the street 3 are obtained. The opening 8 is formed at a desired position in FIG. 7 (c).

そして、アッシング等により、窒化シリコン膜5上からフォトレジストパターン7を除去し(図7(d))、窒化シリコン膜5をマスクとして、ドライエッチングにより、基板1に溝部10を形成する(図7(e))。   Then, the photoresist pattern 7 is removed from the silicon nitride film 5 by ashing or the like (FIG. 7D), and the groove 10 is formed in the substrate 1 by dry etching using the silicon nitride film 5 as a mask (FIG. 7). (E)).

このように、デバイスウェハ100は、溝部10がウェハ処理工程で基板1をエッチングすることにより形成されることで、溝部10を形成する特別な工程を追加することなく、デバイスウェハ100の製造工程数及び製造コストの増加を抑制することができるという作用効果を奏する。   As described above, the device wafer 100 is formed by etching the substrate 1 in the wafer processing process, so that the number of manufacturing steps of the device wafer 100 can be reduced without adding a special process for forming the groove 10. And the effect that the increase in manufacturing cost can be suppressed is produced.

つぎに、デバイスウェハ100を個々のチップに分割する切断方法について、図8及び図9を用いて説明する。
なお、基板1上に素子を形成すると共に、ストリート3の延在方向に沿って当該ストリート3に複数の溝部10を形成する工程(ウェハ処理工程)については、前述した溝部10の製造方法を除き、通常のウェハ処理工程であるので、説明を省略する。
Next, a cutting method for dividing the device wafer 100 into individual chips will be described with reference to FIGS.
Note that a process (wafer processing step) in which elements are formed on the substrate 1 and a plurality of grooves 10 are formed in the streets 3 along the extending direction of the streets 3 (wafer processing step) except for the manufacturing method of the grooves 10 described above. Since this is a normal wafer processing step, description thereof is omitted.

まず、デバイスウェハ100の表面101をスクライビングする場合について、図8を用いて説明する。
ウェハ処理工程後に、図示しないウェハマウンタは、ウェハフレーム300とデバイスウェハ100との位置合わせを行ない、デバイスウェハ100の裏面102に粘着性樹脂テープである保護テープ400を貼着し、デバイスウェハ100をウェハフレーム300に固定する(テープ貼付工程、図8(a))。
First, the case where the surface 101 of the device wafer 100 is scribed will be described with reference to FIG.
After the wafer processing step, a wafer mounter (not shown) aligns the wafer frame 300 and the device wafer 100, attaches a protective tape 400, which is an adhesive resin tape, to the back surface 102 of the device wafer 100, and attaches the device wafer 100 to the device wafer 100. It fixes to the wafer frame 300 (tape pasting process, Fig.8 (a)).

そして、図示しないスクライバーは、デバイスウェハ100の表面101に対して回転刃200を圧接状態で溝部10に対応させて転動し(図8(b))、デバイスウェハ100の平面視で溝部10に連続又は重畳する亀裂20からなるスクライブラインを、デバイスウェハ100の表面101に形成する(スクライブ工程、図3(a)、図3(b)又は図6(a))。   Then, a scriber (not shown) rolls the rotary blade 200 against the surface 101 of the device wafer 100 in a state of being pressed against the groove portion 10 (FIG. 8B), and moves to the groove portion 10 in a plan view of the device wafer 100. A scribe line composed of continuous or overlapping cracks 20 is formed on the surface 101 of the device wafer 100 (scribing step, FIG. 3A, FIG. 3B, or FIG. 6A).

そして、図示しないブレイク装置は、ストリート3に延在する溝部10及び亀裂20(スクライブライン)に沿って、デバイスウェハ100の裏面102側にブレード500を配置し、ブレード500によりスクライブラインの直下に応力を加える(図8(c))。そして、ブレイク装置は、デバイスウェハ100の表面101及び裏面102側に垂直クラックを進展させ、デバイスウェハ100をバー状にする(図8(d))。   A breaking device (not shown) places a blade 500 on the back surface 102 side of the device wafer 100 along the groove 10 and crack 20 (scribe line) extending to the street 3, and stress is applied directly below the scribe line by the blade 500. Is added (FIG. 8C). Then, the break device propagates vertical cracks toward the front surface 101 and the back surface 102 of the device wafer 100 to form the device wafer 100 in a bar shape (FIG. 8D).

同様に、ブレイク装置は、ストリート3に延在する溝部10及び亀裂20(スクライブライン)に沿って、バー状のデバイスウェハ100の裏面102側にブレード500を配置し、ブレード500によりスクライブラインの直下に応力を加える(図8(c))。そして、ブレイク装置は、バー状のデバイスウェハ100の表面101及び裏面102側に垂直クラックを進展させ、バー状のデバイスウェハ100を個々のチップに分割する(ブレイク工程)。   Similarly, the break device arranges a blade 500 on the back surface 102 side of the bar-shaped device wafer 100 along the groove 10 and the crack 20 (scribe line) extending to the street 3, and the blade 500 directly below the scribe line. Stress is applied to (Fig. 8 (c)). Then, the break device develops vertical cracks on the front surface 101 and back surface 102 sides of the bar-shaped device wafer 100, and divides the bar-shaped device wafer 100 into individual chips (break process).

つぎに、デバイスウェハ100の裏面102をスクライビングする場合について説明する。
ウェハ処理工程後に、図示しないウェハマウンタは、ウェハフレーム300とデバイスウェハ100との位置合わせを行ない、デバイスウェハ100の表面101に保護テープ400を貼着し、デバイスウェハ100をウェハフレーム300に固定する(テープ貼付工程、図9(a))。
Next, a case where the back surface 102 of the device wafer 100 is scribed will be described.
After the wafer processing step, a wafer mounter (not shown) aligns the wafer frame 300 and the device wafer 100, attaches a protective tape 400 to the surface 101 of the device wafer 100, and fixes the device wafer 100 to the wafer frame 300. (Tape applying process, FIG. 9A).

そして、図示しないスクライバーは、基板1の材料である半導体に透明な赤外線レーザを用いてデバイスウェハ100の裏面102側からレーザ光を走査し、デバイスウェハ100の表面101上のチップ領域2及びストリート3を認識して、デバイスウェハ100の裏面102に対する回転刃200のアライメントを行なう。
また、スクライバーは、デバイスウェハ100の裏面102に対して回転刃200を圧接状態で溝部10に対応させて転動し(図9(b))、デバイスウェハ100の平面視で溝部10に連続又は重畳する亀裂20からなるスクライブラインを、デバイスウェハ100の裏面102に形成する(スクライブ工程、図3(c)、図3(d)又は図6(b))。
A scriber (not shown) scans laser light from the back surface 102 side of the device wafer 100 using a transparent infrared laser on the semiconductor that is the material of the substrate 1, and the chip region 2 and street 3 on the front surface 101 of the device wafer 100. Is recognized, and the rotary blade 200 is aligned with the back surface 102 of the device wafer 100.
Further, the scriber rolls with the rotary blade 200 in contact with the back surface 102 of the device wafer 100 so as to correspond to the groove portion 10 (FIG. 9B), and continues to the groove portion 10 in a plan view of the device wafer 100 or A scribe line composed of overlapping cracks 20 is formed on the back surface 102 of the device wafer 100 (scribing step, FIG. 3C, FIG. 3D, or FIG. 6B).

そして、図示しないブレイク装置は、溝部10及び亀裂20(スクライブライン)に沿って、デバイスウェハ100の表面101側にブレード500を配置し、ブレード500によりスクライブラインの直下に応力を加える(図9(c))。そして、ブレイク装置は、デバイスウェハ100の裏面102及び表面101側に垂直クラックを進展させ、デバイスウェハ100をバー状にする(図9(d))。   A breaking device (not shown) places a blade 500 on the surface 101 side of the device wafer 100 along the groove 10 and the crack 20 (scribe line), and applies stress directly below the scribe line by the blade 500 (FIG. 9 ( c)). Then, the breaking device develops vertical cracks on the back surface 102 and the front surface 101 side of the device wafer 100, thereby forming the device wafer 100 in a bar shape (FIG. 9D).

同様に、ブレイク装置は、溝部10及び亀裂20(スクライブライン)に沿って、バー状のデバイスウェハ100の表面101側にブレード500を配置し、ブレード500によりスクライブラインの直下に応力を加える(図9(c))。そして、ブレイク装置は、バー状のデバイスウェハ100の裏面102及び表面101側に垂直クラックを進展させ、バー状のデバイスウェハ100を個々のチップに分割する(ブレイク工程)。   Similarly, the breaking device arranges a blade 500 on the surface 101 side of the bar-shaped device wafer 100 along the groove 10 and the crack 20 (scribe line), and applies stress directly below the scribe line by the blade 500 (FIG. 9 (c)). Then, the breaking device develops vertical cracks on the back surface 102 and the front surface 101 side of the bar-shaped device wafer 100, and divides the bar-shaped device wafer 100 into individual chips (breaking process).

このように、デバイスウェハ100の裏面102をスクライビングする場合においては、デバイスウェハ100の表面101に形成した溝部10が、デバイスウェハ100の裏面102に形成された亀裂20から進展した垂直クラックに連結し、デバイスウェハ100から個々のチップに分割するための補助をなすという作用効果を奏する。   As described above, when scribing the back surface 102 of the device wafer 100, the groove 10 formed on the front surface 101 of the device wafer 100 is connected to the vertical crack that has developed from the crack 20 formed on the back surface 102 of the device wafer 100. There is an effect that the device wafer 100 is subdivided into individual chips.

また、デバイスウェハ100の裏面102をスクライビングする場合においては、デバイスウェハ100の表面101に貼着した保護テープ400が、チップ領域2の素子に加わる外力に対する緩衝材になると共に、スクライブ工程で発生する基板1の欠けや薄膜の剥離などによるパーティクルの素子への付着を防止して、チップ領域2の素子を保護することができるという作用効果を奏する。   Further, when scribing the back surface 102 of the device wafer 100, the protective tape 400 attached to the front surface 101 of the device wafer 100 serves as a buffer material against an external force applied to the elements in the chip region 2 and is generated in the scribing process. There is an effect that the particles can be prevented from adhering to the elements due to chipping of the substrate 1 or peeling of the thin film, and the elements in the chip region 2 can be protected.

1 基板
2 チップ領域
3 ストリート
3a 交差領域
3b 直線領域
4 酸化シリコン膜
5 窒化シリコン膜
6 フォトレジスト膜
7 フォトレジストパターン
8 開口部
10 溝部
10a 一端部
10b 他端部
11 十字溝部
12 直線溝部
20 亀裂
20a 始点
20b 終点
100 デバイスウェハ
101 表面
102 裏面
200 回転刃
201 周縁部
300 ウェハフレーム
400 保護テープ
500 ブレード
DESCRIPTION OF SYMBOLS 1 Substrate 2 Chip area 3 Street 3a Crossing area 3b Linear area 4 Silicon oxide film 5 Silicon nitride film 6 Photoresist film 7 Photoresist pattern 8 Opening 10 Groove 10a One end 10b Other end 11 Cross groove 12 Linear groove 20 Crack 20a Start point 20b End point 100 Device wafer 101 Front surface 102 Back surface 200 Rotary blade 201 Peripheral portion 300 Wafer frame 400 Protective tape 500 Blade

Claims (7)

基板上に複数の素子がマトリックス状にそれぞれ形成されたチップ領域と、当該隣り合うチップ領域間にあるストリートと、を備えるデバイスウェハにおいて、
ウェハ処理工程で前記基板をエッチングすることにより形成され、前記ストリートの延在方向に沿って当該ストリートに配設される溝部を備え、
前記溝部が、スクライバーの回転刃により前記デバイスウェハに対して押圧されて形成される亀裂に、前記デバイスウェハの平面視で連続又は重畳することを特徴とするデバイスウェハ。
In a device wafer comprising a chip region in which a plurality of elements are respectively formed in a matrix on a substrate, and a street between the adjacent chip regions,
Formed by etching the substrate in a wafer processing step, comprising a groove portion disposed in the street along the extending direction of the street,
The device wafer, wherein the groove portion is continuous or overlapped with a crack formed by being pressed against the device wafer by a rotary blade of a scriber in a plan view of the device wafer.
前記請求項1に記載のデバイスウェハにおいて、
前記溝部が、前記複数のストリートが交差する部分で、当該各ストリートの延在方向に沿って互いに交差する十字形状の十字溝部を備えることを特徴とするデバイスウェハ。
The device wafer according to claim 1,
The device wafer, wherein the groove portion includes a cross-shaped cross groove portion that intersects each other along the extending direction of each street at a portion where the plurality of streets intersect.
前記請求項2に記載のデバイスウェハにおいて、
前記溝部が、前記隣り合う十字溝部間に前記ストリートの延在方向に沿って延在する直線形状の直線溝部を備えることを特徴とするデバイスウェハ。
The device wafer according to claim 2, wherein
The device wafer, wherein the groove part includes a linear groove part having a linear shape extending along the street extending direction between the adjacent cross groove parts.
前記請求項1乃至3のいずれかに記載のデバイスウェハにおいて、
前記デバイスウェハの平面視における前記溝部の平面形状は、前記溝部の端部のうち前記回転刃の進行方向側が、当該回転刃の進行方向に向かう先細り形状であることを特徴とするデバイスウェハ。
In the device wafer according to any one of claims 1 to 3,
The planar shape of the groove portion in a plan view of the device wafer is a taper shape in which the traveling direction side of the rotary blade in the end portion of the groove portion faces the traveling direction of the rotary blade.
前記請求項1乃至4のいずれかに記載のデバイスウェハにおいて、
前記ストリートの延在方向に対して垂直方向の前記デバイスウェハの断面視における前記溝部の断面形状が、前記デバイスウェハの深さ方向に向かう先細り形状であることを特徴とするデバイスウェハ。
In the device wafer according to any one of claims 1 to 4,
A device wafer, wherein a cross-sectional shape of the groove portion in a cross-sectional view of the device wafer in a direction perpendicular to an extending direction of the street is a tapered shape toward a depth direction of the device wafer.
基板上に複数の素子がマトリックス状にそれぞれ形成されたチップ領域と当該隣り合うチップ領域間にあるストリートとを備えるデバイスウェハを個々のチップに分割するデバイスウェハの切断方法において、
前記基板上に前記素子を形成すると共に、前記ストリートの延在方向に沿って当該ストリートに溝部を形成するウェハ処理工程と、
前記デバイスウェハに対してスクライバーの回転刃を圧接状態で転動し、前記デバイスウェハの平面視で前記溝部に連続又は重畳する亀裂を形成するスクライブ工程と、
前記亀裂からなるスクライブラインに沿って前記デバイスウェハを分断して個々のチップに分割するブレイク工程と、
を含むことを特徴とするデバイスウェハの切断方法。
In a device wafer cutting method for dividing a device wafer comprising chip regions each having a plurality of elements formed in a matrix on a substrate and streets between the adjacent chip regions into individual chips,
A wafer processing step of forming the element on the substrate and forming a groove in the street along the extending direction of the street;
A scribing step of rolling a rotating blade of a scriber against the device wafer in a pressure contact state to form a crack that is continuous or overlapped with the groove portion in a plan view of the device wafer;
A breaking step of dividing the device wafer along the scribe line consisting of the cracks and dividing it into individual chips;
A method for cutting a device wafer, comprising:
請求項6に記載のデバイスウェハの切断方法において、
前記ウェハ処理工程と前記スクライブ工程との間に、前記デバイスウェハにおける前記素子が形成された表面に保護テープを貼着するテープ貼付工程を含み、
前記スクライブ工程が、前記デバイスウェハの表面に対向する裏面に前記亀裂を形成することを特徴とするデバイスウェハの切断方法。
The device wafer cutting method according to claim 6, wherein:
Between the wafer processing step and the scribe step, including a tape attaching step of attaching a protective tape to the surface of the device wafer on which the element is formed,
The method for cutting a device wafer, wherein the scribing step forms the crack on the back surface facing the front surface of the device wafer.
JP2011199730A 2011-09-13 2011-09-13 Device wafer and method for cutting device wafer Pending JP2013062372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011199730A JP2013062372A (en) 2011-09-13 2011-09-13 Device wafer and method for cutting device wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011199730A JP2013062372A (en) 2011-09-13 2011-09-13 Device wafer and method for cutting device wafer

Publications (1)

Publication Number Publication Date
JP2013062372A true JP2013062372A (en) 2013-04-04

Family

ID=48186795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011199730A Pending JP2013062372A (en) 2011-09-13 2011-09-13 Device wafer and method for cutting device wafer

Country Status (1)

Country Link
JP (1) JP2013062372A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133928A (en) * 2017-12-25 2018-06-08 豪威科技(上海)有限公司 Scribe line and imaging sensor wafer
WO2020066467A1 (en) * 2018-09-28 2020-04-02 三星ダイヤモンド工業株式会社 Method for dividing gan substrate
US10978368B2 (en) 2018-08-30 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176823A (en) * 1999-12-17 2001-06-29 Sharp Corp Method for manufacturing nitride semiconductor chip
WO2009050938A1 (en) * 2007-10-16 2009-04-23 Mitsuboshi Diamond Industrial Co., Ltd. Method of machining u-shaped groove of substrate of fragile material, removal method, boring method and chamfering method using the same method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176823A (en) * 1999-12-17 2001-06-29 Sharp Corp Method for manufacturing nitride semiconductor chip
WO2009050938A1 (en) * 2007-10-16 2009-04-23 Mitsuboshi Diamond Industrial Co., Ltd. Method of machining u-shaped groove of substrate of fragile material, removal method, boring method and chamfering method using the same method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133928A (en) * 2017-12-25 2018-06-08 豪威科技(上海)有限公司 Scribe line and imaging sensor wafer
CN108133928B (en) * 2017-12-25 2020-04-10 豪威科技(上海)有限公司 Scribing groove and image sensor wafer
US10978368B2 (en) 2018-08-30 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor device
WO2020066467A1 (en) * 2018-09-28 2020-04-02 三星ダイヤモンド工業株式会社 Method for dividing gan substrate
CN112752637A (en) * 2018-09-28 2021-05-04 三星钻石工业股份有限公司 Cutting method of GaN substrate
KR20210049875A (en) * 2018-09-28 2021-05-06 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of dividing GaN substrate
JPWO2020066467A1 (en) * 2018-09-28 2021-08-30 三星ダイヤモンド工業株式会社 Method of dividing GaN substrate
JP7137242B2 (en) 2018-09-28 2022-09-14 三星ダイヤモンド工業株式会社 GaN substrate cutting method
KR102501898B1 (en) * 2018-09-28 2023-02-20 미쓰보시 다이야몬도 고교 가부시키가이샤 How to segment a GaN substrate

Similar Documents

Publication Publication Date Title
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
TWI260051B (en) Semiconductor-device manufacturing method
JP2009099681A (en) Substrate dicing method
KR101313232B1 (en) Method Of Forming Waveguide Facet And Photonics Device Embodying The Same
CN107634032B (en) Wafer and wafer manufacturing method
JP2006203002A (en) Semiconductor wafer, manufacturing method using it and semiconductor device
JP2015029062A (en) Method for manufacturing semiconductor strip, circuit board and electronic equipment having semiconductor strip, and method for dicing substrate
JP2006282480A (en) Thin film-fitted glass substrate, method for producing the same, and semiconductor device using the same
US8030180B2 (en) Method of manufacturing a semiconductor device
KR20160054415A (en) Method for manufacturing semiconductor piece
JP6455166B2 (en) Manufacturing method of semiconductor wafer and semiconductor chip
CN111916356A (en) Breaking method of metal laminated ceramic substrate
JP5995428B2 (en) Manufacturing method of chip with cover
JP2013062372A (en) Device wafer and method for cutting device wafer
JP3324641B2 (en) Method for manufacturing semiconductor device
JP5127669B2 (en) Semiconductor wafer
KR20100010841A (en) Semiconductor chip layout and semiconductor chip with chip seperation region
JP2005164798A (en) Method for manufacturing display panel
JP2004221423A (en) Method for manufacturing semiconductor device
JPH05285935A (en) Dividing method for semiconductor base
JP2009130324A (en) Method of manufacturing semiconductor device and the semiconductor device
US11804446B2 (en) Semiconductor device
JP2005302985A (en) Semiconductor wafer and semiconductor chip
JP2014090117A (en) Semiconductor device, semiconductor device mounting structure and semiconductor device manufacturing method
JP2011023503A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510