JPH05285935A - Dividing method for semiconductor base - Google Patents

Dividing method for semiconductor base

Info

Publication number
JPH05285935A
JPH05285935A JP9277192A JP9277192A JPH05285935A JP H05285935 A JPH05285935 A JP H05285935A JP 9277192 A JP9277192 A JP 9277192A JP 9277192 A JP9277192 A JP 9277192A JP H05285935 A JPH05285935 A JP H05285935A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
etching
dividing
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9277192A
Other languages
Japanese (ja)
Inventor
Masahiro Kato
正裕 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP9277192A priority Critical patent/JPH05285935A/en
Publication of JPH05285935A publication Critical patent/JPH05285935A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the dividing method for a semiconductor base without generating chippings and cracks, also without affecting adversely to element characteristics and with a cut face in the good state. CONSTITUTION:A semiconductor base 21 is provided with a zincblende crystal structure with a main surface (100). A separating channel 27 is formed by wet anisotropic etching in the direction of forming a section into the regular mesa shape on the rear face of said semiconductor base 21. Also another separating channel is formed by dicing in the direction crossing perpendicularly above-said direction on the surface of the semiconductor base 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路装置等
の製造工程において半導体基板を複数個の小片に分割す
る半導体基板の分割方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate dividing method for dividing a semiconductor substrate into a plurality of small pieces in a manufacturing process of a semiconductor integrated circuit device or the like.

【0002】[0002]

【従来の技術】半導体基板の主表面上に集積回路が形成
され、表面保護のためのパッシベーション膜の形成など
が終了すると、通常は、基板の裏面処理に進む。この基
板の裏面処理工程では、集積回路の用途やパッケージ形
態に応じ、基板厚の薄化やバイア(VIA)ホールの形
成、裏面金属薄膜の形成が行われる。また、裏面金属の
密着性を向上させるため、裏面金属を形成する前にこの
裏面の表面処理が行われることもある。しかる後に半導
体基板のチップ分割工程に進み、単位小片に分割され
る。
2. Description of the Related Art When an integrated circuit is formed on the main surface of a semiconductor substrate and formation of a passivation film for surface protection is completed, usually the back surface processing of the substrate is started. In the back surface processing step of the substrate, the thickness of the substrate is reduced, the via (VIA) hole is formed, and the back surface metal thin film is formed according to the application of the integrated circuit and the package form. Further, in order to improve the adhesion of the back surface metal, the back surface may be surface-treated before forming the back surface metal. Then, the process of dividing the semiconductor substrate into chips is performed, and the semiconductor chips are divided into unit pieces.

【0003】従来の基板分割の方法は、スクライビン
グした後にブレーキングして分割する方法、ハーフカ
ットダイシングした後にブレーキングして分割する方
法、フルカットダイシングして分割する方法、エッ
チングして分割する方法に大別される。ここで、の方
法は、ダイヤモンドポイントツールでケガキした後にロ
ーラー等でケガキ線に沿って基板を破断分割するもので
あり、の方法は、基板厚の一部をブレードで切断し、
残りはブレーキングで破断分割するものである。また、
の方法は、基板厚の全部をブレードで切断して分割す
るものであり、の方法は、分離境界領域をエッチング
液で溶かして分割するものである。
Conventional methods of dividing a substrate include a method of breaking and dividing after scribing, a method of dividing by breaking after half-cut dicing, a method of dividing by full-cut dicing, and a method of dividing by etching. It is roughly divided into. Here, the method of is to divide the substrate along the marking line with a roller or the like after being scribed with a diamond point tool, and the method of is to cut a part of the substrate thickness with a blade,
The rest is broken and divided by braking. Also,
In the method (1), the entire thickness of the substrate is cut by a blade to divide the substrate, and in the method (2), the separation boundary region is melted with an etching solution and divided.

【0004】ブレードによるダイシングは切断速度が速
くて量産性に優れるという特長がある。ブレーキングで
は基板結晶の劈開破断を利用するため、切断方向に制約
を与える。エッチングは基板厚が増すと、分離領域を溶
かす時間が長くなるという欠点がある。上記〜の方
法の中では、>>の順で量産性に優れており、ま
た、の方法では、極薄基板(100μm程度)の分割
に適用しうると考えられている。
The dicing with a blade has a feature that the cutting speed is fast and mass productivity is excellent. Since the breaking of the substrate crystal is used in breaking, the cutting direction is restricted. Etching has the drawback that as the substrate thickness increases, the time taken to dissolve the isolation region becomes longer. Among the above methods (1) to (3), the mass productivity is excellent in the order of >>, and the method (2) is considered to be applicable to the division of an ultrathin substrate (about 100 μm).

【0005】近年、高速電子回路や高機能発受光素子を
実現する材料として、GaAs,InP等のIII −V族
化合物半導体基板が用いられており、最も一般的に用い
られているのはGaAs,InP等の閃亜鉛鉱結晶の
(100)面を主表面とする半導体基板である。この半
導体基板は図5に示される。この(100)面を主表面
とする半導体基板では、結晶構造に起因する切断容易方
向・困難方向があることが知られている。即ち切断容易
度に方向依存性がある。具体的には、表面側からダイシ
ング等で切り込む場合に、オリエンテーション・フラッ
ト(OF)に対して垂直方向には、チッピング(欠
け),クラック(割れ)が生じやすく、カーフロスが大
きく、断面形状に難がある。つまり、この方向は切断困
難方向に相当する。また、OFに対して平行方向はカー
フロスが小さく、断面形状も良好である。つまり、この
方向は切断容易方向に相当する。このため、従来、直交
する2方向を同一の条件で切断・分離できないという問
題があった。
In recent years, III-V group compound semiconductor substrates such as GaAs and InP have been used as materials for realizing high-speed electronic circuits and high-performance light emitting / receiving elements, and GaAs and InP are most commonly used. It is a semiconductor substrate whose main surface is the (100) plane of a zinc blende crystal such as InP. This semiconductor substrate is shown in FIG. It is known that the semiconductor substrate having the (100) plane as the main surface has an easy-cutting direction and a difficult-cutting direction due to the crystal structure. That is, the ease of cutting depends on the direction. Specifically, when cutting from the surface side by dicing or the like, chipping (cracks) and cracks (breaks) are likely to occur in the direction perpendicular to the orientation flat (OF), the kerf loss is large, and the cross-sectional shape is difficult. There is. That is, this direction corresponds to the difficult-to-cut direction. Further, the kerf loss is small in the direction parallel to the OF, and the cross-sectional shape is also good. That is, this direction corresponds to the easy cutting direction. Therefore, conventionally, there has been a problem that two orthogonal directions cannot be cut / separated under the same condition.

【0006】このような問題を解消するため、従来、例
えば、次の3つの対策が採られていた。
In order to solve such a problem, conventionally, for example, the following three measures have been taken.

【0007】ダイシング時に切断困難方向の切断にお
いて、極端に切断・切削速度を遅くする方法である。 切断困難方向の分離領域幅を大きくする方法であり、
特開平2−25053号公報に開示された方法である。 切断困難方向の分離領域上に金属薄膜を形成する等の
特殊な処理をする方法であり、特開平2−65154号
公報に開示された方法である。 また、チッピングの対策として、従来、例えば次の対策
が採られていた。 直交する切断方向をOFに対する平行・垂直方向では
なく、これと45°ずらした方向にとる方法であり、特
公平3−42508号公報に開示された方法である。
This is a method of extremely slowing the cutting / cutting speed in cutting in the direction difficult to cut during dicing. It is a method to increase the separation area width in the difficult cutting direction,
This is the method disclosed in JP-A-2-25053. This is a method of performing a special treatment such as forming a metal thin film on the separation region in the difficult-to-cut direction, and is the method disclosed in Japanese Patent Laid-Open No. 2-65154. Further, as a countermeasure against chipping, conventionally, for example, the following countermeasures have been adopted. This is a method disclosed in Japanese Examined Patent Publication No. 3-42508, which is a method in which the cutting direction orthogonal to each other is not parallel or perpendicular to the OF but is shifted by 45 °.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の各切断方法には次の問題があった。
However, each of the conventional cutting methods described above has the following problems.

【0009】まず、上記従来のの方法においては切断
・切削速度が極端に遅くなるため、量産性(切断スルー
プット)が悪くなり、また、必ずしも切断されたチップ
の断面形状は改善されない。
First, in the above-mentioned conventional method, since the cutting / cutting speed is extremely slow, mass productivity (cutting throughput) is deteriorated, and the cross-sectional shape of the cut chip is not necessarily improved.

【0010】また、上記従来のの方法においては分離
領域幅を大きくとるため、半導体基板の利用効率が悪く
なり、コスト高を招いてしまう。
Further, in the above-mentioned conventional method, since the width of the isolation region is made large, the utilization efficiency of the semiconductor substrate is deteriorated and the cost is increased.

【0011】また、上記従来のの方法においては特殊
処理をするための工程が増え、余分な工程が増える割り
にはの方法と同様に切断されたチップの断面形状は改
善されない。
Further, in the above-mentioned conventional method, the number of steps for special processing is increased, and although the extra steps are increased, the sectional shape of the cut chip is not improved as in the method.

【0012】また、上記従来のの方法においては、素
子に要求される特性上から45°ずらした方位の分割で
はなくOFと平行・垂直な2方向で分割したい場合には
適用できない。このような背景からOFに平行・垂直な
2方向で良好な分割を行える切断方法が望まれていた。
Further, the above-mentioned conventional method cannot be applied to the case where it is desired to divide in two directions parallel and perpendicular to the OF, instead of dividing the direction shifted by 45 ° from the characteristics required for the element. From such a background, a cutting method capable of performing good division in two directions parallel and perpendicular to OF has been desired.

【0013】なお、シリコン半導体基板ではこのような
問題は生じておらず、上記の性質は閃亜鉛鉱結晶構造を
持つ多くのIII −V族化合物半導体に特有の性質であ
り、その原因は結晶構造に由来している。特に、GaA
s,InP等は材料自体がSiに比べて脆いため、切断
困難方向における分割時にチッピングやクラックの影響
がより顕著に現れ、時には素子性能にまで影響を及ぼす
場合があり、製品不良を招くことも多かった。
Incidentally, such a problem does not occur in a silicon semiconductor substrate, and the above-mentioned properties are peculiar to many III-V group compound semiconductors having a zinc blende crystal structure, and the cause thereof is the crystal structure. Is derived from. In particular, GaA
Since the material itself of s, InP, etc. is more brittle than Si, the effect of chipping and cracks becomes more prominent when dividing in the difficult-to-cut direction, and sometimes even the element performance is affected, which may lead to product defects. There were many.

【0014】GaAsIC等では、ICペレット(=チ
ップ)の放熱性を向上させるため、あるいは高周波接地
の必要からICペレット内に表裏面貫通したバイアホー
ルを設けることがある。その場合には基板を100μm
厚程度かまたはそれ以下にまで薄化することが多い。薄
化基板の分割ではチッピング・クラックの問題が肉厚基
板に比してよりセンシティブになっている。このため、
ICにダメージを与えないチップ分割方法が要望されて
いた。
In GaAsIC and the like, via holes penetrating the front and back surfaces may be provided in the IC pellet in order to improve the heat dissipation of the IC pellet (= chip) or because of the need for high frequency grounding. In that case, the substrate is 100 μm
It is often thinned to a thickness or less. The problem of chipping cracks is more sensitive in dividing thinned substrates than in thick substrates. For this reason,
There has been a demand for a chip dividing method that does not damage the IC.

【0015】[0015]

【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、(100)面を主表
面とする閃亜鉛鉱結晶構造を有する半導体基板を複数個
の小片に分割する半導体基板の分割方法において、半導
体基板の一方の面から、異方性エッチングにより断面が
順メサ形状になる方向にエッチングして分離溝を形成す
る工程と、半導体基板の他方の面から、上記方向と直交
する方向にダイシングにより分離溝を形成する工程とを
含んで半導体基板を分割するものである。
The present invention has been made to solve such a problem, and a semiconductor substrate having a zincblende crystal structure having a (100) plane as a main surface is formed into a plurality of small pieces. In the method of dividing a semiconductor substrate to be divided, from one surface of the semiconductor substrate, a step of forming a separation groove by etching in a direction in which the cross section is in a forward mesa shape by anisotropic etching, and from the other surface of the semiconductor substrate, The step of forming a separation groove by dicing in the direction orthogonal to the above direction is used to divide the semiconductor substrate.

【0016】[0016]

【作用】(100)面を主表面とする閃亜鉛鉱結晶構造
を有する半導体基板の表面エッチング特性は図6および
図7に示される。すなわち、図6に示すようにして、こ
のような半導体基板14の表裏面14a,14bに保護
膜15a,15bによるパターン16a,16bを形成
し、エッチングを行うと、図7に示すようなエッチング
断面形状が得られることが知られている。この図7に見
られるように、順メサのエッチング断面形状の溝17
c,17dと、逆メサのエッチング断面形状の溝17
a,17bとが半導体基板14の表裏面に形成される。
The surface etching characteristics of a semiconductor substrate having a zincblende crystal structure whose main surface is the (100) plane are shown in FIGS. 6 and 7. That is, as shown in FIG. 6, when the patterns 16a and 16b are formed by the protective films 15a and 15b on the front and back surfaces 14a and 14b of the semiconductor substrate 14 and the etching is performed, an etching cross section as shown in FIG. It is known that a shape is obtained. As shown in FIG. 7, a groove 17 having a forward mesa etching cross-sectional shape is formed.
c and 17d, and a groove 17 having an inverted mesa etching sectional shape
a and 17b are formed on the front and back surfaces of the semiconductor substrate 14.

【0017】すなわち、(100)半導体基板の一方の
面(表面)では、OFに対して平行方向に順メサが形成
され、このOFに平行な方向は切断・分割が容易な方向
になる。また、OFに対して垂直方向に逆メサが形成さ
れ、このOFに垂直な方向は切断・分割が困難な方向に
なる。一方、半導体基板の他方の面(裏面)では、上記
関係は逆になり、OFに対して平行方向に逆メサが形成
され、このOFに平行な方向は切断・分割が困難な方向
になる。また、OFに対して垂直方向に順メサが形成さ
れ、このOFに垂直な方向は切断・分割が容易な方向に
なる。つまり、(100)半導体基板の表側からみたと
きの切断・分割困難方向が、裏側からみた場合には、表
側からみたときの切断・分割容易方向と等価になる。
That is, on one surface (front surface) of the (100) semiconductor substrate, a forward mesa is formed in a direction parallel to the OF, and the direction parallel to the OF is a direction in which cutting / division is easy. In addition, an inverted mesa is formed in a direction perpendicular to the OF, and a direction perpendicular to the OF becomes a direction in which cutting / division is difficult. On the other hand, on the other surface (back surface) of the semiconductor substrate, the above relationship is reversed, and an inverse mesa is formed in a direction parallel to the OF, and a direction parallel to the OF becomes difficult to cut and divide. Further, a forward mesa is formed in the direction perpendicular to the OF, and the direction perpendicular to the OF is a direction in which cutting / division is easy. That is, the difficult cutting / dividing direction when viewed from the front side of the (100) semiconductor substrate is equivalent to the easy cutting / dividing direction when viewed from the front side when viewed from the back side.

【0018】従って、本発明では、OFに対して平行な
方向に順メサが形成される一方の基板面から、このOF
に平行な方向にエッチングまたはダイシングにより分離
溝が形成される。また、OFに対して垂直な方向に順メ
サが形成される他方の基板面から、このOFに垂直な方
向にダイシングまたはエッチングにより分離溝が形成さ
れる。また、エッチングにより分離溝を形成する工程
は、バイアホール形成工程と併用することも可能であ
る。また、このエッチング工程は、半導体基板が薄化さ
れた後に行われると、工程時間が短縮される。
Therefore, in the present invention, the OF is formed from one substrate surface on which the forward mesa is formed in the direction parallel to the OF.
A separation groove is formed by etching or dicing in a direction parallel to the. Further, a separation groove is formed by dicing or etching in the direction perpendicular to the OF from the other substrate surface where the forward mesa is formed in the direction perpendicular to the OF. Further, the step of forming the separation groove by etching can be used together with the via hole forming step. If this etching process is performed after the semiconductor substrate is thinned, the process time is shortened.

【0019】[0019]

【実施例】図1および図2は本発明の一実施例による半
導体基板の分割方法を示す工程断面図である。この製造
工程はMMIC(モノリシック・マイクロ波IC)の製
造の最終段階に行われる裏面形成プロセスに相当してい
る。
1 and 2 are sectional views showing a method of dividing a semiconductor substrate according to an embodiment of the present invention. This manufacturing process corresponds to the back surface forming process performed at the final stage of manufacturing the MMIC (monolithic microwave IC).

【0020】半導体基板21の表側における集積回路形
成工程が終了すると、半導体基板21の表面保護のた
め、表側にレジスト22が塗布される(図1(a)参
照)。ここで、半導体基板21は閃亜鉛鉱結晶構造を有
するGaAs材料からなる。また、図面の正面に見える
面はOF面であり、このOF面は紙面に対して平行な面
となっており、紙面の左右方向がOFに平行な方向であ
る。紙面の手前から奥へ向かう方向はOFに垂直な方向
である。また、レジスト22が塗布される基板面は(1
00)面で基板の表側に相当し、この面の反対側が基板
の裏面に相当するものとする。レジスト22が硬化した
後この表面にワックスが塗られ、ワックスを接着剤とし
て例えば石英板23がレジスト22の表面に貼り付けら
れる(同図(b)参照)。この時点で基板厚は600μ
m程度あるので、研削・研磨等によってウエハが裏側か
ら薄化され、100μm程度またはそれ以下の厚みに形
成される(同図(c)参照)。この基板の薄化は、Ga
As,InPといった半導体基板では熱伝導性が悪いた
め、集積回路の放熱性を向上させるために行われてい
る。
When the integrated circuit forming process on the front side of the semiconductor substrate 21 is completed, a resist 22 is applied to the front side of the semiconductor substrate 21 to protect the surface (see FIG. 1A). Here, the semiconductor substrate 21 is made of a GaAs material having a zinc blende crystal structure. The surface seen in the front of the drawing is an OF surface, which is a surface parallel to the paper surface, and the left-right direction of the paper surface is the direction parallel to the OF. The direction from the front to the back of the paper is the direction perpendicular to the OF. The surface of the substrate on which the resist 22 is applied is (1
The (00) plane corresponds to the front side of the substrate and the opposite side corresponds to the back side of the substrate. After the resist 22 is hardened, wax is applied to this surface, and a quartz plate 23, for example, is attached to the surface of the resist 22 using the wax as an adhesive (see FIG. 2B). At this point the substrate thickness is 600μ
Since the thickness is about m, the wafer is thinned from the back side by grinding, polishing, etc., and is formed to a thickness of about 100 μm or less (see (c) of the same figure). This thinning of the substrate is due to Ga
Since a semiconductor substrate such as As or InP has poor thermal conductivity, it is performed to improve the heat dissipation of the integrated circuit.

【0021】次に、薄化した基板21の裏面にSiO2
膜24が形成される(同図(d)参照)。その後、Si
2 膜24の表面にレジスト25が塗布され、パターニ
ングが行われる。通常、このパターニングにおいてはバ
イアホールのパターン25aが形成されるのであるが、
本実施例では同時にOFに垂直な方向に分離領域パター
ン25bが形成される(同図(e)参照)。従って、バ
イアホールパターン25aとOF垂直分離領域パターン
25bを同一のマスクに形成することができ、パターニ
ング用マスクは一枚で済むことになる。次に、このパタ
ーンをマスクとするウエットエッチングにより、バイア
ホール26および分離溝27が形成される(同(f)参
照)。この分離溝27は図3(a)に示されるように、
半導体基板21の裏側からみてOFに対して垂直な方向
であり、異方性エッチングにより順メサが形成される方
向になっている。
Next, SiO 2 is formed on the back surface of the thinned substrate 21.
The film 24 is formed (see FIG. 7D). Then Si
A resist 25 is applied to the surface of the O 2 film 24 and patterned. Normally, in this patterning, a via hole pattern 25a is formed.
In this embodiment, the isolation region pattern 25b is simultaneously formed in the direction perpendicular to the OF (see FIG. 8E). Therefore, the via hole pattern 25a and the OF vertical separation region pattern 25b can be formed in the same mask, and only one patterning mask is required. Next, the via hole 26 and the separation groove 27 are formed by wet etching using this pattern as a mask (see (f) of the same). This separation groove 27, as shown in FIG.
The direction is perpendicular to the OF when viewed from the back side of the semiconductor substrate 21, and is the direction in which a forward mesa is formed by anisotropic etching.

【0022】このバイアホール形成工程では通常穴が貫
通するまでウエットエッチングされるので、処理時間は
バイアホール形成条件で決まる。従って、OF垂直分離
領域パターン25bのパターン幅を適当に調整すること
により、OF垂直方向を完全に分離した短冊状のペレッ
ト集合体を本実施例のように得ることもできるし、ま
た、分離領域に任意の深さの溝を切ることもできる。溝
を切るだけの場合にはOF垂直方向は完全には分離され
ない。
In this via hole forming step, wet etching is usually performed until the hole penetrates, so the processing time is determined by the via hole forming condition. Therefore, by appropriately adjusting the pattern width of the OF vertical separation region pattern 25b, a strip-shaped pellet aggregate in which the OF vertical direction is completely separated can be obtained as in this embodiment, and the separation region can be obtained. It is also possible to cut a groove of any depth. When the groove is simply cut, the OF vertical direction is not completely separated.

【0023】次に、ウエットエッチ処理でバイアホール
貫通およびOF垂直方向分離(または溝切り)した後、
裏面側のSiO2 膜24とレジスト25が除去され(図
2(g)参照)、引き続いて裏面金属28が蒸着される
(同図(h)参照)。この時、バイアホール26にも金
属膜が蒸着される。また、必要に応じてOF垂直分離領
域(あるいは溝)に金属膜が付着しないようにマスキン
グしても良い。図示の状態はマスキングした場合を示し
ている。
Next, after wet-etching, the via holes are penetrated and the OF vertical direction is separated (or grooved).
The SiO 2 film 24 and the resist 25 on the back surface side are removed (see FIG. 2G), and subsequently the back surface metal 28 is vapor-deposited (see FIG. 2H). At this time, a metal film is also deposited on the via hole 26. Further, if necessary, masking may be performed so that the metal film does not adhere to the OF vertical separation region (or groove). The illustrated state shows the case of masking.

【0024】次に、今度は半導体基板21の裏面側にワ
ックスが塗られ、固定台29に貼り付けられて固定され
る(同図(i)参照)。また、このように平板に固着す
るのではなく、粘着シートに貼り付けて固定しても良
い。そして、今まで基板21の表側を固定していた石英
板23に付着したワックスが剥がされ、石英板23が取
り外ずされる。さらに、表側のレジスト22が除去され
る。最後に、固定台29に固定された半導体基板21の
表側から回転砥石(ダイシングブレード)30によって
ダイシングが行われる。この基板表面側からのダイシン
グ方向は、図3(b)に示されるように、OFに対して
平行な方向であり、異方性エッチングにより順メサが形
成される方向である。
Next, wax is applied to the back surface side of the semiconductor substrate 21 this time, and the semiconductor substrate 21 is fixed by being attached to the fixing base 29 (see FIG. 9 (i)). Further, instead of being fixed to the flat plate in this way, it may be fixed by being attached to an adhesive sheet. Then, the wax adhering to the quartz plate 23 that has fixed the front side of the substrate 21 until now is peeled off, and the quartz plate 23 is not removed. Further, the resist 22 on the front side is removed. Finally, dicing is performed from the front side of the semiconductor substrate 21 fixed to the fixed table 29 by a rotary grindstone (dicing blade) 30. The dicing direction from the substrate surface side is a direction parallel to OF as shown in FIG. 3B, and is a direction in which a forward mesa is formed by anisotropic etching.

【0025】前述のエッチング工程(図1(f)参照)
で基板裏面のOF垂直方向が完全に分離していない場
合、または、上記のダイシング工程で基板表面のOF平
行方向がフルカットされない場合には、上記のダイシン
グ工程が終了した後、ブレーキング法を用いて基板21
は完全に分割される。この結果、半導体基板21は略直
方体の複数個のペレットに分かれる。
The above-mentioned etching process (see FIG. 1 (f))
If the OF vertical direction on the back surface of the substrate is not completely separated, or if the OF parallel direction on the substrate surface is not fully cut in the above dicing process, the braking method is performed after the above dicing process is completed. Using substrate 21
Is completely divided. As a result, the semiconductor substrate 21 is divided into a plurality of substantially rectangular parallelepiped pellets.

【0026】このように本実施例による半導体分割方法
においては、OFに対して平行な方向に順メサが形成さ
れる半導体基板21の表面から、このOFに平行な方向
にダイシングにより分離溝が形成される。また、OFに
対して垂直な方向に順メサが形成される半導体基板21
の裏面から、このOFに垂直な方向にウエットエッチン
グにより分離溝が形成される。つまり、基板表面では切
断困難方向である逆メサ方向にはダイシングが行われな
い。また、この方向は基板裏面からみたときには切断容
易な順メサ方向になるため、裏面からはこの切断容易方
向にウエットエッチングが行われる。このため、半導体
基板21の表面および裏面において、切断・分割容易な
方向に分離溝が極めて容易に生産性良く形成され、従来
のようにチッピング(欠け)やクラック(割れ)を生じ
ることはない。しかも、チップ切断形状は良好であり、
素子性能にダメージを与えることはない。
As described above, in the semiconductor dividing method according to the present embodiment, the separation groove is formed by dicing in the direction parallel to the OF from the surface of the semiconductor substrate 21 where the forward mesa is formed in the direction parallel to the OF. To be done. Further, the semiconductor substrate 21 in which the forward mesa is formed in the direction perpendicular to the OF
A separation groove is formed from the back surface of the substrate by wet etching in a direction perpendicular to the OF. That is, dicing is not performed in the reverse mesa direction, which is a difficult direction to cut on the substrate surface. Further, since this direction is a forward mesa direction in which cutting is easy when viewed from the back surface of the substrate, wet etching is performed from the back surface in this easy cutting direction. Therefore, on the front surface and the back surface of the semiconductor substrate 21, the separation groove is extremely easily formed in a direction that is easy to cut and divide with good productivity, and chipping (cracking) or cracking (breaking) unlike the conventional case does not occur. Moreover, the chip cutting shape is good,
It does not damage the device performance.

【0027】また、エッチングにより基板裏面にOF垂
直分離溝を形成する工程は、バイアホール形成工程と併
用することができるため、工数が削減される。もちろ
ん、バイアホール形成工程と分離溝形成工程とはそれぞ
れ独立の工程として行っても良い。また、このエッチン
グ工程は、半導体基板21が薄化された後に行われる
と、工程時間が短縮される。特に、この効果は、本実施
例のように、半導体基板を100μm以下程度に薄化す
る場合に有効となる。
Further, the step of forming the OF vertical separation groove on the back surface of the substrate by etching can be used in combination with the via hole forming step, so that the number of steps is reduced. Of course, the via hole forming step and the separation groove forming step may be performed as independent steps. If this etching process is performed after the semiconductor substrate 21 is thinned, the process time is shortened. In particular, this effect is effective when the semiconductor substrate is thinned to about 100 μm or less as in this embodiment.

【0028】なお、上記実施例の説明においては、基板
裏面からOF垂直方向にエッチングにより分離溝を形成
した後、基板表面からOF平行方向にダイシングにより
分離溝を形成するようにしたが、この工程の順番は入れ
替わっても構わない。また、基板表面および裏面の各分
離溝は完全に基板を分離する溝でなくても良い。例え
ば、基板表面からOF平行方向にハーフカットダイシン
グにより切削分離溝を形成し、この表側をワックス固定
した後、基板裏面からOF垂直方向にエッチングにより
分離溝を形成するようにしても良い。この場合において
も、上記実施例と同様に半導体基板を良好な状態のペレ
ットに分割することが可能である。
In the description of the above embodiment, the separation groove is formed from the back surface of the substrate in the direction perpendicular to the OF by etching, and then the separation groove is formed from the surface of the substrate in the direction parallel to the OF by dicing. The order of may be changed. Further, each of the separation grooves on the front surface and the back surface of the substrate may not be a groove that completely separates the substrate. For example, a cutting separation groove may be formed from the front surface of the substrate in a direction parallel to the OF by half-cut dicing, the front side is fixed with wax, and then the separation groove may be formed from the back surface of the substrate by etching in the vertical direction of the OF. Also in this case, it is possible to divide the semiconductor substrate into pellets in a good state as in the above-mentioned embodiment.

【0029】また、上記実施例では、基板裏面からのエ
ッチングによる分離溝形成は図3(a)に示される各一
条のラインパターンとしたが、必ずしもこのパターン形
状である必要はない。例えば、図4に示されるように、
半導体基板21の裏面から、OFに垂直な順メサ方向に
間欠的なラインパターン31を形成しても良い。この場
合においてもブレーキング法を用いれば上記実施例と同
様な効果が奏される。
Further, in the above-mentioned embodiment, the formation of the separation groove by etching from the back surface of the substrate is the single line pattern shown in FIG. 3A, but it is not always necessary to have this pattern shape. For example, as shown in FIG.
An intermittent line pattern 31 may be formed from the back surface of the semiconductor substrate 21 in the forward mesa direction perpendicular to the OF. Even in this case, if the braking method is used, the same effect as that of the above embodiment can be obtained.

【0030】また、このOF垂直方向の分離溝形成に用
いられるエッチングは上記実施例のように必ずしもウエ
ットエッチングである必要はなく、他のエッチング方法
であっても良い。
Further, the etching used for forming the separation groove in the vertical direction of OF is not necessarily wet etching as in the above embodiment, and other etching method may be used.

【0031】また、上記実施例では半導体基板21をG
aAsとして説明したが、InP等の他の閃亜鉛鉱結晶
構造をもつIII −V族化合物半導体基板でも良い。ま
た、上記実施例ではMMICの製造に本発明を適用した
場合を説明したが、発光素子や受光素子等であっても良
い。これら各場合においても、上記実施例と同様な効果
が奏される。
Further, in the above embodiment, the semiconductor substrate 21 is
Although described as aAs, a III-V group compound semiconductor substrate having another zinc blende crystal structure such as InP may be used. Further, in the above embodiment, the case where the present invention is applied to the manufacture of the MMIC has been described, but a light emitting element, a light receiving element or the like may be used. In each of these cases, the same effect as that of the above-described embodiment can be obtained.

【0032】[0032]

【発明の効果】以上説明したように本発明によれば、O
Fに対して平行な方向に順メサが形成される一方の基板
面から、このOFに平行な方向にエッチングまたはダイ
シングにより分離溝が形成される。また、OFに対して
垂直な方向に順メサが形成される他方の基板面から、こ
のOFに垂直な方向にダイシングまたはエッチングによ
り分離溝が形成される。このため、基板の各面における
分離溝形成方向は切断・分割が容易な方向になり、チッ
ピングやクラックを生じることなく、また、素子特性に
悪影響を与えることがなく、しかも、切断面の状態が良
好な半導体基板の分割方法が提供される。さらに、この
分割方法においては、半導体基板の利用効率が損なわれ
ない。
As described above, according to the present invention, O
Separation grooves are formed by etching or dicing in the direction parallel to the OF from one substrate surface where the forward mesa is formed in the direction parallel to F. Further, a separation groove is formed by dicing or etching in the direction perpendicular to the OF from the other substrate surface where the forward mesa is formed in the direction perpendicular to the OF. Therefore, the direction of forming the separation groove on each surface of the substrate is such that cutting / division is easy, chipping or cracking does not occur, the element characteristics are not adversely affected, and the state of the cutting surface is A good method for dividing a semiconductor substrate is provided. Furthermore, this dividing method does not impair the utilization efficiency of the semiconductor substrate.

【0033】また、エッチングにより分離溝を形成する
工程は、バイアホール形成工程と併用することも可能で
あり、この場合には製造工程数が削減される。また、こ
のエッチング工程は、半導体基板が薄化された後に行わ
れると工程時間が短縮される。従って、量産に適した半
導体基板の分割方法が提供される。
Further, the step of forming the separation groove by etching can be used in combination with the via hole forming step, and in this case, the number of manufacturing steps is reduced. Further, if this etching process is performed after the semiconductor substrate is thinned, the process time is shortened. Therefore, a method of dividing a semiconductor substrate suitable for mass production is provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明をMMIC製造工程に適用した一実施例
による半導体製造工程の前半の工程断面図である。
FIG. 1 is a process sectional view of the first half of a semiconductor manufacturing process according to an embodiment in which the present invention is applied to an MMIC manufacturing process.

【図2】本実施例による半導体製造工程の後半の工程断
面図である。
FIG. 2 is a process cross-sectional view of the latter half of the semiconductor manufacturing process according to the present embodiment.

【図3】本実施例における半導体基板の分離溝形成方向
を示す図である。
FIG. 3 is a diagram showing a separation groove forming direction of a semiconductor substrate in the present embodiment.

【図4】図3に示された分離溝以外の他の一例の分離溝
を示す図である。
FIG. 4 is a view showing another example of the separation groove other than the separation groove shown in FIG.

【図5】閃亜鉛鉱結晶構造を持つ半導体基板の(10
0)面,OF面およびその他の結晶軸を説明する斜視図
である。
[FIG. 5] (10 of a semiconductor substrate having a zinc blende crystal structure)
It is a perspective view explaining a 0) plane, an OF plane, and other crystal axes.

【図6】(100)半導体基板の表面エッチング特性を
説明する工程断面図である。
FIG. 6 is a process sectional view explaining the surface etching characteristics of a (100) semiconductor substrate.

【図7】(100)半導体基板の表面エッチング特性を
説明する斜視図である。
FIG. 7 is a perspective view illustrating surface etching characteristics of a (100) semiconductor substrate.

【符号の説明】[Explanation of symbols]

21…閃亜鉛鉱結晶構造を持つ半導体基板、22…表面
レジスト、23…石英板、24…SiO2 膜、25…裏
面レジスト、25a…バイアホールパターン、25b…
OF垂直分離領域パターン、26…バイアホール、27
…OF垂直分離溝、28…裏面金属、29…固定台、3
0…回転砥石(ダイシングブレード)。
21 ... Semiconductor substrate having a zinc blende crystal structure, 22 ... Front resist, 23 ... Quartz plate, 24 ... SiO 2 film, 25 ... Back resist, 25a ... Via hole pattern, 25b ...
OF vertical separation area pattern, 26 ... Via hole, 27
… OF vertical separation groove, 28… Back metal, 29… Fixing stand, 3
0 ... Rotating whetstone (dicing blade).

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 (100)面を主表面とする閃亜鉛鉱結
晶構造を有する半導体基板を複数個の小片に分割する半
導体基板の分割方法において、 前記半導体基板の一方の面から、異方性エッチングによ
り断面が順メサ形状になる方向にエッチングして分離溝
を形成する工程と、 前記半導体基板の他方の面から、前記方向と直交する方
向にダイシングにより分離溝を形成する工程とを含むこ
とを特徴とする半導体基板の分割方法。
1. A method of dividing a semiconductor substrate having a zincblende crystal structure having a (100) plane as a main surface into a plurality of small pieces, wherein one surface of the semiconductor substrate is anisotropic. A step of forming a separation groove by etching in a direction in which the cross section has a forward mesa shape, and a step of forming a separation groove by dicing from the other surface of the semiconductor substrate in a direction orthogonal to the direction. A method for dividing a semiconductor substrate, comprising:
【請求項2】 エッチングにより分離溝を形成する工程
において、このエッチングは溶液エッチングであること
を特徴とする請求項1記載の半導体基板の分割方法。
2. The method for dividing a semiconductor substrate according to claim 1, wherein in the step of forming the separation groove by etching, the etching is solution etching.
JP9277192A 1992-04-13 1992-04-13 Dividing method for semiconductor base Pending JPH05285935A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9277192A JPH05285935A (en) 1992-04-13 1992-04-13 Dividing method for semiconductor base

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9277192A JPH05285935A (en) 1992-04-13 1992-04-13 Dividing method for semiconductor base

Publications (1)

Publication Number Publication Date
JPH05285935A true JPH05285935A (en) 1993-11-02

Family

ID=14063688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9277192A Pending JPH05285935A (en) 1992-04-13 1992-04-13 Dividing method for semiconductor base

Country Status (1)

Country Link
JP (1) JPH05285935A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1278236A1 (en) * 2001-07-09 2003-01-22 Sanyo Electric Co., Ltd. Method of dicing a compound semiconductor wafer and compound semiconductor substrate thereby formed
WO2003022584A1 (en) * 2001-09-06 2003-03-20 Ricoh Company, Ltd. Liquid drop discharge head and manufacture method thereof, micro device, ink-jet head, ink cartridge, and ink-jet printing device
JP2007329234A (en) * 2006-06-07 2007-12-20 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor element
US7358153B2 (en) 2005-06-03 2008-04-15 Oki Electric Industry Co., Ltd. Method for cutting junction board, and chip
US7754584B2 (en) 2006-05-12 2010-07-13 Panasonic Corporation Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
US7901966B2 (en) 2008-12-17 2011-03-08 Mitsubishi Electric Corporation Method for manufacturing nitride semiconductor device
JP2012089734A (en) * 2010-10-21 2012-05-10 Fuji Electric Co Ltd Method of manufacturing reverse blocking igbt

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1278236A1 (en) * 2001-07-09 2003-01-22 Sanyo Electric Co., Ltd. Method of dicing a compound semiconductor wafer and compound semiconductor substrate thereby formed
US6897126B2 (en) 2001-07-09 2005-05-24 Sanyo Electric, Co., Ltd. Semiconductor device manufacturing method using mask slanting from orientation flat
CN100466170C (en) * 2001-07-09 2009-03-04 三洋电机株式会社 Method for making compound semiconductor device
WO2003022584A1 (en) * 2001-09-06 2003-03-20 Ricoh Company, Ltd. Liquid drop discharge head and manufacture method thereof, micro device, ink-jet head, ink cartridge, and ink-jet printing device
US7090325B2 (en) 2001-09-06 2006-08-15 Ricoh Company, Ltd. Liquid drop discharge head and manufacture method thereof, micro device ink-jet head ink cartridge and ink-jet printing device
US7731861B2 (en) 2001-09-06 2010-06-08 Ricoh Company, Ltd. Liquid drop discharge head and manufacture method thereof, micro device, ink-jet head, ink cartridge, and ink-jet printing device
US7358153B2 (en) 2005-06-03 2008-04-15 Oki Electric Industry Co., Ltd. Method for cutting junction board, and chip
US7754584B2 (en) 2006-05-12 2010-07-13 Panasonic Corporation Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
US7808059B2 (en) 2006-05-12 2010-10-05 Panasonic Corporation Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
JP2007329234A (en) * 2006-06-07 2007-12-20 Fuji Electric Device Technology Co Ltd Method for manufacturing semiconductor element
US7901966B2 (en) 2008-12-17 2011-03-08 Mitsubishi Electric Corporation Method for manufacturing nitride semiconductor device
JP2012089734A (en) * 2010-10-21 2012-05-10 Fuji Electric Co Ltd Method of manufacturing reverse blocking igbt

Similar Documents

Publication Publication Date Title
KR960005047B1 (en) Method for dicing compound semiconductor wafer
US4729971A (en) Semiconductor wafer dicing techniques
US7172951B2 (en) Apparatus for controlled fracture substrate singulation
US6465158B1 (en) Semiconductor wafer dividing method
JP2780618B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
KR100789200B1 (en) Method for production of semiconductor chip and semiconductor chip
TWI511239B (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2004140179A (en) Semiconductor device and its manufacturing method
TW202003150A (en) Wafer processing method with full edge trimming
JPH05285935A (en) Dividing method for semiconductor base
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
EP0776029B1 (en) Improvements in or relating to semiconductor chip separation
US6368943B1 (en) Semiconductor method of manufacture
JP3324641B2 (en) Method for manufacturing semiconductor device
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
JP2004221423A (en) Method for manufacturing semiconductor device
JP2861264B2 (en) Method for manufacturing semiconductor device
JPH05285936A (en) Dividing method for semiconductor base
JPH05285937A (en) Dividing method for semiconductor base
JPH065701A (en) Manufacture of semiconductor device
JPS63237408A (en) Substrate for semiconductor device
JP2001196332A (en) Method for cutting hard nonmetallic film with laser beam
JPH02162750A (en) Manufacture of semiconductor device
JP2002075918A (en) Manufacturing methods of ceramic substrate and semiconductor device