JPH05285936A - Dividing method for semiconductor base - Google Patents

Dividing method for semiconductor base

Info

Publication number
JPH05285936A
JPH05285936A JP9277392A JP9277392A JPH05285936A JP H05285936 A JPH05285936 A JP H05285936A JP 9277392 A JP9277392 A JP 9277392A JP 9277392 A JP9277392 A JP 9277392A JP H05285936 A JPH05285936 A JP H05285936A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
etching
substrate
dividing
semiconductor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9277392A
Other languages
Japanese (ja)
Inventor
Masahiro Kato
正裕 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP9277392A priority Critical patent/JPH05285936A/en
Publication of JPH05285936A publication Critical patent/JPH05285936A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a dividing method for a semiconductor base without generating chippings and cracks, also without affecting adversely to element characteristics and with a cut face in the good state. CONSTITUTION:A semiconductor base 21 is provided with a zincblende crystal structure with its main surface (100). Line ruling is carried out in the direction parallel with OF on the surface of said semiconductor base 21 by a diamond tool to form a scribing channel. Also wet an isotropic etching is applied in the direction perpendicular with OF on the rear face of the semiconductor base 21 to form separating channels. Lastly cleavage separation is carried out by roller pressurizing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路装置等
の製造工程において半導体基板を複数個の小片に分割す
る半導体基板の分割方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate dividing method for dividing a semiconductor substrate into a plurality of small pieces in a manufacturing process of a semiconductor integrated circuit device or the like.

【0002】[0002]

【従来の技術】半導体基板の主表面上に集積回路が形成
され、表面保護のためのパッシベーション膜の形成など
が終了すると、通常は、基板の裏面処理に進む。この基
板の裏面処理工程では、集積回路の種類や後工程のパッ
ケージ実装形態に応じ、基板厚の薄化やバイア(VI
A)ホールの形成、裏面金属薄膜の形成が行われる。ま
た、裏面金属の密着性を向上させるため、基板の薄化後
にこの裏面の表面処理が行われることもある。しかる後
に半導体基板のチップ分割工程に進み、単位小片に分割
される。
2. Description of the Related Art When an integrated circuit is formed on the main surface of a semiconductor substrate and formation of a passivation film for surface protection is completed, usually the back surface processing of the substrate is started. In the back surface processing step of this substrate, depending on the type of integrated circuit and the package mounting form in the subsequent step, the substrate thickness is reduced and the via (VI) is formed.
A) A hole is formed and a back surface metal thin film is formed. Further, in order to improve the adhesion of the backside metal, the backside surface treatment may be performed after the substrate is thinned. Then, the process of dividing the semiconductor substrate into chips is performed, and the semiconductor chips are divided into unit pieces.

【0003】GaAs,InP等のIII −V族化合物半
導体基板は、近年、高速電子回路や発受光素子の材料と
して注目され、用いられているが、従来のSi半導体基
板に比して熱伝導性が悪い。このため、GaAs,In
P等を用いた素子の製造においては、実使用時の放熱性
を良くするために基板の薄化が行われており、この薄化
工程は重要なプロセスになっている。また、GaAsや
InPといった材料はSiに比べて脆い性質を持つた
め、回路素子を製造する上工程ではある程度の厚みのあ
る基板が必要とされる。3インチ径の基板の場合には通
常600μm程度の厚みを持つ基板に回路素子が形成さ
れ、素子形成後にラッピングやグライディングによって
基板が所望の厚さに薄肉化される。薄化工程において、
基板は通常100μm程度またはそれ以下の厚みにさ
れ、時には50μm程度にまで薄くすることもある。
III-V group compound semiconductor substrates such as GaAs and InP have been attracting attention and used as materials for high-speed electronic circuits and light emitting / receiving elements in recent years, but they have higher thermal conductivity than conventional Si semiconductor substrates. Is bad. Therefore, GaAs, In
In manufacturing an element using P or the like, the substrate is thinned in order to improve heat dissipation during actual use, and this thinning step is an important process. Further, since materials such as GaAs and InP have a brittle property as compared with Si, a substrate having a certain thickness is required in the process of manufacturing a circuit element. In the case of a substrate having a diameter of 3 inches, a circuit element is usually formed on the substrate having a thickness of about 600 μm, and the substrate is thinned to a desired thickness by lapping or gliding after the element is formed. In the thinning process,
The substrate is usually made to have a thickness of about 100 μm or less, and sometimes it is made as thin as about 50 μm.

【0004】半導体基板のチップ小片への分割は上記の
ように製造工程の最後で行われる。この基板分割の方法
としては、従来、例えば、ダイヤモンドポイントスク
ライブ法やブレードスクライブ法などの方法がある。
のダイヤモンドポイントスクライブ法は、ダイヤモン
ドポイントツールで罫引きによって傷を入れ、曲げ応力
を加えて結晶の劈開性を利用して基板を割る方法であ
り、スクライビングした後にブレーキングをして分割す
る方法である。のブレードスクライブ法は、基板厚の
全てをブレード(回転砥石)で切断したり、基板厚の一
部にブレードで切断溝を入れて残りの厚みをブレーキン
グで割る方法である。
The division of the semiconductor substrate into chip pieces is performed at the end of the manufacturing process as described above. As a method of dividing the substrate, conventionally, there are methods such as a diamond point scribing method and a blade scribing method.
The diamond point scribing method is a method of making scratches by scoring with a diamond point tool and applying bending stress to split the substrate by utilizing the cleavage property of the crystal.It is a method of dividing after scribing and breaking. is there. The blade scribing method is a method in which the entire substrate thickness is cut by a blade (rotary grindstone), or a cutting groove is formed in a part of the substrate thickness by the blade and the remaining thickness is divided by braking.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来の各切断方法には次の問題があった。つまり、GaA
s,InPのような脆い材質の基板を、上記のダイヤモ
ンドスクライブ法やブレードスクライブ法をそのまま適
用して直交2方向に分割すると、略直方体のチップ薄片
にチッピング(欠け)やクラック(割れ)が生じてしま
った。従って、このようなチッピングやクラックを生じ
させることなく、チップ薄片を得ることは従来困難であ
った。
However, each of the conventional cutting methods described above has the following problems. That is, GaA
When a substrate made of a brittle material such as s or InP is directly applied to the diamond scribing method or the blade scribing method and is divided into two orthogonal directions, chipping (cracking) or cracking (cracking) occurs in a chip thin piece having a substantially rectangular parallelepiped shape. I got it. Therefore, it has been conventionally difficult to obtain chip flakes without causing such chipping and cracks.

【0006】GaAs,InP等の閃亜鉛鉱結晶の(1
00)面を主表面とする半導体基板は図5に示され、最
も一般的に用いられている。このようなGaAs,In
P単結晶からなる(100)面を主表面とする基板で
は、劈開面は(110)面であり、OF(オリエンテー
ションフラット)面に平行な面と垂直な面が劈開面にな
り、この面を出す分割をするのが最も一般的である。換
言すると、通常、(100)面でOFと平行な方向およ
び垂直な方向に基板は分割される。ここで、分割して割
り出す面はOFに平行な面も垂直な面も等価であるが、
一表面側から見た場合、OFに平行な方向と垂直な方向
は結晶の対称性からみて性質が異なる。具体的には、
(100)面内のOFに平行な方向と垂直な方向では引
っ掻き硬さが異なり、ダイシング(ブレードスクライ
ブ)したときのチッピングの程度が異なる。また、パタ
ーニングして溶液エッチングしたときの断面形状は異な
る。つまり、OFに平行な方向には、エッチングで断面
が順メサの溝ができる。また、ダイシングでチッピング
が少なく分離溝が形成され、しかも、ダイヤモンドツー
ルの引っ掻きで良好なスクライブ溝が形成される。これ
に対し、OFに垂直な方向には、エッチングで断面が逆
メサの溝ができる。また、ダイシングでチッピングが多
く、クラックを生じやすい。さらに、引っ掻きによるス
クライブ溝を良好に形成しにくい。
[1] of zinc blende crystals such as GaAs and InP
A semiconductor substrate having a (00) plane as a main surface is shown in FIG. 5 and is most commonly used. Such GaAs, In
In a substrate having a (100) plane composed of P single crystal as a main surface, the cleavage plane is the (110) plane, and the plane perpendicular to the plane parallel to the OF (orientation flat) plane is the cleavage plane. The most common way is to divide. In other words, the substrate is usually divided in the (100) plane in the direction parallel to the OF and in the direction perpendicular thereto. Here, the planes divided and divided are equivalent to the planes parallel to the OF and the planes perpendicular to the OF.
When viewed from one surface side, the property parallel to the OF and the direction perpendicular to the OF are different from each other in view of crystal symmetry. In particular,
The scratch hardness differs between the direction parallel to the OF in the (100) plane and the direction perpendicular thereto, and the degree of chipping during dicing (blade scribing) also differs. Moreover, the cross-sectional shape when patterned and solution-etched is different. That is, in the direction parallel to the OF, etching forms a groove having a normal mesa cross section. In addition, dicing results in less chipping and formation of separation grooves, and scratches of the diamond tool also form good scribe grooves. On the other hand, in the direction perpendicular to the OF, etching forms a groove having a reverse mesa cross section. Moreover, chipping is often caused by dicing, and cracks are likely to occur. Further, it is difficult to form the scribe groove satisfactorily by scratching.

【0007】一方、切断が通常容易なOF平行方向にダ
イシング等によって分離溝を形成しようとしても、約1
00μmないしそれ以下の厚みの取扱いが難しい薄化基
板においては、微妙な作業性(熟練)が要求される。ま
た、切断が困難なOF垂直方向では大きなチッピングが
生じ、クラックは素子特性に致命的な損傷を与えてしま
う。また、ダイヤモンドツールで罫引きを入れる場合に
は通常幅数μm,深さ数μm程度のスクライブ溝を形成
するのであるが、この場合においても、逆メサが形成さ
れるOF垂直方向に罫引きを入れると所望しない基板割
れを生じる可能性があり、スクライブ溝自体を形成する
ことが困難であった。
On the other hand, even if it is attempted to form the separation groove by dicing or the like in the OF parallel direction, which is usually easy to cut, it is about 1
Delicate workability (skill) is required for a thinned substrate with a thickness of 00 μm or less that is difficult to handle. Also, large chipping occurs in the OF vertical direction, which is difficult to cut, and the cracks cause fatal damage to the device characteristics. In addition, when a scribe line is formed with a diamond tool, a scribe groove with a width of several μm and a depth of several μm is usually formed. Even in this case, the scribe line is formed in the vertical direction in which the reverse mesa is formed. If it is put in, undesired cracking of the substrate may occur, and it was difficult to form the scribe groove itself.

【0008】[0008]

【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、(100)面を主表
面とする閃亜鉛鉱結晶構造を有する半導体基板を複数個
の小片に分割する半導体基板の分割方法において、半導
体基板の一方の面から、異方性エッチングにより断面が
順メサ形状になる方向にエッチングして分離溝を形成す
る工程と、半導体基板の他方の面から、上記方向と直交
する方向に罫引き、曲げ応力を加えてこの罫引き方向に
沿って劈開分離する工程とを含んで半導体基板を分割す
るものである。
The present invention has been made to solve such a problem, and a semiconductor substrate having a zincblende crystal structure having a (100) plane as a main surface is formed into a plurality of small pieces. In the method of dividing a semiconductor substrate to be divided, from one surface of the semiconductor substrate, a step of forming a separation groove by etching in a direction in which the cross section is in a forward mesa shape by anisotropic etching, and from the other surface of the semiconductor substrate, The step of dividing the semiconductor substrate includes the steps of drawing and bending stress in the direction orthogonal to the above direction and cleaving and separating along the drawing direction.

【0009】また、半導体基板の一方の面から、異方性
エッチングにより断面が順メサ形状になる方向に罫引く
第1の工程と、半導体基板の他方の面からこの半導体基
板を薄肉化して所定の厚さにする第2の工程と、半導体
基板の薄肉化したこの他方の面から、罫引きの方向と直
交する方向にエッチングして分離溝を形成する第3の工
程と、半導体基板に曲げ応力を加えて罫引き方向に沿っ
て半導体基板を劈開分離する第4の工程とを含んで半導
体基板を分割するものである。
In addition, a first step of drawing a line from one surface of the semiconductor substrate in a direction in which the cross section becomes a forward mesa shape by anisotropic etching, and thinning the semiconductor substrate from the other surface of the semiconductor substrate to a predetermined size. And a third step of forming a separation groove by etching from the other thinned surface of the semiconductor substrate in a direction orthogonal to the ruled line direction, and bending the semiconductor substrate. A fourth step of applying stress to cleave and separate the semiconductor substrate along the ruled direction is included to divide the semiconductor substrate.

【0010】[0010]

【作用】(100)面を主表面とする閃亜鉛鉱結晶構造
を有する半導体基板の表面エッチング特性は図6および
図7に示される。すなわち、図6に示すようにして、こ
のような半導体基板14の表裏面14a,14bに保護
膜15a,15bによるパターン16a,16bを形成
し、エッチングを行うと、図7に示すようなエッチング
断面形状が得られることが知られている。この図7に見
られるように、順メサのエッチング断面形状の溝17
c,17dと、逆メサのエッチング断面形状の溝17
a,17bとが半導体基板14の表裏面に形成される。
The surface etching characteristics of a semiconductor substrate having a zincblende crystal structure whose main surface is the (100) plane are shown in FIGS. 6 and 7. That is, as shown in FIG. 6, when the patterns 16a and 16b are formed by the protective films 15a and 15b on the front and back surfaces 14a and 14b of the semiconductor substrate 14 and the etching is performed, an etching cross section as shown in FIG. It is known that a shape is obtained. As shown in FIG. 7, a groove 17 having a forward mesa etching cross-sectional shape is formed.
c and 17d, and a groove 17 having an inverted mesa etching sectional shape
a and 17b are formed on the front and back surfaces of the semiconductor substrate 14.

【0011】すなわち、(100)半導体基板の一方の
面(表面)では、OFに対して平行方向に順メサが形成
され、このOFに平行な方向は分割が容易な方向にな
る。また、OFに対して垂直方向に逆メサが形成され、
このOFに垂直な方向は分割が困難な方向になる。一
方、半導体基板の他方の面(裏面)では、上記関係は逆
になり、OFに対して平行方向に逆メサが形成され、こ
のOFに平行な方向は分割が困難な方向になる。また、
OFに対して垂直方向に順メサが形成され、このOFに
垂直な方向は分割が容易な方向になる。つまり、(10
0)半導体基板の表側からみたときの分割困難方向が、
裏側からみた場合には、表側からみたときの分割容易方
向と等価になる。
That is, on one surface (front surface) of the (100) semiconductor substrate, a forward mesa is formed in a direction parallel to the OF, and the direction parallel to the OF is an easy division direction. In addition, an inverted mesa is formed in a direction perpendicular to OF,
The direction perpendicular to the OF becomes a direction in which division is difficult. On the other hand, on the other surface (back surface) of the semiconductor substrate, the above relationship is reversed, and an inverse mesa is formed in a direction parallel to the OF, and a direction parallel to the OF becomes a direction in which division is difficult. Also,
A forward mesa is formed in the direction perpendicular to the OF, and the direction perpendicular to the OF is a direction in which division is easy. That is, (10
0) The direction of difficult division when viewed from the front side of the semiconductor substrate is
When viewed from the back side, it is equivalent to the direction of easy division when viewed from the front side.

【0012】従って、本発明では、OFに対して平行な
方向に順メサが形成される一方の基板面から、このOF
に平行な方向に罫引きが行われた後に曲げ応力が加えら
れてこの罫引き方向に沿って劈開分離される。また、O
Fに対して垂直な方向に順メサが形成される他方の基板
面から、このOFに垂直な方向にエッチングにより分離
溝が形成される。
Therefore, in the present invention, the OF is formed from the surface of one substrate on which the forward mesa is formed in the direction parallel to the OF.
After the creases are formed in the direction parallel to, a bending stress is applied to the creases to cause cleavage separation along the crease direction. Also, O
A separation groove is formed by etching in the direction perpendicular to the OF from the other substrate surface where the forward mesa is formed in the direction perpendicular to F.

【0013】あるいはこの逆に、OFに対して平行な方
向に順メサが形成される一方の基板面から、このOFに
平行な方向にエッチングにより分離溝が形成される。ま
た、OFに対して垂直な方向に順メサが形成される他方
の基板面から、このOFに垂直な方向に罫引きが行われ
た後に曲げ応力が加えられてこの罫引き方向に沿って劈
開分離される。
On the contrary, the separation groove is formed by etching in the direction parallel to the OF from the one substrate surface where the forward mesa is formed in the direction parallel to the OF. In addition, bending stress is applied from the other substrate surface where a forward mesa is formed in a direction perpendicular to the OF to the direction perpendicular to the OF, and a cleavage stress is applied along the ruled direction. To be separated.

【0014】また、半導体基板が薄化される場合には、
この薄化工程の前に劈開分離用の罫引きが行なわれるこ
とにより、容易にかつ傷や割れを生じることなく半導体
基板は分割される。即ち、作業性・取扱いの容易な基板
厚の状態で罫引きが行なわれる。また、半導体基板が薄
化された後にエッチング工程が行われると、工程時間は
短縮される。ここで、エッチングにより分離溝を形成す
る工程は、バイアホール形成工程と併用することも可能
である。
When the semiconductor substrate is thinned,
Since the ruled lines for cleavage separation are performed before this thinning step, the semiconductor substrate is divided easily and without causing scratches or cracks. That is, the ruled line is drawn in the state of the substrate thickness that is easy to work and handle. Further, if the etching process is performed after the semiconductor substrate is thinned, the process time is shortened. Here, the step of forming the separation groove by etching can be used together with the via hole forming step.

【0015】[0015]

【実施例】図1から図4は本発明の一実施例による半導
体基板の分割方法を示す工程断面図である。この製造工
程はMMIC(モノリシック・マイクロ波IC)の製造
の最終段階に行われる裏面形成プロセスに相当してい
る。
1 to 4 are process sectional views showing a method of dividing a semiconductor substrate according to an embodiment of the present invention. This manufacturing process corresponds to the back surface forming process performed at the final stage of manufacturing the MMIC (monolithic microwave IC).

【0016】半導体基板21は閃亜鉛鉱結晶構造を有す
るGaAs材料からなり、その表側((100)面)に
おける集積回路形成工程が終了した後、OFと平行な方
向にダイヤモンドポイントツール20でこの基板表面に
罫引きが行われ、分割境界領域にスクライブ溝が形成さ
れる(図1参照)。次に、半導体基板21の表面保護の
ため、表側にレジスト22が塗布される(図2(a)参
照)。ここで、図面の正面に見える面はOF面であり、
このOF面は紙面に対して平行な面となっており、紙面
の左右方向がOFに平行な方向である。紙面の手前から
奥へ向かう方向はOFに垂直な方向である。また、レジ
スト22が塗布される基板面は(100)面で基板の表
側に相当し、この面の反対側が基板の裏面に相当するも
のとする。レジスト22が硬化した後この表面にワック
スが塗られ、ワックスを接着剤として例えば石英板23
がレジスト22の表面に貼り付けられる(同図(b)参
照)。この時点で基板厚は600μm程度あるので、研
削・研磨等によってウエハが裏側から薄化され、100
μm程度またはそれ以下の厚みに形成される(同図
(c)参照)。この基板の薄化は、GaAs,InPと
いった半導体基板では熱伝導性が悪いため、集積回路の
放熱性を向上させるために行われている。
The semiconductor substrate 21 is made of a GaAs material having a zinc blende crystal structure, and after the integrated circuit forming process on the front side ((100) plane) of the semiconductor substrate 21 is completed, the substrate is moved in a direction parallel to OF with the diamond point tool 20. Ruled lines are formed on the surface, and scribed grooves are formed in the division boundary regions (see FIG. 1). Next, a resist 22 is applied to the front side to protect the surface of the semiconductor substrate 21 (see FIG. 2A). Here, the surface visible in the front of the drawing is the OF surface,
The OF surface is a surface parallel to the paper surface, and the left-right direction of the paper surface is the direction parallel to the OF. The direction from the front to the back of the paper is the direction perpendicular to the OF. The surface of the substrate on which the resist 22 is applied is the (100) plane, which corresponds to the front side of the substrate, and the side opposite to this surface corresponds to the back surface of the substrate. After the resist 22 is hardened, a wax is applied to the surface of the resist 22, and the wax is used as an adhesive, for example, a quartz plate 23.
Is attached to the surface of the resist 22 (see FIG. 7B). At this point, since the substrate thickness is about 600 μm, the wafer is thinned from the back side by grinding, polishing, etc.
It is formed with a thickness of about μm or less (see FIG. 7C). This thinning of the substrate is performed to improve the heat dissipation of the integrated circuit because the semiconductor substrate such as GaAs or InP has poor thermal conductivity.

【0017】次に、薄化した基板21の裏面にSiO2
膜24が形成される(同図(d)参照)。その後、Si
2 膜24の表面にレジスト25が塗布され、パターニ
ングが行われる。通常、このパターニングにおいてはバ
イアホールのパターン25aが形成されるのであるが、
本実施例では同時にOFに垂直な方向に分離領域パター
ン25bが形成される(同図(e)参照)。従って、バ
イアホールパターン25aとOF垂直分離領域パターン
25bを同一の露光マスクで形成することができ、パタ
ーニングマスクは一枚で済むことになる。次に、このパ
ターンをマスクとするウエットエッチングにより、バイ
アホール26および分離溝27が形成される(同(f)
参照)。この分離溝27は、半導体基板21の裏側から
みてOFに対して垂直な方向であり、異方性エッチング
により順メサが形成される方向になっている。
Next, SiO 2 is formed on the back surface of the thinned substrate 21.
The film 24 is formed (see FIG. 7D). Then Si
A resist 25 is applied to the surface of the O 2 film 24 and patterned. Normally, in this patterning, a via hole pattern 25a is formed.
In this embodiment, the isolation region pattern 25b is simultaneously formed in the direction perpendicular to the OF (see FIG. 8E). Therefore, the via hole pattern 25a and the OF vertical separation region pattern 25b can be formed by the same exposure mask, and only one patterning mask is required. Next, the via hole 26 and the separation groove 27 are formed by wet etching using this pattern as a mask (the same (f)).
reference). The separation groove 27 is a direction perpendicular to the OF when viewed from the back side of the semiconductor substrate 21, and is a direction in which a forward mesa is formed by anisotropic etching.

【0018】このバイアホール形成では通常穴が貫通す
るまでウエットエッチングされるので、処理時間はバイ
アホール形成条件で決まる。従って、OF垂直分離領域
パターン25bのパターン幅を適当に調整することによ
り、OF垂直方向を完全に分離した短冊状のペレット集
合体を本実施例のように得ることもできるし、また、分
離領域に任意の深さの溝を切ることもできる。溝を切る
だけの場合にはOF垂直方向は完全には分離されない。
In this via hole formation, wet etching is usually performed until the hole penetrates, so the processing time is determined by the via hole formation conditions. Therefore, by appropriately adjusting the pattern width of the OF vertical separation region pattern 25b, a strip-shaped pellet aggregate in which the OF vertical direction is completely separated can be obtained as in this embodiment, and the separation region can be obtained. It is also possible to cut a groove of any depth. When the groove is simply cut, the OF vertical direction is not completely separated.

【0019】次に、ウエットエッチ処理でバイアホール
貫通およびOF垂直方向分離した後、裏面側のSiO2
膜24とレジスト25が除去され(図3(g)参照)、
引き続いて裏面金属28が蒸着される(同図(h)参
照)。この時、バイアホール26にも金属膜が蒸着され
る。また、必要に応じてOF垂直分離領域に金属膜が付
着しないようにマスキングしても良い。図示の状態はマ
スキングした場合を示している。
Next, after wet-etching, the via holes are pierced and separated in the direction perpendicular to the OF, and then SiO 2 on the back surface side is formed.
The film 24 and the resist 25 are removed (see FIG. 3 (g)),
Subsequently, the back surface metal 28 is vapor-deposited (see FIG. 6H). At this time, a metal film is also deposited on the via hole 26. Further, if necessary, masking may be performed so that the metal film does not adhere to the OF vertical separation region. The illustrated state shows the case of masking.

【0020】次に、今度は半導体基板21の裏面に粘着
シート29が貼り付けられて固着され、今まで基板21
の表側を固定していた石英板23が剥がされ、石英板2
3が取り外ずされる。さらに、表側のレジスト22が除
去される(図4(a)参照)。ここで、半導体基板21
は露出している面が回路素子が形成されている(10
0)面であり、OF垂直方向にはエッチングによる分離
溝が形成されて基板はOF垂直方向に完全に分離し、短
冊状になっている。また、OF平行方向にはダイヤモン
ドポイントツールによるスクライブ溝が形成されてお
り、基板は完全には分離していない。最後に、粘着シー
ト29に固定された半導体基板21の固定側からローラ
30によって半導体基板21に曲げ応力が加えられる
(同図(b)参照)。ここで、図示される溝はダイヤモ
ンドツールによるスクライブ溝である。このローラ加圧
により、OF平行方向にブレーキンングが施され、半導
体基板21はOF平行方向に完全に劈開分離する。この
結果、半導体基板21は略直方体の複数個のペレットに
分かれる。
Next, the adhesive sheet 29 is attached and fixed to the back surface of the semiconductor substrate 21.
The quartz plate 23 that fixed the front side of the
3 is removed. Further, the resist 22 on the front side is removed (see FIG. 4A). Here, the semiconductor substrate 21
A circuit element is formed on the exposed surface (10
0) plane, and a separation groove is formed in the vertical direction of the OF by etching, so that the substrate is completely separated in the vertical direction of the OF and has a strip shape. Further, a scribe groove formed by a diamond point tool is formed in the OF parallel direction, and the substrate is not completely separated. Finally, a bending stress is applied to the semiconductor substrate 21 by the roller 30 from the fixed side of the semiconductor substrate 21 fixed to the adhesive sheet 29 (see FIG. 2B). Here, the illustrated groove is a scribe groove formed by a diamond tool. By this roller pressing, braking is applied in the OF parallel direction, and the semiconductor substrate 21 is completely cleaved in the OF parallel direction. As a result, the semiconductor substrate 21 is divided into a plurality of substantially rectangular parallelepiped pellets.

【0021】このように本実施例よる半導体分割方法に
おいては、OFに対して平行な方向に順メサが形成され
る半導体基板21の表面から、このOFに平行な方向に
ダイヤモンドツールによりスクライブ溝が形成され、ロ
ーラ加圧によって劈開分離する。また、OFに対して垂
直な方向に順メサが形成される半導体基板21の裏面か
ら、このOFに垂直な方向にウエットエッチングにより
分離溝が形成される。つまり、基板表面では切断困難方
向である逆メサ方向にはスクライブが行われない。ま
た、この方向は基板裏面からみたときには切断容易な順
メサ方向になるため、裏面からはこの切断容易方向にウ
エットエッチングが行われる。このため、半導体基板2
1の表面および裏面において、分割容易な方向に分離溝
が極めて容易に生産性良く形成され、従来のようにチッ
ピング(欠け)やクラック(割れ)を生じることはな
い。しかも、チップ切断形状は良好であり、素子性能に
ダメージを与えることはない。
As described above, in the semiconductor dividing method according to the present embodiment, the scribe groove is formed by the diamond tool in the direction parallel to the OF from the surface of the semiconductor substrate 21 where the forward mesa is formed in the direction parallel to the OF. Formed and cleaved by roller pressure. Further, a separation groove is formed by wet etching in the direction perpendicular to the OF from the back surface of the semiconductor substrate 21 where the forward mesa is formed in the direction perpendicular to the OF. That is, scribing is not performed in the reverse mesa direction, which is a difficult direction to cut on the substrate surface. Further, since this direction is a forward mesa direction in which cutting is easy when viewed from the back surface of the substrate, wet etching is performed from the back surface in this easy cutting direction. Therefore, the semiconductor substrate 2
On the front surface and the back surface of No. 1, separation grooves are extremely easily formed with good productivity in the direction of easy division, and chipping (cracking) and cracking (breaking) are not generated unlike the conventional case. Moreover, the chip cutting shape is good, and the element performance is not damaged.

【0022】また、ダイヤモンドツールによるOF平行
方向のスクライブ溝の形成は、半導体基板21が薄化さ
れる前に行われているため、スクライブ溝の形成時にウ
エハ割れや欠けを生じることがない。しかも、この溝の
形成方向は順メサ方向であるため、スクライブ溝が蛇行
することはない。また結果的に、一方向にだけスクライ
ブが行われるため、溝どうしが交差するといったことは
なく、これに起因する不良は発生しない。
Since the scribe groove in the direction parallel to the OF is formed by the diamond tool before the semiconductor substrate 21 is thinned, the wafer is not cracked or chipped when the scribe groove is formed. Moreover, since the groove is formed in the forward mesa direction, the scribe groove does not meander. Further, as a result, since the scribing is performed in only one direction, the grooves do not intersect with each other, and a defect due to this does not occur.

【0023】また、エッチングにより基板裏面にOF垂
直分離溝を形成する工程は、この分野で多用されるバイ
アホール形成のためのエッチング工程と共用もできるの
で、工程数の増加は最小限で済む。また、このエッチン
グ工程は、半導体基板21が薄化された後に行われてい
るため、エッチレートが遅くても比較的短時間で行え、
工程時間は短縮される。特に、この効果は、本実施例の
ように、半導体基板を100μm以下程度に薄化する場
合に有効となる。
Further, the step of forming the OF vertical separation groove on the back surface of the substrate by etching can be shared with the etching step for forming a via hole which is frequently used in this field, so that the increase in the number of steps can be minimized. Further, since this etching step is performed after the semiconductor substrate 21 is thinned, it can be performed in a relatively short time even if the etching rate is slow,
The process time is shortened. In particular, this effect is effective when the semiconductor substrate is thinned to about 100 μm or less as in this embodiment.

【0024】なお、上記実施例の説明においては、OF
垂直方向の分離溝形成に用いられるエッチングはウエッ
トエッチングとしたが、必ずしもウエットエッチングで
ある必要はなく、他のエッチング方法であっても良い。
また、上記実施例では半導体基板21をGaAsとして
説明したが、InP等の他の閃亜鉛鉱結晶構造をもつII
I −V族化合物半導体基板でも良い。また、上記実施例
ではMMICの製造に本発明を適用した場合を説明した
が、発光素子や受光素子等であっても良い。これら各場
合においても、上記実施例と同様な効果が奏される。
In the description of the above embodiment, OF
Although the etching used for forming the separation groove in the vertical direction is wet etching, it is not necessarily wet etching, and another etching method may be used.
Further, although the semiconductor substrate 21 is described as GaAs in the above embodiment, it has another zinc blende crystal structure such as InP II.
It may be an I-V group compound semiconductor substrate. Further, in the above embodiment, the case where the present invention is applied to the manufacture of the MMIC has been described, but a light emitting element, a light receiving element or the like may be used. In each of these cases, the same effect as that of the above-described embodiment can be obtained.

【0025】[0025]

【発明の効果】以上説明したように本発明によれば、O
Fに対して平行な方向に順メサが形成される一方の基板
面から、このOFに平行な方向にダイヤモンドスクライ
ブまたはエッチングにより分離溝が形成される。また、
OFに対して垂直な方向に順メサが形成される他方の基
板面から、このOFに垂直な方向にエッチングまたはダ
イヤモンドスクライブにより分離溝が形成される。この
ため、基板の各面における分離溝形成方向は分割が容易
な方向になり、チッピングやクラックを生じることな
く、また、素子特性に悪影響を与えることがない、しか
も、切断面の状態が良好な半導体基板の分割方法が提供
される。
As described above, according to the present invention, O
Separation grooves are formed by diamond scribe or etching in a direction parallel to the OF from one substrate surface where a forward mesa is formed in a direction parallel to F. Also,
Separation grooves are formed by etching or diamond scribing in the direction perpendicular to the OF from the other substrate surface where the forward mesa is formed in the direction perpendicular to the OF. For this reason, the separation groove formation direction on each surface of the substrate is a direction that allows easy division, does not cause chipping or cracks, does not adversely affect element characteristics, and has a good cut surface condition. A method of dividing a semiconductor substrate is provided.

【0026】また、半導体基板が薄化される場合には、
この薄化工程の前に劈開分離用の罫引きが行なわれるこ
とにより、容易にかつ傷や割れを生じることなく半導体
基板は分割される。即ち、作業性・取扱いの容易な基板
厚で罫引きが行なわれる。また、半導体基板が薄化され
た後にエッチング工程が行われると、工程時間は短縮さ
れる。ここで、エッチングにより分離溝を形成する工程
は、バイアホール形成工程と併用することも可能であ
る。従って、量産に適した半導体基板の分割方法が提供
される。
When the semiconductor substrate is thinned,
Since the ruled lines for cleavage separation are performed before this thinning step, the semiconductor substrate is divided easily and without causing scratches or cracks. That is, the ruled line is drawn with a substrate thickness that is easy to work and handle. Further, if the etching process is performed after the semiconductor substrate is thinned, the process time is shortened. Here, the step of forming the separation groove by etching can be used together with the via hole forming step. Therefore, a method of dividing a semiconductor substrate suitable for mass production is provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明をMMIC製造工程に適用した一実施例
におけるダイヤモンドスクライブを示す斜視図である。
FIG. 1 is a perspective view showing a diamond scribe in one embodiment in which the present invention is applied to an MMIC manufacturing process.

【図2】本実施例におけるダイヤモンドスクライブ後の
半導体製造工程を示す第1の工程断面図である。
FIG. 2 is a first process sectional view showing a semiconductor manufacturing process after diamond scribing in the present embodiment.

【図3】図2に示される第1の製造工程に引き続いて行
われる本実施例による半導体製造工程の第2の工程断面
図である。
FIG. 3 is a second process cross-sectional view of the semiconductor manufacturing process according to the present embodiment, which is performed subsequent to the first manufacturing process shown in FIG. 2.

【図4】図3に示される第2の製造工程に引き続いて行
われる本実施例による半導体製造工程の第3の工程断面
図である。
FIG. 4 is a third process cross-sectional view of the semiconductor manufacturing process according to the present embodiment, which is performed subsequent to the second manufacturing process shown in FIG.

【図5】閃亜鉛鉱結晶構造を持つ半導体基板の(10
0)面,OF面およびその他の結晶軸を説明する斜視図
である。
[FIG. 5] (10 of a semiconductor substrate having a zinc blende crystal structure)
It is a perspective view explaining a 0) plane, an OF plane, and other crystal axes.

【図6】(100)半導体基板の表面エッチング特性を
説明する工程断面図である。
FIG. 6 is a process sectional view explaining the surface etching characteristics of a (100) semiconductor substrate.

【図7】(100)半導体基板の表面エッチング特性を
説明する斜視図である。
FIG. 7 is a perspective view illustrating surface etching characteristics of a (100) semiconductor substrate.

【符号の説明】[Explanation of symbols]

20…ダイヤモンドポイントツール、21…閃亜鉛鉱結
晶構造を持つ半導体基板、22…表面レジスト、23…
石英板、24…SiO2 膜、25…裏面レジスト、25
a…バイアホールパターン、25b…OF垂直分離領域
パターン、26…バイアホール、27…OF垂直分離
溝、28…裏面金属、29…粘着シート、30…ロー
ラ。
20 ... Diamond point tool, 21 ... Semiconductor substrate having zinc blende crystal structure, 22 ... Surface resist, 23 ...
Quartz plate, 24 ... SiO 2 film, 25 ... Backside resist, 25
a ... via hole pattern, 25b ... OF vertical separation region pattern, 26 ... via hole, 27 ... OF vertical separation groove, 28 ... back metal, 29 ... adhesive sheet, 30 ... roller.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 (100)面を主表面とする閃亜鉛鉱結
晶構造を有する半導体基板を複数個の小片に分割する半
導体基板の分割方法において、 前記半導体基板の一方の面から、異方性エッチングによ
り断面が順メサ形状になる方向にエッチングして分離溝
を形成する工程と、 前記半導体基板の他方の面から、前記方向と直交する方
向に罫引き、曲げ応力を加えてこの罫引き方向に沿って
劈開分離する工程とを含むことを特徴とする半導体基板
の分割方法。
1. A method of dividing a semiconductor substrate having a zincblende crystal structure having a (100) plane as a main surface into a plurality of small pieces, wherein one surface of the semiconductor substrate is anisotropic. A step of forming a separation groove by etching in a direction in which the cross section becomes a forward mesa shape; and a step of drawing a line from the other surface of the semiconductor substrate in a direction orthogonal to the direction and applying a bending stress to the drawing direction. And a step of performing cleavage separation along the semiconductor substrate.
【請求項2】 エッチングにより分離溝を形成する工程
において、このエッチングは溶液エッチングであること
を特徴とする請求項1記載の半導体基板の分割方法。
2. The method for dividing a semiconductor substrate according to claim 1, wherein in the step of forming the separation groove by etching, the etching is solution etching.
【請求項3】 (100)面を主表面とする閃亜鉛鉱結
晶構造を有する半導体基板を複数個の小片に分割する半
導体基板の分割方法において、 前記半導体基板の一方の面から、異方性エッチングによ
り断面が順メサ形状になる方向に罫引く第1の工程と、 前記半導体基板の他方の面から前記半導体基板を薄化し
て所定の厚さにする第2の工程と、 前記半導体基板の薄化したこの他方の面から、前記罫引
きの方向と直交する方向にエッチングして分離溝を形成
する第3の工程と、 前記半導体基板に曲げ応力を加えて前記罫引き方向に沿
って前記半導体基板を劈開分離する第4の工程とを含む
ことを特徴とする半導体基板の分割方法。
3. A method of dividing a semiconductor substrate, which comprises dividing a semiconductor substrate having a zincblende crystal structure having a (100) plane as a main surface into a plurality of pieces, wherein one surface of the semiconductor substrate is anisotropic. A first step of drawing a line in a direction in which a cross section has a forward mesa shape by etching; a second step of thinning the semiconductor substrate from the other surface of the semiconductor substrate to a predetermined thickness; A third step of forming a separation groove by etching from the other thinned surface in a direction orthogonal to the ruled direction, and applying a bending stress to the semiconductor substrate along the ruled direction. And a fourth step of cleaving and separating the semiconductor substrate.
JP9277392A 1992-04-13 1992-04-13 Dividing method for semiconductor base Pending JPH05285936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9277392A JPH05285936A (en) 1992-04-13 1992-04-13 Dividing method for semiconductor base

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9277392A JPH05285936A (en) 1992-04-13 1992-04-13 Dividing method for semiconductor base

Publications (1)

Publication Number Publication Date
JPH05285936A true JPH05285936A (en) 1993-11-02

Family

ID=14063744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9277392A Pending JPH05285936A (en) 1992-04-13 1992-04-13 Dividing method for semiconductor base

Country Status (1)

Country Link
JP (1) JPH05285936A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349174B1 (en) * 2007-11-05 2014-01-09 삼성전자주식회사 Method of sawing semiconductor wafer, semiconductor chip and chamber for sawing wafer
CN104576531A (en) * 2014-12-31 2015-04-29 苏州凯锝微电子有限公司 Wafer cutting device
JP2019036662A (en) * 2017-08-18 2019-03-07 信越半導体株式会社 Manufacturing method for light-emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349174B1 (en) * 2007-11-05 2014-01-09 삼성전자주식회사 Method of sawing semiconductor wafer, semiconductor chip and chamber for sawing wafer
CN104576531A (en) * 2014-12-31 2015-04-29 苏州凯锝微电子有限公司 Wafer cutting device
JP2019036662A (en) * 2017-08-18 2019-03-07 信越半導体株式会社 Manufacturing method for light-emitting element

Similar Documents

Publication Publication Date Title
US5919713A (en) Semiconductor device and method of making
US6465158B1 (en) Semiconductor wafer dividing method
US5314844A (en) Method for dicing a semiconductor wafer
US7172951B2 (en) Apparatus for controlled fracture substrate singulation
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
KR100789200B1 (en) Method for production of semiconductor chip and semiconductor chip
JP4639520B2 (en) Manufacturing method of nitride semiconductor chip
TW202003150A (en) Wafer processing method with full edge trimming
JP3338360B2 (en) Gallium nitride based semiconductor wafer manufacturing method
EP0776029B1 (en) Improvements in or relating to semiconductor chip separation
US6174789B1 (en) Method of dividing a compound semiconductor wafer into pellets by utilizing extremely narrow scribe regions
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
JPH04262589A (en) Manufacture of optical semiconductor device
JPH05285935A (en) Dividing method for semiconductor base
JPH05285936A (en) Dividing method for semiconductor base
JP2004221423A (en) Method for manufacturing semiconductor device
JPH05285937A (en) Dividing method for semiconductor base
JPS63237408A (en) Substrate for semiconductor device
TWI267913B (en) Wafer dicing method
JPH065701A (en) Manufacture of semiconductor device
JPS63164336A (en) Manufacture of semiconductor device
JPH02162750A (en) Manufacture of semiconductor device
JPH0521597A (en) Manufacture of semiconductor element
TWI783395B (en) Wafer thinning method
JPH0442949A (en) Semiconductor device with dicing slit