JP4639520B2 - Manufacturing method of nitride semiconductor chip - Google Patents

Manufacturing method of nitride semiconductor chip Download PDF

Info

Publication number
JP4639520B2
JP4639520B2 JP2001131447A JP2001131447A JP4639520B2 JP 4639520 B2 JP4639520 B2 JP 4639520B2 JP 2001131447 A JP2001131447 A JP 2001131447A JP 2001131447 A JP2001131447 A JP 2001131447A JP 4639520 B2 JP4639520 B2 JP 4639520B2
Authority
JP
Japan
Prior art keywords
wafer
chip
nitride semiconductor
substrate
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001131447A
Other languages
Japanese (ja)
Other versions
JP2002329684A (en
Inventor
英見 武石
英徳 亀井
修一 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001131447A priority Critical patent/JP4639520B2/en
Publication of JP2002329684A publication Critical patent/JP2002329684A/en
Application granted granted Critical
Publication of JP4639520B2 publication Critical patent/JP4639520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Dicing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物半導体からなる半導体チップ及びその製造方法に係わり、特に発光ダイオードや半導体レーザ等の発光素子に利用される窒化物半導体チップ及びその製造方法に関する。
【0002】
【従来の技術】
一般的に、発光ダイオードや半導体レーザ等の発光素子は、発光源となる半導体チップから構成されている。これら半導体チップの材料には、例えば赤色、黄色、緑色には、GaAs、AlGaAs、GaP、AlGaInP、AlGaInN等が用いられ、青色には、AlGaInN、SiC、ZnSe等が用いられている。
【0003】
このような半導体チップは、ダイサー(ダイシングソー)を用いて、ダイヤモンドのブレードによる回転運動により、半導体ウェハー上に溝をチップの形状に合わせて切り込んだのち、外力によってチップ状に切断、分離して得られる。また、ダイサーだけでなく、スクライバーを用いて、同様にダイヤモンド針の往復直線運動により、半導体ウェハー上に罫書線をチップの形状に合わせて引いた後、外力によってチップ状に切断、分離することでも得られる。
【0004】
例えば、GaAsやGaP等のように、閃亜鉛鉱構造の結晶からなる基板の(001)面は、<110>方向に劈開性があるため、この方向にスクライブすることによって、正方形または長方形のチップに容易に分離することができると共にクラックや欠けのない奇麗なチップ断面を得ることができる。
【0005】
ところが、AlGaInN等の窒化物半導体の場合、基板として菱面体晶系のサファイア、六方晶系のSiCやGaNが用いられており、それらの基板の硬度が非常に高いことに加え、基板の主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なるため、基板の劈開面だけを利用して、正方形または長方形のチップに分離することはできない。したがって、ウェハーに対して無理に劈開方向でない方向にダイシングやスクライブを行なっても、チップ分離を行う前にウェハーの割れや欠けが発生し、基板上に窒化物半導体を積層したウェハーをうまくチップ状に分離することは困難であった。
【0006】
しかしながら、近年では、主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なる基板でも、長方形または正方形のチップにうまく分離する工夫がなされるようになった。以下に、これらのチップ分離方法について3つの従来の技術を示す。
【0007】
第一の従来の技術は、特開平5−315646号公報に開示されている。
【0008】
これは、サファイア基板上の窒化物半導体ウェハーを切断する際に、窒化物半導体の上からダイサーにより、窒化物半導体の厚さよりも深く溝を切り込むダイシング工程と、サファイア基板の厚さを研磨により薄くする研磨工程と、ダイシング工程で形成された溝の上からスクライバーによりスクライブする工程と、スクライブラインに沿ってウェハーを押し割ることによりチップ状に分離するチップ分離工程、とからなる方法である。この方法によれば、ウェハーの切断面のクラックやチッピングの発生を防止し、窒化物半導体の結晶性を低下させずに、所望の形、サイズに切断できることが示されている。
【0009】
第二の従来の技術は、特開平10−125958号公報に開示されている。
【0010】
これは、サファイア基板上の窒化物半導体ウェハーを切断する際に、窒化物半導体層側から第一の割り溝を線状に形成する工程と、ウェハーのサファイア基板側から第一の割り溝の線と合致する位置で、第一の割り溝の線幅よりも細い線幅で第二の割り溝を形成する工程と、前記第一の割り溝と第二の割り溝に沿ってウェハーをローラーで押さえることによりチップ状に分離するチップ分離工程、とからなる方法である。この方法では、劈開性を有していない基板でも、スクライブ、ダイシング、レーザ切断等の手法により、歩留りよく正確に切断することができ、生産性が向上することが示されている。
【0011】
第三の従来の技術は、特開平10−256193号公報に開示されている。
【0012】
これは、第一の従来の技術と第二の従来の技術に示したサファイア基板だけでなく、SiC基板やGaN基板等にも適用できる方法であり、硬度の高い基板を薄くする工程と、基板上に誘電体または他の非延性材料の被覆層を付着する工程と、基板上に罫書線を引く工程と、罫書線に沿って基板を破断する工程、とからなる方法である。この方法では、きれいな破断伝播を基板まで行うことができるため、基板を直接スクライブやダイシング等で割り溝を形成する場合に比較して、チップブレークに用いられる刃の寿命を延ばすことができると共に、割り溝幅を狭くできることが示されている。
【0013】
このような方法により、硬度が高く、主面に直交する任意の二つの劈開面のなす角度が直角とは異なる基板を用いた窒化物半導体ウェハーでも、長方形または正方形にチップ化することができるようになった。
【0014】
【発明が解決しようとする課題】
しかしながら、上述のような窒化物半導体ウェハーのチップ分離方法を用いた場合でも、以下のような問題が発生する。
【0015】
第一の従来の技術や第二の従来の技術に開示された方法では、長方形や正方形のチップを得るために、ウェハーの窒化物半導体側および、または基板側に割り溝を形成している。
【0016】
ところが、これらの方法を用いる場合、割り溝を形成するだけではチップ分離することができないため、ウェハーの上からローラーで押さえて割るか、あるいは割り溝の上からスクライブした後にチップブレーカー等で割る必要がある。
【0017】
このように、上記の何れの方法を用いても、チップ分離の際にウェハーに外力が加わるため、チップの割れや欠けが発生し、チップの歩留りが低下すると共に、チップサイズを小さくすることが困難となる。
【0018】
第三の従来の技術に開示された方法では、罫書線の破断伝播によるチップ化により、割り溝の幅の分だけ無駄が低減されるものの、罫書線に合わせて外力で押し割る際に罫書線上からずれて割れることが多く、チップの形状が不規則になるだけでなく、チップに割れや欠けが発生するため、第一および第二の従来の技術と同様にチップの歩留りが低下すると共に、チップサイズを小さくすることが困難となる。
【0019】
また、第一から第三の従来の技術のチップ分離方法の場合、前述のように最終的にウェハーを外力によって割るには、チップ分離におけるチップ断面の割れや欠けを抑制するために、ウェハーを研磨して薄くすることが望ましいが、薄いウェハーはスクライブやダイシング時において基板の劈開方向への割れや欠けが発生し易くなるため、逆にチップの歩留りが低下する。
【0020】
そこで、本発明は、チップ分離におけるチップの割れや欠けの発生を抑制しつつ、歩留り向上、チップ小型化が可能な窒化物半導体チップの製造方法を提供することを目的とする。
【0021】
【課題を解決するための手段】
上記課題を解決するために、発明者は、窒化物半導体チップの製造方法において、ウェハーを補強板に貼り付けて強固に固定してスクライブすることにより、チップ分離におけるチップの割れや欠けを抑制できることを見出した。
【0022】
すなわち、本発明は、基板1の主面上に窒化物半導体が積層されたウェハーをチップに分離する窒化物半導体チップの製造方法であって、適度な厚さに調整されたウェハーを補強板の主面上に貼り付けた(固定した)状態で、ウェハーをスクライブのみでチップに分割し、最終的に補強板からチップを剥がすようにしたものであり、スクライブ後に従来の技術のようなチップ分離工程を有さない。
【0023】
この方法では、六方晶系等のチップ分離しにくいウェハーでも、高い歩留りで正方形や長方形で、且つサイズの小さいチップに分割することができると共に、製造工程を簡素化することができる。
【0024】
【発明の実施の形態】
本願第1の発明は、基板の主面上に窒化物半導体素子構造が形成されたウェハーをチップに分離する窒化物半導体チップの製造方法であって、ウェハーを、補強板の主面上に接着剤,貼着剤,粘着剤のいずれか一つで貼り付ける工程と、前記ウェハーをスクライブでチップに分割する工程と、前記補強板から前記チップを剥がす工程とを有することを特徴とする窒化物半導体チップの製造方法であり、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0025】
本願第2の発明は、基板の主面上に窒化物半導体素子構造が形成されたウェハーをチップに分離する窒化物半導体チップの製造方法であって、ウェハーを、補強板の主面上に、両面に接着性,貼着性,粘着性の少なくとも一つの性質を有するシ−トを介して貼り付ける工程と、ウェハーをスクライブのみでチップに分割する工程と、シートからチップを剥がす工程と、からなることを特徴とする窒化物半導体チップの製造方法であり、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができ、さらにはチップの洗浄工程が不要になるという作用を有する。
【0026】
本願第3の発明は、ウェハーは予め50〜200μmの厚さに調整されていることを特徴とする窒化物半導体チップの製造方法であり、チップの割れや欠けをさらに低減することができるという作用を有する。
【0027】
本願第4の発明は、ウェハーを補強板の主面上に貼り付ける工程において、ウェハーの窒化物半導体素子構造が形成された面を貼り付けることを特徴とする窒化物半導体チップの製造方法であり、ウェハーのスクライブ時における窒化物半導体素子構造への物理的ダメージをなくし、窒化物半導体素子構造の結晶性劣化をなくすことができるという作用を有する。
【0028】
本願第5の発明は、基板の主面上に窒化物半導体素子構造が形成されたウェハーをチップに分離する窒化物半導体チップの製造方法であって、ウェハーの窒化物半導体素子構造が形成された側を、研磨用の治具に接着剤で貼り付ける工程と、ウェハーの基板側を研磨する工程と、ウェハーが治具に接着した状態で、ウェハーを、スクライブのみでチップに分割する工程と、治具からチップを剥がす工程と、からなることを特徴とする窒化物半導体チップの製造方法であり、ウェハーの研磨後に、研磨用の治具を補強板として利用することで、ウェハーを貼り替える作業を省略できるとともに、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0029】
本願第6の発明は、研磨工程でウェハーを50〜200μmの厚さに研磨することを特徴とする窒化物半導体チップの製造方法であり、チップの割れや欠けをさらに低減することができるという作用を有する。
【0030】
本願第7の発明は、基板は主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なることを特徴とする窒化物半導体チップの製造方法であり、従来の技術ではチップ分離が困難であった基板を用いた場合においても、チップの割れや欠けを低減することができるため、高い歩留まりでチップ分離することができるという作用を有する。
【0031】
本願第8の発明は、基板がサファイアからなることを特徴とする窒化物半導体チップの製造方法であり、サファイアからなる基板上に窒化物半導体素子構造を形成したウェハーのスクライブにおいて、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0032】
本願第9の発明は、基板が六方晶のSiCからなることを特徴とする窒化物半導体チップの製造方法であり、六方晶のSiCからなる基板上に窒化物半導体素子構造を形成したウェハーのスクライブにおいて、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0033】
本願第10の発明は、基板が六方晶の窒化物半導体からなることを特徴とする窒化物半導体チップの製造方法であり、六方晶の窒化物半導体からなる基板上に窒化物半導体素子構造を形成したウェハーのスクライブにおいて、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0034】
本願第11の発明は、基板が六方晶のGaNからなることを特徴とする窒化物半導体チップの製造方法であり、六方晶のGaNからなる基板上に窒化物半導体素子構造を形成したウェハーのスクライブにおいて、チップの割れや欠けを低減することができるため、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0035】
本願第12の発明は、基板が立方晶の半導体からなり、(111)面を主面とすることを特徴とする窒化物半導体チップの製造方法であり、立方晶の半導体からなり、(111)面を主面とする基板上に窒化物半導体素子構造を形成したウェハーのスクライブにおいて、チップの割れや欠けを低減することができ、高い歩留りで、且つ小さいサイズで所望の形状にチップ分離することができるという作用を有する。
【0036】
本願第13の発明は、スクライブ方向が、基板の劈開方向に一致する第1の方向と、第1の方向に直交する第2の方向であることを特徴とする窒化物半導体チップの製造方法であり、ウェハーのスクライブ時におけるチップの割れや欠けをさらに低減することができるという作用を有する。
【0037】
本願第14発明は、窒化物半導体チップの製造方法によって形成された窒化物半導体チップであり、スクライブにより形成された分割面の凹凸(粗さ)が、第1の方向のスクライブにより形成された分割面よりも第2の方向のスクライブにより形成された分割面の方が粗いことを特徴とする窒化物半導体チップであり、四辺形のチップにおける4つのチップ分割面のうち、互いに対向する二つの分割面1および分割面2の光の取り出し効率が他の二つの分割面3および分割面4よりも高くなるという作用を有する。
【0038】
本願第15の発明は、基板と、前記基板上に設けられたn層と、前記n層の上に設けられた発光層と、前記発光層の上に設けられたp層と、前記n層と前記p層上にそれぞれ設けられた電極とを有し、前記n層,前記発光層,前記p層をそれぞれ窒化物半導体材料を用いた窒化物半導体チップであって、各層が形成された主面と隣接する側面において、対向する第1の一対の側面の表面粗さと、対向する第2の一対の側面の表面粗さを異ならせたことを特徴とする窒化物半導体チップとすることで、素子の方向性を表面粗さによって測定可能となるので、実装時や製造時に素子の方向性が容易に判るので、実装性や生産性が向上する。
【0039】
以下、本発明の実施の形態について、図1を用いて説明する。なお、この図面において同一の部材には同一の符号を付している。
【0040】
図1は、本発明の一実施の形態における窒化物半導体チップの製造方法を示す図である。
【0041】
図1において、A−▲1▼およびA−▲2▼はウェハーの窒化物半導体素子構造が形成された側の主面を示す図、A−▲3▼〜▲5▼はウェハーの窒化物半導体素子構造が形成された側を補強板2の主面上に貼り付けた図、B−▲1▼〜B−▲3▼およびB−▲5▼はA−▲1▼に示すa1方向におけるウェハーの断面拡大図、B−▲4▼はA−▲1▼に示すa2方向(a2方向はa1方向に垂直)におけるウェハーの断面拡大図である。
【0042】
まず、B−▲1▼に示すように、基板1上にn型の窒化物半導体層(以下、「n層」と略称する。)4、活性層5、p型の窒化物半導体層(以下「p層」と略称する。)6が順次積層されたウェハーを準備する。
【0043】
次に、B−▲2▼に示すように、n層4上にn電極8を形成するために、RIE(反応性イオンエッチング装置)によるドライエッチングあるいはウェットエッチングを用いて、p層6、活性層5、n層4の一部、をエッチングし、n層4の表面の一部を露出させる。そして、フォトリソグラフィと蒸着を用いて、p層6上にp電極7を、エッチングによって露出したn層4上にn電極8を形成して、窒化物半導体素子構造を形成する。
【0044】
基板1としてn型の導電性基板を用いる場合は、n電極8は、必ずしもn層4上に形成する必要はなく、窒化物半導体層を積層した面の反対側の基板1上に形成してもよい。
【0045】
次に、A−▲3▼およびB−▲3▼に示すように電極が形成されたウェハーを窒化物半導体素子構造が形成された側を接着面として補強板2に貼り付ける。
【0046】
ここで、補強板2は、硬くて平面度が高いものが望ましいが、ウェハーをスクライブする際の衝撃等で割れない程度の硬さで、目視レベルで平面性が確認できるものであれば良く、例えば、容易に入手可能なガラス基板やSi基板等を用いることができる。
【0047】
また、ウェハーを補強板2に貼り付けるための接着剤3は、特に限定はないが、加熱により容易に軟化する材質や、有機溶剤等に容易に溶解する材質からなることが好ましく、半導体プロセスで用いられるワックスやフォトレジスト等を用いることが望ましい。なお、接着剤3の変わりに粘着剤,貼着剤を用いても同様の効果を得ることができる。
【0048】
一方、接着剤3の代わりに両面に粘着性を有する両面粘着シートを用いることもできる。両面粘着シートとしては、特に限定はないが、加熱や紫外線照射等により容易に粘着性が消失する粘着材料を片面若しくは両面に備えた両面粘着シートを用いることで、チップ分割後に加熱や紫外線照射することで容易にチップを両面粘着シートから剥がすことができる。さらに、エキスパンドが可能であるシートであれば、チップを実装する際に、半導体用のシートにチップを貼り替える手間を省くことができる。なお、両面粘着シートの代わりに、両面貼着シート、両面接着シートを用いても良い。
【0049】
そして、上記の接着剤または両面粘着シートで、ウェハーを補強板に貼り付ける際には、ウェハーをそのままの厚さで補強板2に貼り付けてもよいが、ウェハーの基板側を予め200μm以下の厚みまで研磨しておくと、チップ分割時におけるスクライブ回数を減らすことができると同時に、スクライブ時におけるチップの割れや欠けをさらに低減することができる。
【0050】
ただし、ウェハー厚が50μmよりも薄い場合は、ウェハーが応力で大きく反り返り、ウェハーを補強板2に貼り付ける際に割れやすくなるため、ウェハー厚を50〜200μmとすることが望ましい。
【0051】
貼り付けるウェハーの面は、ウェハーの基板1側を接着面とすることもできるが、ウェハーの窒化物半導体素子構造が形成された側を接着面とすることが望ましく、この場合は、ウェハーの基板1側をスクライブすることになるので、窒化物半導体素子構造の結晶性劣化を低減することができる。さらにこの場合、ウェハーを補強板2に貼り付ける前に、スクライブするラインと合致する位置で、ウェハーの窒化物半導体素子構造が形成された側からダイサーでハーフカットして溝を形成することにより、窒化物半導体素子構造の結晶性劣化をさらに低減することができる。
【0052】
こうして、ウェハーが接着された補強板2を、スクライバーのステージに貼り付けるか、または吸着して固定させた後、ダイヤモンド針を用いて、図1のB−▲4▼やB−▲5▼に示すように、チップとチップの間の位置でスクライブする。
【0053】
先ず、図1のA−▲4▼に示すように、一方向(a1方向)にスクライブすることにより、ウェハーをバー状に分割した後、次に、図1のA−▲5▼に示すように、前記スクライブラインに直交する方向(a2方向)にスクライブすることにより、バーをチップに分割する。
【0054】
スクライブする一つのラインにおけるスクライブの回数は、スクライブのラインに沿ってウェハーが完全に分割する回数に適宜調整することができ、基板1の材質や厚みによって異なるが、1〜10回程度である。こうすれば、スクライブした時点ですでにウェハーは補強板2に接着した状態で、スクライブした罫書線通りに割れている。
【0055】
スクライブを行った後は、チップを補強板2から剥がす前に、スクライブで発生した切り屑等をエアーガンで吹き飛ばす等の方法で取り除くことが好ましい。なお、本実施の形態では、スクライブのみを用いることで、単一の工程で生産性を向上させたが、スクライブとレーザー公報などの他の工法を組み合わせても良い。
【0056】
次に、補強板2に付着しているチップを剥がす工程については、ウェハーの貼り付けに接着剤を用いた場合は、チップが接着された補強板2を有機溶剤に浸漬して接着剤を溶解する等により、補強板2から容易にチップを剥がすことができる。
【0057】
ウェハーの貼り付けに両面粘着シートを用いた場合は、補強板2に両面粘着シートを貼り付けたままシートからチップを剥がすこともできるし、予め補強板2から両面粘着シートを剥がした後、シートからチップを剥がすこともできる。
【0058】
チップをシートの粘着面から剥がす際には、最初にウェハーを加熱等で粘着性が消失する粘着材料で接着しておくことにより、両面粘着シートを加熱することにより容易にシートからチップを剥がすことができる。
【0059】
また、両面粘着シートがエキスパンドが可能なシートであれば、そのままチップの実装で用いることもできる。
【0060】
ところで、上述では、ウェハーの基板1を研磨した方がチップの割れや欠けを低減できることを示したが、ウェハーを研磨する際には、平坦性のよい基板貼り付け用の治具に接着剤で貼り付けるため、研磨用の治具がスクライバーに設置することができれば、研磨用の治具をそのまま補強板2の代わりに用いることができる。
【0061】
そのためには、両面が共に平坦性のよい面で、且つ厚みの小さい研磨用の治具を作製すればよい。
【0062】
こうして、上述の研磨用の治具を用いることで、ウェハー貼り付けの手間が省けるため、一連のチップ分離工程が短縮できると共に、チップの割れや欠けを低減することができる。
【0063】
また、このように改良した研磨用の治具を用いて研磨した場合でも、基板厚を50〜200μmにすることで、チップの割れや欠けをさらに低減することができる。
【0064】
本発明では、基板1は、窒化物半導体が成長できる基板であれば特に限定はなく、サファイア、SiC、GaN等の六方晶系の基板や、Si、GaAs等の立方晶の基板を用いることができるが、特に、基板1の主面が、六方晶系の(0001)面、または立方晶の(111)面である場合、本発明の効果が顕著となる。
【0065】
六方晶系の(0001)面、および立方晶の(111)面を主面とする場合では、主面上において主面に直交する任意の2つの劈開面のなす角度が直角とは異なる。このため、チップを正方形または長方形に分割しようとする場合、少なくとも一方向は劈開面とは異なる割れにくい方向に分割する必要があるが、補強板2でウェハーがしっかりと固定されているため、スクライブ時における割れや欠けの発生が少なく、奇麗にチップ分離することができるとともに、小さいサイズでチップ分離することができる。
【0066】
さらには、スクライブ方向を基板1の劈開方向に一致する第1の方向と、第1の方向に直交する第2の方向とすることで、チップの割れや欠けをさらに低減することができる。
【0067】
このように、基板1の劈開方向に一致する第1の方向を分割面としたチップは、スクライブにより形成された分割面の凹凸(粗さ)が、第1の方向のスクライブにより形成された分割面よりも第2の方向のスクライブにより形成された分割面の方が粗くなるという特徴があり、四辺形のチップにおける4つのチップ分割面のうち、互いに対向する2つの分割面1aおよび分割面2aの光取出し効率が他の2つの分割面3aおよび分割面4aよりも高い発光素子を作製することができ、このような素子は、発光強度に異方性をもたせることができる。
【0068】
以上のことから、補強板2にウェハーを接着剤または両面粘着シートで貼り付けてウェハー上をスクライブする方法を用いることにより、チップの割れや欠けを低減し、高い歩留まりで、且つ小さいサイズでチップを形成することができる。
【0069】
【実施例】
以下に、本発明の窒化物半導体チップおよびその製造方法について、図面(図1)を参照しながら説明する。
【0070】
(実施例1)
従来の方法ではチップ分離が困難であった基板を用いた窒化物半導体のチップ分離方法について、具体例を説明する。
【0071】
基板1には、六方晶の窒化物半導体であるGaN基板を用いる。先ず、厚さ300μmで2インチφの(0001)面を主面としたGaN基板を準備し、有機洗浄を行った。
【0072】
次に、GaN基板をMOCVD(有機金属気相成長)装置内に挿入し、前記GaN基板の主面上に、Siドープn型GaN下地層、ノンドープn型AlGaNクラッド層、ノンドープInGaN発光層、ノンドープGaN中間層、Mgド−プp型AlGaNクラッド層、及びMgド−プp型AlGaNコンタクト層を順次に積層した。
【0073】
このようにして形成した窒化物半導体の積層膜の表面に、CVDによりSiO2からなる絶縁膜を堆積させ、フォトリソグラフィとRIEにより表面の一部を露出させる絶縁膜からなるマスクを形成した後、塩素系ガスを用いたRIEにより、露出した表面から窒化物半導体の積層膜を深さ方向にエッチングしてSiドープn型GaN下地層を露出させた。
【0074】
この後、マスクをウェットエッチングにより除去して、フォトリソグラフィおよび蒸着により、Mgド−プp型AlGaNコンタクト層の表面に白金と金を積層してp電極を、露出させたSiドープn型GaN下地層の表面にチタンと金を積層してn電極をそれぞれ形成し、発光ダイオード素子構造を形成した。
【0075】
このようにして、基板1の主面上に窒化物半導体素子構造を形成した。
【0076】
次に、厚さ1mmで2.5インチφのSi基板からなる補強板2の上にウェハーを貼り付けるために、補強板2をホットプレートに載せ、120℃まで加熱し、補強板2の中央に、スティック状の半導体用ワックスを2インチφの大きさまで溶かしながら均等に引き延ばし、ウェハーを、窒化物半導体素子構造が形成された側が接着面となるようにして、引き延ばしたワックス上に載せ、ウェハーの上(GaN基板側)を押さえながら、接着面のエアー抜きを行った。そして、補強板2に貼り付けたウェハーを冷却する際に、表面の平坦な治具等で軽く押さえつけることで、接着面の無駄なワックスを排除すると共に、ウェハーからはみ出したワックスを有機溶剤で拭き取った。
【0077】
このように補強板2に貼り付けることで補強されたウェハーを、チップサイズ300μm角でスクライブを行なった。
【0078】
まず、補強板2側をスクライバーのステージに真空吸着によって貼り付け、スクライブする方向と、ウェハーのオリフラ方向(GaN基板の<11−20>方向)が平行になるようにした。
【0079】
そして、A−▲4▼の10の位置(オリフラ方向に平行)の位置にて計4回のスクライブを行い、スクライバーに付属の光学顕微鏡でウェハーが分割される様子を確認した。
【0080】
1回目と2回目のスクライブでは、細いスクライブラインが確認され、3回目のスクライブ時にはスクライブラインに沿った部分的なひび割れが確認できた。そして、4回目のスクライブ時には、スクライブラインに沿ってウェハーの端から端まで連続したひび割れが確認できた。すなわち、この時点でウェハーは完全にスクライブラインで分割された。
【0081】
あとは、300μm間隔で4回ずつウェハー全面にスクライブを行ったあと、前記スクライブラインに直交する方向(この場合は、GaN基板の劈開方向)に、同様に300μm間隔で4回ずつスクライブを実施した。
【0082】
ウェハー面内をチップ形状にすべてスクライブした後は、スクライブした面に軽くエアーガンでエアーを吹きかけ、スクライブで発生した細かな切り屑を吹き飛ばした。
【0083】
次に、チップを補強板2に貼り付けたまま、アセトンの入ったビーカー内に入れ、洗浄を5分間行った。なお、超音波を照射すると、短時間で補強板2からチップを剥がすことができた。
【0084】
こうすることにより、チップは全てビーカーの底に沈殿し、補補強板2からチップを完全に剥がすことができると共に、チップに付着したワックスを除去することができた。あとは、アセトンで3回置換した後、濾紙でチップだけを集め、濾紙ごと乾燥炉にて乾燥させた。
【0085】
このようにして得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは90%以上が得られた。
【0086】
(実施例2)
実施例1と同様の方法により、厚さ300μmで2インチφのGaNからなる基板1の主面上に窒化物半導体素子構造が形成されたウェハーを準備した。
【0087】
次に、直径100mmφのセラミック製の研磨用治具をホットプレートで120℃まで加熱し、半導体用のワックスを用いて、ウェハーの窒化物半導体素子構造が形成された側を接着面としてウェハー全面を、研磨用治具に接着した。そして、ウェハー全面を2kg/cm2の圧力で押さえ、無駄なワックスを除去するとともに、研磨用治具およびウェハーを冷却した。
【0088】
冷却後、研磨用治具を研削機に装着し、GaN基板側からウェハー厚が160μmなるまで研削した後、ラッピング装置で、ダイヤモンド研粒によって、さらに150μm厚になるまで鏡面研磨した。
【0089】
次に、研磨用治具をホットプレートで120℃に加熱し、ワックスを軟化させた後、ウェハーを取り外し、アセトンで洗浄することにより付着しているワックスを除去した。
【0090】
このようにして、基板1の主面上に窒化物半導体素子構造が形成された厚さ150μmのウェハーを準備した。
【0091】
以後は、実施例1と同様の方法で、ウェハーを補強板2に貼り付けた。
【0092】
このように補強板2に貼り付けることで補強されたウェハーを、チップサイズ300μm角でスクライブを行なった。
【0093】
まず、補強板2側をスクライバーのステージに真空吸着によって貼り付け、スクライブする方向と、ウェハーのオリフラ方向(GaN基板の<11−20>方向)が平行になるようにした。
【0094】
そして、A−▲4▼の10の位置(オリフラ方向に平行)の位置にて計2回のスクライブを行い、スクライバーに付属の光学顕微鏡でウェハーが分割される様子を確認した。
【0095】
1回目のスクライブではスクライブラインに沿った部分的なひび割れが確認できた。そして、2回目のスクライブでは、スクライブラインに沿ってウェハーの端から端まで連続したひび割れが確認できた。すなわち、この時点でウェハーは完全にスクライブラインで分割された。ウェハーを薄くすることにより、実施例1に比較して少ないスクライブ回数でウェハーが分割されることが確認された。
【0096】
あとは、300μm間隔で2回ずつウェハー全面にスクライブを行ったあと、前記スクライブラインに直交する方向(この場合は、GaN基板の劈開方向)に、同様に300μm間隔で2回ずつスクライブを実施した。
【0097】
この後、実施例1と同様の方法により、補強板2からチップを剥がした。
【0098】
このようにして得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは98%以上が得られた。
【0099】
(実施例3)
チップサイズを250μm角とした以外は、実施例2と同様の方法で窒化物半導体チップを作製した。
【0100】
得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは95%以上が得られた。
【0101】
(実施例4)
ウェハーを補強板2に貼り付ける際に両面粘着シートを用いた以外は、実施例2と同様の方法で窒化物半導体チップを作製した。
【0102】
先ず、実施例2と同様の方法で、基板1の主面上に窒化物半導体素子構造が形成された厚さ150μmのウェハーを準備した。
【0103】
次に、約2.2インチφに整形した両面粘着シートを準備した。両面粘着シートとしては、両面の内片面にだけ加熱により粘着性を消失する特性を持つ粘着材が塗布されたものを用いた。
【0104】
ウェハーの貼り付けは以下の要領で行った。厚さ1mmで2.5インチφのSi基板からなる補強板2の上に、両面粘着シートの片面を皺が生じないように張り付けた後、両面粘着シートのもう一方の面に準備したウェハーを貼り付けた。
【0105】
この時、ウェハーを貼り付ける側に、加熱により粘着性を消失する特性を持つ粘着面がくるようにした。接着力を確保するため、表面の平坦な治具等で軽く押し付けた。
【0106】
このように補強板2に貼り付けることで補強されたウェハーを、チップサイズ300μm角でスクライブを行なった。
【0107】
まず、補強板2側をスクライバーのステージに真空吸着によって貼り付け、スクライブする方向と、ウェハーのオリフラ方向(GaN基板の<11−20>方向)が平行になるようにした。
【0108】
そして、A−▲4▼の10の位置(オリフラ方向に平行)の位置にて計3回のスクライブを行い、スクライバーに付属の光学顕微鏡でウェハーが分割される様子を確認した。
【0109】
1回目のスクライブでは、細いスクライブラインが確認され、2回目のスクライブ時にはスクライブラインに沿った部分的なひび割れが確認できた。そして、3回目のスクライブ時には、スクライブラインに沿ってウェハーの端から端まで連続したひび割れが確認できた。すなわち、この時点でウェハーは完全にスクライブラインで分割された。
【0110】
あとは、300μm間隔で3回ずつウェハー全面にスクライブを行ったあと、前記スクライブラインに直交する方向(この場合は、GaN基板の劈開方向)に、同様に300μm間隔で3回ずつスクライブを実施した。
【0111】
ウェハー面内をチップ形状にすべてスクライブした後は、スクライブした面に軽くエアーガンでエアーを吹きかけ、スクライブで発生した細かな切り屑を吹き飛ばした。
【0112】
次に、分割されたチップが接着されたままで、補強板2を、表面温度が約110℃に保持されたホットプレート上に20秒間載せた後、取り上げて冷却した。
【0113】
冷却後、スクライブされた時点のままでチップが補強板2に配列している状態で、補強板2のチップが載っている面に、弱い粘着性と伸縮性を有する片面粘着シートを被せて軽く押さえ付けた。こうすることにより、チップを片面粘着シートに移し取ることができた。
【0114】
チップは、片面粘着シートをエキスパンドすることにより、容易に一個ずつ取り上げることができた。
【0115】
このようにして得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは95%以上が得られた。
【0116】
(実施例5)
チップサイズを250μm角とした以外は、実施例4と同様の方法で窒化物半導体チップを作製した。
【0117】
得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは90%以上が得られた。
【0118】
(実施例6)
実施例1と同様の方法により、厚さ300μmで2インチφのGaNからなる基板1の主面上に窒化物半導体素子構造が形成されたウェハーを準備した。
【0119】
次に、厚さ5mm、直径100mmφ、かつ両面が高精度の平坦性を有する(面内精度±5μm以内)のセラミック製の研磨用治具を、ホットプレートで120℃まで加熱し、半導体用のワックスを用いて、ウェハーの窒化物半導体素子構造が形成された側を接着面としてウェハー全面を、研磨用治具に接着した。そして、基板全面を2kg/cm2の圧力で押さえ、無駄なワックスを除去するとともに、研磨用治具およびウェハーを冷却した。
【0120】
そして、研磨用治具を研削機に装着し、GaN基板を160μm厚まで研削した後、ラッピング装置で、ダイヤモンド研粒によって、さらに150μm厚まで鏡面研磨した。
【0121】
このようにして得られたウェハーを、研磨用治具に貼り付けたまま、スクライバーのステージに真空吸着で固定した。
【0122】
そして、実施例1と同様の方法でウェハーのGaN基板側をスクライブし、チップサイズが300μm角のチップに分割した。分割に必要なスクライブ回数は実施例2の場合と同様に一ラインにつき2回であった。
【0123】
最後は、チップが貼り付いたままで研磨用治具をアセトンの入ったビーカーに入れ、洗浄を5分間行った。なお、超音波を照射することで、短時間で研磨用治具からチップを剥がすことができた。
【0124】
そして、研磨用治具から剥がれたチップは、実施例1と同様の方法で乾燥した。
【0125】
このようにして得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは98%以上が得られた。
【0126】
また、研磨用治具を補強板2の代わりに用いることで、補強板2にウェハーを貼り付ける手間が省け、ウェハーの一連のチップ分離工程を短縮することができた。
【0127】
(実施例7)
チップサイズを250μm角とした以外は、実施例6と同様の方法で窒化物半導体チップを作製した。
【0128】
得られたチップを光学顕微鏡にて確認したところ、チップの割れや欠けが少なく、奇麗なチップ断面であった。2インチφのウェハーに対する歩留りは95%以上が得られた。
【0129】
以上の実施例により得られたチップは、チップの4つの分割面のうち、基板1の劈開方向に一致する互いに対向する2つの分割面の凹凸(粗さ)を、他の分割面の凹凸(粗さ)よりも小さくすることができるため、チップの分割面からの光取出し効率に異方性をもたせることができた。
【0130】
なお、ここでは、窒化物半導体素子の例として、発光ダイオードのチップ分離方法を説明したが、半導体レーザ、受光素子、電子デバイス等のチップ分離にも適用することができる。
【0131】
【発明の効果】
以上のように、本発明によれば、窒化物半導体素子構造が形成されたウェハーをチップに分離する際に、チップの割れや欠けを抑制することができるため、チップの歩留りを向上することができるとともに、チップサイズを小型化することができるという効果が得られる。また、製造工程を簡素化することができるという効果も得られる。これらにより、窒化物半導体素子の製造コストを低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における窒化物半導体チップの製造方法を示す図
【符号の説明】
1 基板
1a,2a,3a,4a 分割面
2 補強板
3 接着剤
4 n層
5 活性層
6 p層
7 p電極
8 n電極
9、10、11、12、13、14 スクライブラインの形成位置
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor chip made of a nitride semiconductor and a manufacturing method thereof, and more particularly to a nitride semiconductor chip used for a light emitting element such as a light emitting diode or a semiconductor laser and a manufacturing method thereof.
[0002]
[Prior art]
In general, a light emitting element such as a light emitting diode or a semiconductor laser is composed of a semiconductor chip serving as a light source. As materials of these semiconductor chips, for example, GaAs, AlGaAs, GaP, AlGaInP, AlGaInN and the like are used for red, yellow, and green, and AlGaInN, SiC, ZnSe, and the like are used for blue.
[0003]
Such a semiconductor chip is cut using a dicer (dicing saw) with a diamond blade to make a groove on the semiconductor wafer according to the shape of the chip, and then cut and separated into chips by an external force. can get. In addition, using a scriber as well as a dicer, the reciprocating linear motion of the diamond needle similarly draws the ruled line on the semiconductor wafer according to the shape of the chip, and then cuts and separates it into chips by an external force. can get.
[0004]
For example, since the (001) plane of a substrate made of a zinc blende structure crystal such as GaAs or GaP is cleaved in the <110> direction, a square or rectangular chip is obtained by scribing in this direction. Can be easily separated and a beautiful chip cross section without cracks or chips can be obtained.
[0005]
However, in the case of a nitride semiconductor such as AlGaInN, rhombohedral sapphire, hexagonal SiC and GaN are used as the substrate, and in addition to the extremely high hardness of these substrates, the main surface of the substrate In the above, since the angle formed by any two cleavage planes orthogonal to the main surface is different from the right angle, it cannot be separated into square or rectangular chips using only the cleavage plane of the substrate. Therefore, even if dicing or scribing in a direction other than the cleaving direction forcibly with respect to the wafer, the wafer is cracked or chipped before the chip separation, and the wafer with the nitride semiconductor laminated on the substrate is well chipped. It was difficult to separate them.
[0006]
However, in recent years, on the main surface, it has been devised to successfully separate into rectangular or square chips even on a substrate in which an angle between any two cleavage planes orthogonal to the main surface is different from a right angle. . In the following, three conventional techniques for these chip separation methods are shown.
[0007]
The first conventional technique is disclosed in JP-A-5-315646.
[0008]
This is because when a nitride semiconductor wafer on a sapphire substrate is cut, a dicing process for cutting a groove deeper than the thickness of the nitride semiconductor with a dicer from above the nitride semiconductor, and the thickness of the sapphire substrate is reduced by polishing. A polishing step, a step of scribing with a scriber from above the groove formed in the dicing step, and a chip separation step of separating the wafer into chips by pressing the wafer along the scribe line. According to this method, it is shown that cracks and chipping on the cut surface of the wafer can be prevented and the wafer can be cut into a desired shape and size without reducing the crystallinity of the nitride semiconductor.
[0009]
The second prior art is disclosed in Japanese Patent Laid-Open No. 10-125958.
[0010]
This is because when the nitride semiconductor wafer on the sapphire substrate is cut, a step of forming the first split groove in a linear shape from the nitride semiconductor layer side and a line of the first split groove from the sapphire substrate side of the wafer A step of forming a second split groove with a line width narrower than the line width of the first split groove, and a roller along the first split groove and the second split groove. A chip separation step of separating into chips by pressing. This method shows that even a substrate that does not have a cleavage property can be accurately cut with a good yield by using a technique such as scribing, dicing, or laser cutting, and productivity is improved.
[0011]
A third conventional technique is disclosed in Japanese Patent Laid-Open No. 10-256193.
[0012]
This is a method that can be applied not only to the sapphire substrate shown in the first conventional technique and the second conventional technique, but also to a SiC substrate, a GaN substrate, etc. The method comprises a step of depositing a coating layer of a dielectric material or other non-ductile material on the substrate, a step of drawing a ruled line on the substrate, and a step of breaking the substrate along the ruled line. In this method, clean break propagation can be performed up to the substrate, so that it is possible to extend the life of the blade used for the chip break as compared with the case where the substrate is directly divided by scribing or dicing. It is shown that the split groove width can be narrowed.
[0013]
By such a method, even a nitride semiconductor wafer using a substrate having a high hardness and an angle between any two cleavage planes orthogonal to the main surface different from a right angle can be formed into a rectangular or square chip. Became.
[0014]
[Problems to be solved by the invention]
However, even when the nitride semiconductor wafer chip separation method described above is used, the following problems occur.
[0015]
In the methods disclosed in the first conventional technique and the second conventional technique, a split groove is formed on the nitride semiconductor side and / or the substrate side of the wafer in order to obtain rectangular or square chips.
[0016]
However, when these methods are used, it is not possible to separate the chips simply by forming the dividing grooves. Therefore, it is necessary to hold the wafer with a roller to divide it, or scribe from the dividing groove and then divide with a chip breaker or the like. There is.
[0017]
As described above, even if any of the above methods is used, an external force is applied to the wafer at the time of chip separation, so that chip breakage or chipping occurs, chip yield decreases, and chip size can be reduced. It becomes difficult.
[0018]
In the method disclosed in the third prior art, the chip is formed by breaking propagation of the ruled line, but the waste is reduced by the width of the dividing groove. In many cases, the chip shape is not only irregular, but also the chip shape is irregular, and the chip is cracked and chipped, resulting in a decrease in chip yield as in the first and second conventional techniques, It becomes difficult to reduce the chip size.
[0019]
Also, in the case of the first to third conventional chip separation methods, in order to finally divide the wafer by external force as described above, in order to suppress cracks and chipping of the chip cross-section during chip separation, Although it is desirable to polish and thin, a thin wafer is liable to be cracked or chipped in the cleavage direction of the substrate during scribing or dicing, and the yield of the chip is conversely reduced.
[0020]
Accordingly, an object of the present invention is to provide a method of manufacturing a nitride semiconductor chip that can improve the yield and reduce the size of the chip while suppressing the occurrence of chip cracking and chipping during chip separation.
[0021]
[Means for Solving the Problems]
In order to solve the above problems, the inventor can suppress chip cracking and chipping in chip separation by attaching a wafer to a reinforcing plate and firmly fixing and scribing in a nitride semiconductor chip manufacturing method. I found.
[0022]
That is, the present invention relates to a method of manufacturing a nitride semiconductor chip that separates a wafer in which a nitride semiconductor is laminated on the main surface of the substrate 1 into chips. The wafer is divided into chips only by scribing with the main surface attached (fixed), and the chip is finally peeled off from the reinforcing plate. There is no process.
[0023]
According to this method, even a wafer such as a hexagonal crystal that is difficult to separate chips can be divided into high-yield square or rectangular chips and small-sized chips, and the manufacturing process can be simplified.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
First application The present invention relates to a method of manufacturing a nitride semiconductor chip in which a wafer having a nitride semiconductor element structure formed on a main surface of a substrate is separated into chips, and the wafer is bonded to the main surface of a reinforcing plate with an adhesive. Either adhesive or adhesive Paste with A method of manufacturing a nitride semiconductor chip comprising: a step of attaching, a step of dividing the wafer into chips by scribing, and a step of peeling the chip from the reinforcing plate. Therefore, the chip can be separated into a desired shape with a high yield and a small size.
[0025]
Second application The present invention relates to a method of manufacturing a nitride semiconductor chip in which a wafer having a nitride semiconductor device structure formed on the main surface of a substrate is separated into chips, and the wafer is bonded to both surfaces of the main surface of the reinforcing plate. A process of pasting through a sheet having at least one property of adhesiveness, adhesiveness, and adhesiveness, a process of dividing the wafer into chips only by scribing, and a process of peeling the chips from the sheet A nitride semiconductor chip manufacturing method characterized in that chip cracking and chipping can be reduced, so that the chip can be separated into a desired shape with a high yield and a small size, and further the chip cleaning. This has the effect of eliminating the need for a process.
[0026]
Third application According to the invention, the wafer is adjusted in advance to a thickness of 50 to 200 μm. Nitride semiconductor chip This method has the effect of further reducing chip cracks and chips.
[0027]
Application No. 4 According to the invention, in the step of attaching the wafer on the main surface of the reinforcing plate, the surface of the wafer on which the nitride semiconductor element structure is formed is attached. Nitride semiconductor chip This method has the effect of eliminating physical damage to the nitride semiconductor device structure when the wafer is scribed, and eliminating the deterioration of crystallinity of the nitride semiconductor device structure.
[0028]
Application No. 5 The present invention is a method for manufacturing a nitride semiconductor chip that separates a wafer having a nitride semiconductor element structure formed on a main surface of a substrate into chips, the side of the wafer having the nitride semiconductor element structure formed thereon, From the jig, the process of affixing to the polishing jig with an adhesive, the process of polishing the substrate side of the wafer, the process of dividing the wafer into chips with only the scribe while the wafer is bonded to the jig, A method of manufacturing a nitride semiconductor chip, comprising: a step of peeling off the chip, and after polishing the wafer, by using a polishing jig as a reinforcing plate, the work of replacing the wafer can be omitted. At the same time, since the cracks and chips of the chip can be reduced, the chip can be separated into a desired shape with a high yield and a small size.
[0029]
Application No. 6 In the invention, the wafer is polished to a thickness of 50 to 200 μm in the polishing process. Nitride semiconductor chip This method has the effect of further reducing chip cracks and chips.
[0030]
Application No. 7 According to the present invention, the angle between any two cleavage planes orthogonal to the main surface is different from a right angle on the main surface. Nitride semiconductor chip Even in the case of using a substrate that is difficult to separate with conventional technology, chip cracking and chipping can be reduced, so that the chip can be separated with a high yield. Have.
[0031]
Application No. 8 The invention is that the substrate is made of sapphire Nitride semiconductor chip In the scriber of a wafer in which a nitride semiconductor device structure is formed on a substrate made of sapphire, chip cracking and chipping can be reduced, so that a desired shape can be obtained with a high yield and a small size. The chip can be separated.
[0032]
Application No. 9 In the invention, the substrate is made of hexagonal SiC. Nitride semiconductor chip This method can reduce chip cracking and chipping in wafer scribes in which a nitride semiconductor element structure is formed on a hexagonal SiC substrate, so it is desirable to achieve a high yield and a small size. The chip can be separated into the shape of
[0033]
Application No. 10 According to the present invention, the substrate is made of a hexagonal nitride semiconductor. Nitride semiconductor chip In the scriber of a wafer in which a nitride semiconductor device structure is formed on a substrate made of a hexagonal nitride semiconductor, chip cracking and chipping can be reduced, so that the yield is high and the size is small. Thus, the chip can be separated into a desired shape.
[0034]
Application No. 11 In the invention of the present invention, the substrate is made of hexagonal GaN. Nitride semiconductor chip This method can reduce chip cracking and chipping in wafer scribes in which a nitride semiconductor element structure is formed on a hexagonal GaN substrate, so it is desirable to achieve high yield and small size. The chip can be separated into the shape of
[0035]
Application No. 12 In the present invention, the substrate is made of a cubic semiconductor, and the (111) plane is the principal surface Nitride semiconductor chip In the scribing of a wafer made of a cubic semiconductor and having a nitride semiconductor element structure formed on a substrate having a (111) plane as a principal surface, chip cracking and chipping can be reduced. The chip can be separated into a desired shape with a high yield and a small size.
[0036]
Application No. 13 According to the present invention, the scribe direction is a first direction that coincides with the cleavage direction of the substrate and a second direction that is orthogonal to the first direction. Nitride semiconductor chip This method has the effect of further reducing chip cracking and chipping during wafer scribing.
[0037]
Application No. 14 of The invention relates to a nitride semiconductor chip The unevenness (roughness) of the divided surface formed by scribing is caused by scribing in the second direction rather than the divided surface formed by scribing in the first direction. The nitride semiconductor chip is characterized in that the formed divided surface is rougher, and light is extracted from two divided surfaces 1 and 2 that face each other among the four chip divided surfaces in the quadrilateral chip. The efficiency is higher than that of the other two divided surfaces 3 and 4.
[0038]
Application No. 15 The invention includes a substrate, an n layer provided on the substrate, a light emitting layer provided on the n layer, a p layer provided on the light emitting layer, the n layer and the p A nitride semiconductor chip using a nitride semiconductor material for each of the n layer, the light emitting layer, and the p layer, each of which is adjacent to a main surface on which each layer is formed. The nitride semiconductor chip is characterized in that the surface roughness of the first pair of side surfaces facing each other is different from the surface roughness of the second pair of side surfaces facing each other. Since it is possible to measure the property by the surface roughness, the orientation of the element can be easily understood at the time of mounting or manufacturing, so that the mounting property and productivity are improved.
[0039]
Hereinafter, an embodiment of the present invention will be described with reference to FIG. In addition, in this drawing, the same code | symbol is attached | subjected to the same member.
[0040]
FIG. 1 is a diagram showing a method for manufacturing a nitride semiconductor chip according to an embodiment of the present invention.
[0041]
In FIG. 1, A- (1) and A- (2) are views showing the main surface of the wafer on which the nitride semiconductor element structure is formed, and A- (3) to (5) are nitride semiconductors on the wafer. FIGS. B- (1) to B- (3) and B- (5) are wafers in the a1 direction shown in A- (1), in which the element structure side is attached to the main surface of the reinforcing plate 2. B- (4) is an enlarged sectional view of the wafer in the a2 direction (a2 direction is perpendicular to the a1 direction) shown in A- (1).
[0042]
First, as shown in B- (1), an n-type nitride semiconductor layer (hereinafter abbreviated as “n layer”) 4, an active layer 5, and a p-type nitride semiconductor layer (hereinafter referred to as “n-type nitride semiconductor layer”) are formed on a substrate 1. (Abbreviated as “p layer”). A wafer in which 6 are sequentially stacked is prepared.
[0043]
Next, as shown in B- (2), in order to form the n-electrode 8 on the n-layer 4, the p-layer 6 is activated by using dry etching or wet etching by RIE (reactive ion etching apparatus). Layer 5 and part of n layer 4 are etched to expose part of the surface of n layer 4. Then, using photolithography and vapor deposition, a p-electrode 7 is formed on the p-layer 6 and an n-electrode 8 is formed on the n-layer 4 exposed by etching to form a nitride semiconductor device structure.
[0044]
When an n-type conductive substrate is used as the substrate 1, the n electrode 8 is not necessarily formed on the n layer 4, but is formed on the substrate 1 on the opposite side of the surface on which the nitride semiconductor layers are stacked. Also good.
[0045]
Next, as shown in A- (3) and B- (3), the wafer on which the electrodes are formed is attached to the reinforcing plate 2 with the side on which the nitride semiconductor element structure is formed as the bonding surface.
[0046]
Here, the reinforcing plate 2 is preferably hard and has a high degree of flatness. However, the reinforcing plate 2 should be hard enough not to be broken by an impact or the like when scribing the wafer, and can be confirmed to have flatness on a visual level. For example, a readily available glass substrate or Si substrate can be used.
[0047]
The adhesive 3 for attaching the wafer to the reinforcing plate 2 is not particularly limited, but is preferably made of a material that is easily softened by heating or a material that is easily dissolved in an organic solvent. It is desirable to use the wax or photoresist used. In addition, the same effect can be acquired even if it uses an adhesive and a sticking agent instead of the adhesive agent 3. FIG.
[0048]
On the other hand, a double-sided PSA sheet having adhesiveness on both sides can be used instead of the adhesive 3. The double-sided pressure-sensitive adhesive sheet is not particularly limited, but by using a double-sided pressure-sensitive adhesive sheet provided on one or both sides with a pressure-sensitive adhesive material that easily loses its adhesiveness upon heating or ultraviolet irradiation, heating or ultraviolet irradiation is performed after chip separation. Thus, the chip can be easily peeled off from the double-sided pressure-sensitive adhesive sheet. Furthermore, if the sheet can be expanded, it is possible to save the trouble of attaching the chip to the semiconductor sheet when the chip is mounted. In addition, you may use a double-sided adhesive sheet and a double-sided adhesive sheet instead of a double-sided adhesive sheet.
[0049]
When the wafer is attached to the reinforcing plate with the adhesive or the double-sided pressure-sensitive adhesive sheet, the wafer may be attached to the reinforcing plate 2 with the same thickness, but the substrate side of the wafer is 200 μm or less in advance. Polishing to a thickness can reduce the number of scribes at the time of chip division, and at the same time can further reduce chip cracks and chipping at the time of scribe.
[0050]
However, when the wafer thickness is less than 50 μm, the wafer is greatly warped by stress, and is easily broken when the wafer is attached to the reinforcing plate 2. Therefore, the wafer thickness is preferably 50 to 200 μm.
[0051]
The surface of the wafer to be bonded can be the bonding surface on the substrate 1 side of the wafer, but it is preferable that the side of the wafer on which the nitride semiconductor element structure is formed is the bonding surface. In this case, the substrate of the wafer Since one side is scribed, crystallinity deterioration of the nitride semiconductor device structure can be reduced. Furthermore, in this case, before attaching the wafer to the reinforcing plate 2, by forming a groove by half-cutting with a dicer from the side where the nitride semiconductor element structure of the wafer is formed at a position matching the scribe line, Crystalline deterioration of the nitride semiconductor device structure can be further reduced.
[0052]
In this way, the reinforcing plate 2 to which the wafer is bonded is attached to the stage of the scriber, or is adsorbed and fixed, and then a diamond needle is used to turn the reinforcing plate 2 into B- (4) and B- (5) in FIG. As shown, scribe at a position between chips.
[0053]
First, as shown in A- (4) in FIG. 1, the wafer is divided into bars by scribing in one direction (a1 direction), and then, as shown in A- (5) in FIG. In addition, the bar is divided into chips by scribing in a direction (a2 direction) orthogonal to the scribe line.
[0054]
The number of scribing in one scribing line can be appropriately adjusted to the number of times the wafer is completely divided along the scribing line, and is about 1 to 10 times, although it varies depending on the material and thickness of the substrate 1. If it carries out like this, the wafer has already cracked according to the scribed ruled line in the state which adhered to the reinforcement board 2 at the time of scribing.
[0055]
After scribing, before the chip is peeled off the reinforcing plate 2, it is preferable to remove the chips generated by the scribing by blowing off with an air gun. In this embodiment, productivity is improved in a single process by using only scribe. However, other methods such as scribe and laser gazette may be combined.
[0056]
Next, regarding the process of peeling off the chips adhering to the reinforcing plate 2, when an adhesive is used for attaching the wafer, the adhesive is dissolved by immersing the reinforcing plate 2 to which the chips are bonded in an organic solvent. By doing so, the chip can be easily peeled off from the reinforcing plate 2.
[0057]
When a double-sided pressure-sensitive adhesive sheet is used for attaching the wafer, the chip can be peeled off from the sheet while the double-sided pressure-sensitive adhesive sheet is attached to the reinforcing plate 2, or the sheet is peeled off from the reinforcing plate 2 in advance. The chip can also be peeled off.
[0058]
When peeling the chip from the adhesive side of the sheet, the chip is easily peeled off from the sheet by heating the double-sided pressure-sensitive adhesive sheet by first bonding the wafer with an adhesive material that loses its adhesiveness when heated. Can do.
[0059]
Further, if the double-sided PSA sheet is a sheet that can be expanded, it can also be used for chip mounting as it is.
[0060]
By the way, in the above description, it has been shown that polishing the wafer substrate 1 can reduce chip cracking and chipping. However, when polishing the wafer, an adhesive is applied to the jig for attaching the substrate with good flatness. If the polishing jig can be installed on the scriber for pasting, the polishing jig can be used in place of the reinforcing plate 2 as it is.
[0061]
For that purpose, it is only necessary to produce a polishing jig having both surfaces that are both flat and thin.
[0062]
Thus, by using the above-described polishing jig, it is possible to save time and effort for attaching the wafer, so that a series of chip separation steps can be shortened, and chip cracks and chips can be reduced.
[0063]
Further, even when polishing is performed using the polishing jig thus improved, chip cracks and chips can be further reduced by setting the substrate thickness to 50 to 200 μm.
[0064]
In the present invention, the substrate 1 is not particularly limited as long as a nitride semiconductor can be grown. A hexagonal substrate such as sapphire, SiC, or GaN, or a cubic substrate such as Si or GaAs may be used. In particular, when the main surface of the substrate 1 is a hexagonal (0001) plane or a cubic (111) plane, the effect of the present invention is remarkable.
[0065]
In the case of using the hexagonal (0001) plane and the cubic (111) plane as the principal plane, the angle between any two cleavage planes orthogonal to the principal plane on the principal plane is different from a right angle. For this reason, when trying to divide the chip into squares or rectangles, it is necessary to divide the chip in at least one direction different from the cleavage plane, which is difficult to break, but since the wafer is firmly fixed by the reinforcing plate 2, the scribe is performed. There are few occurrences of cracks and chips at the time, and it is possible to cleanly separate the chips, and it is possible to separate the chips in a small size.
[0066]
Furthermore, by setting the scribe direction to a first direction that coincides with the cleavage direction of the substrate 1 and a second direction that is orthogonal to the first direction, chip cracks and chips can be further reduced.
[0067]
As described above, in the chip having the dividing direction in the first direction that coincides with the cleavage direction of the substrate 1, the unevenness (roughness) of the dividing surface formed by the scribe is divided by the scribe in the first direction. There is a feature that the divided surface formed by scribing in the second direction is rougher than the surface, and of the four chip divided surfaces in the quadrilateral chip, two divided surfaces 1a and 2a facing each other. A light emitting element having a higher light extraction efficiency than the other two divided surfaces 3a and 4a can be manufactured, and such an element can have anisotropy in emission intensity.
[0068]
From the above, by using the method of attaching the wafer to the reinforcing plate 2 with an adhesive or a double-sided pressure-sensitive adhesive sheet and scribing the wafer, chip breakage and chipping can be reduced, and the chip can be obtained with a high yield and a small size. Can be formed.
[0069]
【Example】
Hereinafter, a nitride semiconductor chip and a manufacturing method thereof according to the present invention will be described with reference to the drawing (FIG. 1).
[0070]
Example 1
A specific example of a nitride semiconductor chip separation method using a substrate, which has been difficult to separate by conventional methods, will be described.
[0071]
The substrate 1 is a GaN substrate that is a hexagonal nitride semiconductor. First, a GaN substrate having a thickness of 300 μm and a 2 inch φ (0001) surface as a main surface was prepared, and organic cleaning was performed.
[0072]
Next, the GaN substrate is inserted into a MOCVD (metal organic chemical vapor deposition) apparatus, and a Si-doped n-type GaN underlayer, a non-doped n-type AlGaN cladding layer, a non-doped InGaN light emitting layer, a non-doped layer are formed on the main surface of the GaN substrate. A GaN intermediate layer, an Mg doped p-type AlGaN cladding layer, and an Mg doped p-type AlGaN contact layer were sequentially laminated.
[0073]
On the surface of the nitride semiconductor multilayer film formed in this way, SiO is formed by CVD. 2 After depositing an insulating film made of and forming a mask made of an insulating film exposing a part of the surface by photolithography and RIE, a nitride semiconductor laminated film is formed from the exposed surface by RIE using a chlorine-based gas. Etching was performed in the depth direction to expose the Si-doped n-type GaN underlayer.
[0074]
Thereafter, the mask is removed by wet etching, and a p-electrode is exposed by stacking platinum and gold on the surface of the Mg-doped p-type AlGaN contact layer by photolithography and vapor deposition, below the Si-doped n-type GaN. An n-electrode was formed by laminating titanium and gold on the surface of the base layer to form a light emitting diode element structure.
[0075]
In this way, a nitride semiconductor device structure was formed on the main surface of the substrate 1.
[0076]
Next, in order to attach the wafer on the reinforcing plate 2 made of a Si substrate having a thickness of 1 mm and a 2.5 inch diameter, the reinforcing plate 2 is placed on a hot plate and heated to 120 ° C. Then, the stick-shaped semiconductor wax is uniformly stretched while melting to a size of 2 inches φ, and the wafer is placed on the stretched wax so that the side on which the nitride semiconductor element structure is formed becomes an adhesive surface. The adhesive surface was vented while pressing the top (GaN substrate side). When the wafer attached to the reinforcing plate 2 is cooled, it is lightly pressed with a flat surface jig or the like to eliminate wasteful wax on the bonding surface and wipe off the wax protruding from the wafer with an organic solvent. It was.
[0077]
The wafer reinforced by sticking to the reinforcing plate 2 in this way was scribed with a chip size of 300 μm square.
[0078]
First, the reinforcing plate 2 side was attached to the scriber stage by vacuum suction so that the scribe direction and the orientation flat direction of the wafer (the <11-20> direction of the GaN substrate) were parallel.
[0079]
Then, scribing was performed a total of four times at 10 positions of A- (4) (parallel to the orientation flat direction), and it was confirmed that the wafer was divided with an optical microscope attached to the scriber.
[0080]
A thin scribe line was confirmed in the first and second scribes, and a partial crack along the scribe line was confirmed in the third scribe. At the time of the fourth scribing, continuous cracks were observed along the scribe line from end to end of the wafer. That is, at this point, the wafer was completely divided by the scribe line.
[0081]
Then, after scribing the entire surface of the wafer four times at intervals of 300 μm, scribing was performed four times at intervals of 300 μm in the same direction (in this case, the cleavage direction of the GaN substrate) perpendicular to the scribe line. .
[0082]
After scribing the entire wafer surface into chips, air was lightly blown onto the scribed surface with an air gun, and fine chips generated by scribing were blown away.
[0083]
Next, with the chip attached to the reinforcing plate 2, the chip was placed in a beaker containing acetone and washed for 5 minutes. When the ultrasonic wave was irradiated, the chip could be peeled from the reinforcing plate 2 in a short time.
[0084]
By doing so, all the chips settled on the bottom of the beaker, and the chips could be completely peeled off from the auxiliary reinforcing plate 2 and the wax adhered to the chips could be removed. Then, after replacing with acetone three times, only the chips were collected with filter paper, and the whole filter paper was dried in a drying furnace.
[0085]
When the chip thus obtained was confirmed with an optical microscope, the chip was found to have a beautiful chip cross section with few cracks and chips. The yield for a 2-inch φ wafer was 90% or more.
[0086]
(Example 2)
A wafer having a nitride semiconductor element structure formed on the main surface of a substrate 1 made of GaN having a thickness of 300 μm and 2 inches of φ was prepared in the same manner as in Example 1.
[0087]
Next, a ceramic polishing jig having a diameter of 100 mmφ is heated to 120 ° C. with a hot plate, and the entire surface of the wafer is bonded to the side of the wafer where the nitride semiconductor element structure is formed using a semiconductor wax. And bonded to a polishing jig. And the whole wafer surface is 2kg / cm 2 In addition to removing unnecessary wax, the polishing jig and the wafer were cooled.
[0088]
After cooling, the polishing jig was mounted on a grinder and ground from the GaN substrate side to a wafer thickness of 160 μm, and then mirror-polished with a lapping apparatus to a thickness of 150 μm by diamond graining.
[0089]
Next, the polishing jig was heated to 120 ° C. with a hot plate to soften the wax, and then the wafer was removed and the adhered wax was removed by washing with acetone.
[0090]
In this way, a 150 μm thick wafer having a nitride semiconductor element structure formed on the main surface of the substrate 1 was prepared.
[0091]
Thereafter, the wafer was attached to the reinforcing plate 2 in the same manner as in Example 1.
[0092]
The wafer reinforced by sticking to the reinforcing plate 2 in this way was scribed with a chip size of 300 μm square.
[0093]
First, the reinforcing plate 2 side was attached to the scriber stage by vacuum suction so that the scribe direction and the orientation flat direction of the wafer (the <11-20> direction of the GaN substrate) were parallel.
[0094]
Then, scribing was performed a total of two times at 10 positions of A- (4) (parallel to the orientation flat direction), and it was confirmed that the wafer was divided with an optical microscope attached to the scriber.
[0095]
In the first scribe, partial cracks along the scribe line were confirmed. In the second scribe, a continuous crack was observed from end to end of the wafer along the scribe line. That is, at this point, the wafer was completely divided by the scribe line. It was confirmed that by thinning the wafer, the wafer was divided with a smaller number of scribes than in Example 1.
[0096]
Then, after scribing the entire surface of the wafer twice at intervals of 300 μm, scribing was also performed twice at intervals of 300 μm in the direction perpendicular to the scribe line (in this case, the cleavage direction of the GaN substrate). .
[0097]
Thereafter, the chip was peeled off from the reinforcing plate 2 in the same manner as in Example 1.
[0098]
When the chip thus obtained was confirmed with an optical microscope, the chip was found to have a beautiful chip cross section with few cracks and chips. The yield for a 2-inch φ wafer was 98% or more.
[0099]
(Example 3)
A nitride semiconductor chip was manufactured in the same manner as in Example 2 except that the chip size was changed to 250 μm square.
[0100]
When the obtained chip was confirmed with an optical microscope, the chip was found to have a beautiful chip section with few cracks and chips. The yield for a 2-inch diameter wafer was 95% or more.
[0101]
Example 4
A nitride semiconductor chip was produced in the same manner as in Example 2 except that a double-sided PSA sheet was used when the wafer was bonded to the reinforcing plate 2.
[0102]
First, a wafer having a thickness of 150 μm having a nitride semiconductor element structure formed on the main surface of the substrate 1 was prepared in the same manner as in Example 2.
[0103]
Next, a double-sided pressure-sensitive adhesive sheet shaped to about 2.2 inches φ was prepared. As the double-sided pressure-sensitive adhesive sheet, a sheet in which a pressure-sensitive adhesive material having a characteristic that the adhesiveness disappears by heating was applied only to the inner side of both sides was used.
[0104]
The wafer was affixed as follows. After sticking one side of the double-sided pressure-sensitive adhesive sheet on the other side of the double-sided pressure-sensitive adhesive sheet on the reinforcing plate 2 made of a Si substrate having a thickness of 1 mm and a 2.5 inch diameter, a wafer prepared on the other side of the double-sided pressure-sensitive adhesive sheet Pasted.
[0105]
At this time, an adhesive surface having a characteristic that the adhesiveness disappears by heating is provided on the side to which the wafer is attached. In order to secure the adhesive force, it was lightly pressed with a jig with a flat surface.
[0106]
The wafer reinforced by sticking to the reinforcing plate 2 in this way was scribed with a chip size of 300 μm square.
[0107]
First, the reinforcing plate 2 side was attached to the scriber stage by vacuum suction so that the scribe direction and the orientation flat direction of the wafer (the <11-20> direction of the GaN substrate) were parallel.
[0108]
Then, scribing was performed a total of three times at 10 positions of A- (4) (parallel to the orientation flat direction), and it was confirmed that the wafer was divided with an optical microscope attached to the scriber.
[0109]
A thin scribe line was confirmed in the first scribe, and a partial crack along the scribe line was confirmed in the second scribe. At the time of the third scribing, continuous cracks from the end of the wafer along the scribe line could be confirmed. That is, at this point, the wafer was completely divided by the scribe line.
[0110]
After that, after scribing the entire surface of the wafer three times at intervals of 300 μm, scribing was also performed three times at intervals of 300 μm in the direction perpendicular to the scribe line (in this case, the cleavage direction of the GaN substrate). .
[0111]
After scribing the entire wafer surface into chips, air was lightly blown onto the scribed surface with an air gun, and fine chips generated by scribing were blown away.
[0112]
Next, the reinforcing plate 2 was placed on a hot plate maintained at a surface temperature of about 110 ° C. for 20 seconds with the divided chips adhered, and then picked up and cooled.
[0113]
After cooling, in a state where the chips are arranged on the reinforcing plate 2 while being scribed, the surface of the reinforcing plate 2 on which the chips are placed is lightly covered with a single-sided adhesive sheet having weak adhesiveness and stretchability. I pressed it down. By carrying out like this, the chip | tip was able to be transferred to the single-sided adhesive sheet.
[0114]
The chips could be easily picked up one by one by expanding the single-sided adhesive sheet.
[0115]
When the chip thus obtained was confirmed with an optical microscope, the chip was found to have a beautiful chip cross section with few cracks and chips. The yield for a 2-inch diameter wafer was 95% or more.
[0116]
(Example 5)
A nitride semiconductor chip was produced in the same manner as in Example 4 except that the chip size was changed to 250 μm square.
[0117]
When the obtained chip was confirmed with an optical microscope, the chip was found to have a beautiful chip section with few cracks and chips. The yield for a 2-inch φ wafer was 90% or more.
[0118]
(Example 6)
A wafer having a nitride semiconductor element structure formed on the main surface of a substrate 1 made of GaN having a thickness of 300 μm and 2 inches of φ was prepared in the same manner as in Example 1.
[0119]
Next, a ceramic polishing jig having a thickness of 5 mm, a diameter of 100 mmφ, and both surfaces having high precision flatness (in-plane accuracy within ± 5 μm) is heated to 120 ° C. with a hot plate, and used for semiconductors. Wax was used to bond the entire surface of the wafer to the polishing jig, using the side of the wafer where the nitride semiconductor element structure was formed as the bonding surface. And the whole surface of the substrate is 2kg / cm 2 In addition to removing unnecessary wax, the polishing jig and the wafer were cooled.
[0120]
Then, the polishing jig was mounted on a grinding machine, the GaN substrate was ground to a thickness of 160 μm, and then mirror-polished to a thickness of 150 μm by diamond lapping using a lapping apparatus.
[0121]
The wafer thus obtained was fixed to the scriber stage by vacuum suction while being attached to the polishing jig.
[0122]
Then, the GaN substrate side of the wafer was scribed by the same method as in Example 1 to divide the chip into chips each having a chip size of 300 μm. Similar to the case of Example 2, the number of scribes necessary for the division was twice per line.
[0123]
Finally, the polishing jig was placed in a beaker containing acetone with the chips attached, and cleaning was performed for 5 minutes. In addition, the chip | tip was able to be peeled from the grinding | polishing jig | tool for a short time by irradiating an ultrasonic wave.
[0124]
Then, the chip peeled off from the polishing jig was dried by the same method as in Example 1.
[0125]
When the chip thus obtained was confirmed with an optical microscope, the chip was found to have a beautiful chip cross section with few cracks and chips. The yield for a 2-inch φ wafer was 98% or more.
[0126]
Further, by using a polishing jig instead of the reinforcing plate 2, the labor of attaching the wafer to the reinforcing plate 2 can be saved, and a series of chip separation steps of the wafer can be shortened.
[0127]
(Example 7)
A nitride semiconductor chip was produced in the same manner as in Example 6 except that the chip size was changed to 250 μm square.
[0128]
When the obtained chip was confirmed with an optical microscope, the chip was found to have a beautiful chip section with few cracks and chips. The yield for a 2-inch diameter wafer was 95% or more.
[0129]
The chip obtained by the above embodiment has the unevenness (roughness) of two facing divided surfaces that coincide with the cleavage direction of the substrate 1 among the four divided surfaces of the chip, and the unevenness (roughness) of other divided surfaces ( It is possible to make the light extraction efficiency from the divided surface of the chip anisotropic.
[0130]
Here, the light emitting diode chip separation method has been described as an example of the nitride semiconductor element, but it can also be applied to chip separation of a semiconductor laser, a light receiving element, an electronic device, or the like.
[0131]
【The invention's effect】
As described above, according to the present invention, when the wafer on which the nitride semiconductor device structure is formed is separated into chips, it is possible to suppress chip cracking and chipping, thereby improving chip yield. In addition, the effect that the chip size can be reduced can be obtained. Moreover, the effect that a manufacturing process can be simplified is also acquired. As a result, the manufacturing cost of the nitride semiconductor device can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a method for manufacturing a nitride semiconductor chip according to an embodiment of the present invention.
[Explanation of symbols]
1 Substrate
1a, 2a, 3a, 4a Dividing plane
2 Reinforcing plate
3 Adhesive
4 n layers
5 Active layer
6 p layer
7 p electrode
8 n electrode
9, 10, 11, 12, 13, 14 Scribe line formation position

Claims (9)

基板の主面上に窒化物半導体素子構造が形成されたウェハーをチップに分離する窒化物半導体チップの製造方法であって、前記ウェハーを、補強板の主面上に、両面に接着性,貼着性,粘着性の少なくとも一つの性質を有し、かつエキスパンドが可能なシートを介して貼り付ける工程と、前記ウェハーをスクライブでチップに分割する工程と、前記シートを前記補強板から剥がす工程と、前記シートから前記チップを剥がす工程と、からなることを特徴とする窒化物半導体チップの製造方法。A method for manufacturing a nitride semiconductor chip, wherein a wafer having a nitride semiconductor device structure formed on a main surface of a substrate is separated into chips, the wafer being bonded to both sides of the reinforcing plate on the main surface. A step of pasting through a sheet having at least one property of adherence and adhesion and capable of expanding; a step of dividing the wafer into chips by scribing; and a step of peeling the sheet from the reinforcing plate; fabrication of a nitride semiconductor chip, wherein the step of peeling the chip from the sheet, in that it consists of. 前記ウェハーは予め50〜200μmの厚さに調整されていることを特徴とする請求項1に記載の窒化物半導体チップの製造方法。 2. The method of manufacturing a nitride semiconductor chip according to claim 1, wherein the wafer is previously adjusted to a thickness of 50 to 200 [mu] m . 前記基板は主面上において、該主面に直交する任意の2つの劈開面のなす角度が直角とは異なることを特徴とする請求項1または請求項2に記載の窒化物半導体チップの製造方法。3. The method of manufacturing a nitride semiconductor chip according to claim 1, wherein an angle between any two cleavage planes orthogonal to the main surface is different from a right angle on the main surface of the substrate. . 前記基板がサファイアからなることを特徴とする請求項1〜3に記載の窒化物半導体チップの製造方法。The method for manufacturing a nitride semiconductor chip according to claim 1, wherein the substrate is made of sapphire . 前記基板が六方晶のSiCからなることを特徴とする請求項1〜3に記載の窒化物半導体チップの製造方法。 The method for manufacturing a nitride semiconductor chip according to claim 1, wherein the substrate is made of hexagonal SiC . 前記基板が六方晶の窒化物半導体からなることを特徴とする請求項1〜3に記載の窒化物半導体チップの製造方法。The method for manufacturing a nitride semiconductor chip according to claim 1 , wherein the substrate is made of a hexagonal nitride semiconductor . 前記基板が六方晶のGaNからなることを特徴とする請求項に記載の窒化物半導体チップの製造方法。The method for manufacturing a nitride semiconductor chip according to claim 6 , wherein the substrate is made of hexagonal GaN . 前記基板が立方晶の半導体からなり、(111)面を主面とすることを特徴とする請求項1〜に記載の窒化物半導体チップの製造方法。Wherein the substrate is made of a cubic semiconductor (111) nitride semiconductor chip manufacturing method according to claim 1 to 3, characterized in that a plane main surface. 前記スクライブ方向が前記基板の劈開方向に一致する第1の方向と、前記第1の方向に直交する第2の方向であることを特徴とする請求項1〜に記載の窒化物半導体チップの製造方法。Wherein the first direction scribe direction matches the cleavage direction of the substrate, the nitride semiconductor chip according to claim 1-8, characterized in that a second direction perpendicular to said first direction Production method.
JP2001131447A 2001-04-27 2001-04-27 Manufacturing method of nitride semiconductor chip Expired - Fee Related JP4639520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001131447A JP4639520B2 (en) 2001-04-27 2001-04-27 Manufacturing method of nitride semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001131447A JP4639520B2 (en) 2001-04-27 2001-04-27 Manufacturing method of nitride semiconductor chip

Publications (2)

Publication Number Publication Date
JP2002329684A JP2002329684A (en) 2002-11-15
JP4639520B2 true JP4639520B2 (en) 2011-02-23

Family

ID=18979634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001131447A Expired - Fee Related JP4639520B2 (en) 2001-04-27 2001-04-27 Manufacturing method of nitride semiconductor chip

Country Status (1)

Country Link
JP (1) JP4639520B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381860B2 (en) * 2004-03-24 2009-12-09 日東電工株式会社 Method and apparatus for separating reinforcing plate fixed to reinforced semiconductor wafer
WO2006013867A1 (en) * 2004-08-05 2006-02-09 Showa Denko K.K. Transparent electrode for semiconductor light-emitting device
JP2007128433A (en) * 2005-11-07 2007-05-24 Philtech Inc Rf powder and its manufacturing method
JP2008277323A (en) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element and wafer
WO2007126158A1 (en) * 2006-04-27 2007-11-08 Panasonic Corporation Semiconductor light emitting element and wafer
JP2007294804A (en) * 2006-04-27 2007-11-08 Matsushita Electric Ind Co Ltd Semiconductor light emitting element and wafer
JP2010500764A (en) * 2006-08-07 2010-01-07 セミ−フォトニクス カンパニー リミテッド Method for separating multiple semiconductor dies
JPWO2009054088A1 (en) * 2007-10-23 2011-03-03 パナソニック株式会社 Semiconductor light-emitting element, semiconductor light-emitting device using the same, and manufacturing method thereof
JP2009164345A (en) 2008-01-07 2009-07-23 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor device
US8188924B2 (en) 2008-05-22 2012-05-29 Philtech Inc. RF powder and method for manufacturing the same
US8154456B2 (en) 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base
US10147843B2 (en) 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
JP2010118647A (en) * 2008-10-17 2010-05-27 Sumitomo Electric Ind Ltd Nitride-based semiconductor light emitting element, method of manufacturing nitride-based semiconductor light emitting element, and light emitting device
JP5768353B2 (en) * 2010-10-15 2015-08-26 日亜化学工業株式会社 Method of manufacturing nitride compound semiconductor device
CN113709329B (en) * 2020-05-20 2023-03-24 宏启胜精密电子(秦皇岛)有限公司 Camera module and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09235197A (en) * 1996-02-29 1997-09-09 Kyocera Corp Single crystal sapphire substrate and division of single crystal sapphire and single crystal sapphire body
JPH11126763A (en) * 1997-02-03 1999-05-11 Toshiba Corp Method for separating semiconductor devices
JP2000040677A (en) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor element
JP2000223786A (en) * 1999-01-28 2000-08-11 Sharp Corp Semiconductor laser element and its manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5334457B1 (en) * 1976-02-23 1978-09-20

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09235197A (en) * 1996-02-29 1997-09-09 Kyocera Corp Single crystal sapphire substrate and division of single crystal sapphire and single crystal sapphire body
JPH11126763A (en) * 1997-02-03 1999-05-11 Toshiba Corp Method for separating semiconductor devices
JP2000040677A (en) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor element
JP2000223786A (en) * 1999-01-28 2000-08-11 Sharp Corp Semiconductor laser element and its manufacture

Also Published As

Publication number Publication date
JP2002329684A (en) 2002-11-15

Similar Documents

Publication Publication Date Title
JP4639520B2 (en) Manufacturing method of nitride semiconductor chip
JP3904585B2 (en) Manufacturing method of semiconductor device
KR100854986B1 (en) Production method of compound semiconductor device wafer
JP3230572B2 (en) Method for manufacturing nitride compound semiconductor device and semiconductor light emitting device
TWI352435B (en) Production method of compound semiconductor light-
US20030003690A1 (en) Semiconductor device separation using a patterned laser projection
JP2780618B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2004031526A (en) Manufacturing method of group iii nitride compound semiconductor element
KR100789200B1 (en) Method for production of semiconductor chip and semiconductor chip
JP4710148B2 (en) Manufacturing method of nitride semiconductor chip
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JPH05343742A (en) Manufacture of gallium nitride series compound semiconductor chip
TWI270223B (en) A method of making a light emitting element
CN100407461C (en) Method for producing luminous element with high-illuminating effect
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
JP4992220B2 (en) Manufacturing method of semiconductor device
JP2910811B2 (en) Gallium nitride based compound semiconductor wafer cutting method
JP4594707B2 (en) Semiconductor chip manufacturing method
JPH11274559A (en) Gallium nitride semiconductor wafer and manufacture thereof
JP2859478B2 (en) Gallium nitride based compound semiconductor wafer cutting method for light emitting device
JP2006203251A (en) Production method for semiconductor device
KR100752348B1 (en) Method of producing light emitting diode having vertical structure
JP3679626B2 (en) Gallium nitride compound semiconductor chip
JP3928621B2 (en) Light emitting device wafer
JP3938101B2 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees