JP2780618B2 - Method of manufacturing gallium nitride based compound semiconductor chip - Google Patents
Method of manufacturing gallium nitride based compound semiconductor chipInfo
- Publication number
- JP2780618B2 JP2780618B2 JP30094093A JP30094093A JP2780618B2 JP 2780618 B2 JP2780618 B2 JP 2780618B2 JP 30094093 A JP30094093 A JP 30094093A JP 30094093 A JP30094093 A JP 30094093A JP 2780618 B2 JP2780618 B2 JP 2780618B2
- Authority
- JP
- Japan
- Prior art keywords
- split groove
- wafer
- sapphire substrate
- based compound
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明は、青色、緑色あるいは赤
色発光ダイオード、レーザーダイオード等の発光デバイ
スに使用される窒化ガリウム系化合物半導体チップの製
造方法に係り、特に、サファイア基板上に一般式ＩｎX
ＡｌYＧａ1-X-YＮ（０≦X＜１、０≦Y＜１）で表される
窒化ガリウム系化合物半導体（以下、窒化物半導体と記
載する。）が積層された窒化物半導体ウエハーをチップ
状に切断する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a gallium nitride-based compound semiconductor chip used for a light emitting device such as a blue, green or red light emitting diode, a laser diode, etc. X
A nitride semiconductor wafer on which a gallium nitride-based compound semiconductor (hereinafter, referred to as a nitride semiconductor) represented by Al Y Ga 1 -XYN (0 ≦ X <1, 0 ≦ Y <1) is laminated as a chip The present invention relates to a method for cutting into a shape.
【０００２】[0002]
【従来の技術】一般に発光ダイオード、レーザダイオー
ド等の発光デバイスにはステム上に発光源である半導体
チップが設けられている。半導体チップを構成する材料
として、例えば赤色、橙色、黄色、緑色ダイオードの場
合ＧａＡｓ、ＧａＡｌＡｓ、ＧａＰ等が知られており、
また青色ダイオードであればＺｎＳｅ、ＩｎＡｌＧａ
Ｎ、ＳｉＣ等が知られている。2. Description of the Related Art In general, a light emitting device such as a light emitting diode or a laser diode has a semiconductor chip as a light emitting source on a stem. As a material constituting the semiconductor chip, for example, GaAs, GaAlAs, GaP, and the like are known for red, orange, yellow, and green diodes,
For blue diodes, ZnSe, InAlGa
N, SiC and the like are known.
【０００３】従来、半導体材料が積層されたウエハーか
ら、発光デバイス用のチップに切り出す装置には一般に
ダイサー、またはスクライバーが使用されている。ダイ
サーとは一般にダイシングソーとも呼ばれ、刃先をダイ
ヤモンドとするブレードの回転運動により、ウエハーを
直接フルカットするか、または刃先巾よりも広い巾の溝
を切り込んだ後（ハーフカット）、外力によってウエハ
ーを割る装置である。一方、スクライバーとは同じく先
端をダイヤモンドとする針の往復直線運動によりウエハ
ーに極めて細いスクライブライン（罫書線）を例えば碁
盤目状に引いた後、外力によってウエハーを割る装置で
ある。Conventionally, a dicer or a scriber is generally used as an apparatus for cutting out chips for light emitting devices from a wafer on which semiconductor materials are stacked. A dicer is generally called a dicing saw, and the wafer is directly full-cut by a rotating motion of a blade having a diamond edge, or a groove having a width wider than the edge width is cut (half-cut), and then the wafer is cut by an external force. Is a device that divides On the other hand, a scriber is a device that draws an extremely thin scribe line (scribed line) on a wafer, for example, in a grid pattern by reciprocating linear movement of a needle having a diamond tip, and then breaks the wafer by an external force.
【０００４】例えばＧａＰ、ＧａＡｓ等のせん亜鉛構造
の結晶はへき開性が＜１１０＞方向にあるため、この性
質を利用してスクライバーでこの方向にスクライブライ
ンを入れることにより簡単にチップ状に破断できる。For example, a crystal having a zinc zinc structure such as GaP or GaAs has a cleaving property in the <110> direction. By utilizing this property, it can be easily broken into chips by inserting a scribe line in this direction with a scriber. .
【０００５】しかしながら、一般に窒化物半導体はサフ
ァイア基板の上に積層されるため、そのウエハーは六方
晶系というサファイア結晶の性質上へき開性を有してお
らず、スクライバーで切断することは困難であった。一
方、ダイサーで切断する場合においても、窒化物半導体
ウエハーは、前記したようにサファイアの上に窒化物半
導体を積層したいわゆるヘテロエピタキシャル構造であ
り格子定数不整が大きく、また熱膨張率も異なるため、
窒化物半導体がサファイア基板から剥がれやすいという
問題があった。さらにサファイア、窒化物半導体両方と
もモース硬度がほぼ９と非常に硬い物質であるため、切
断面にクラック、チッピングが発生しやすくなり正確に
切断することができなかった。However, since a nitride semiconductor is generally laminated on a sapphire substrate, the wafer is not cleaved due to the hexagonal sapphire crystal property, and it is difficult to cut the wafer with a scriber. Was. On the other hand, even in the case of cutting with a dicer, the nitride semiconductor wafer has a so-called heteroepitaxial structure in which a nitride semiconductor is stacked on sapphire as described above, has a large lattice constant mismatch, and also has a different coefficient of thermal expansion.
There is a problem that the nitride semiconductor is easily peeled from the sapphire substrate. Furthermore, since both sapphire and nitride semiconductors are very hard substances having a Mohs hardness of about 9, cracks and chippings are apt to occur on the cut surface, making it impossible to cut accurately.
【０００６】[0006]
【発明が解決しようとする課題】窒化物半導体の結晶性
を傷めずに、ウエハーを正確にチップ状に分離すること
ができれば、チップ形状を小さくでき、一枚のウエハー
から多くのチップが得られるので生産性を向上させるこ
とができる。従って、本発明はこのような事情を鑑みて
なされたもので、その目的とするところは、サファイア
を基板とする窒化物半導体ウエハーをチップ状に分離す
るに際し、切断面のクラック、チッピングの発生を防止
し、歩留良く、所望の形状、サイズを得るチップの製造
方法を提供することにある。If the wafer can be accurately separated into chips without damaging the crystallinity of the nitride semiconductor, the chip shape can be reduced and many chips can be obtained from one wafer. Therefore, productivity can be improved. Accordingly, the present invention has been made in view of such circumstances, and an object of the present invention is to generate cracks and chipping on a cut surface when separating a nitride semiconductor wafer having sapphire as a substrate into chips. It is an object of the present invention to provide a method for manufacturing a chip which can prevent a chip, obtain a desired shape and size with a good yield.
【０００７】[0007]
【課題を解決するための手段】本発明の窒化物半導体チ
ップの製造方法は、サファイア基板上に窒化物半導体を
積層したウエハーから窒化物半導体チップを製造する方
法を改良したものである。本発明の製造方法は、ウエハ
ーの窒化物半導体層側から第一の割り溝を所望のチップ
形状で線状にエッチングにより形成すると共に、第一の
割り溝の一部に電極が形成できる平面を形成する工程
と、ウエハーのサファイア基板側から第一の割り溝の線
と合致する位置で、第一の割り溝の線幅（Ｗ１）よりも
細い線幅（Ｗ２）を有する第二の割り溝を形成する工程
と、前記第一の割り溝、および前記第二の割り溝に沿っ
て前記ウエハーをチップ状に分離する工程とを具備する
ことを特徴とする。A method of manufacturing a nitride semiconductor chip according to the present invention is directed to a method of manufacturing a nitride semiconductor chip from a wafer having a nitride semiconductor laminated on a sapphire substrate.
It is an improvement of the law. The manufacturing method of the present invention
Insert the first groove from the nitride semiconductor layer side of the desired chip
While being formed by etching linearly in the shape, the first
A step of forming a plane on which an electrode can be formed in a part of the split groove, and a line of the first split groove from the sapphire substrate side of the wafer.
At a position that matches with the line width (W1) of the first split groove.
Forming a second split groove having a small line width (W2) ; and separating the wafer into chips along the first split groove and the second split groove. It is characterized by.
【０００８】本発明の製造方法において、第一の割り溝
を形成するには、最も好ましくはウエットエッチング、
ドライエッチング等のエッチングを用いる。なぜならエ
ッチングが最も窒化物半導体表面、側面を傷めにくいか
らである。ドライエッチングであれば、例えば反応性イ
オンエッチング、イオンミリング、集束ビームエッチン
グ、ＥＣＲエッチング等の手法を用いることができ、ウ
エットエッチングであれば、例えば硫酸とリン酸の混酸
を用いることができる。但し、エッチングを行う前に、
窒化物半導体表面に、所望のチップ形状となるように、
所定の形状のマスクを形成することは言うまでもない。 In the manufacturing method of the present invention, the first split groove is most preferably formed by wet etching,
Etching such as dry etching is used. This is because the etching is most unlikely to damage the nitride semiconductor surface and side surface. For dry etching, for example, a method such as reactive ion etching, ion milling, focused beam etching, or ECR etching can be used. For wet etching, for example, a mixed acid of sulfuric acid and phosphoric acid can be used. However, before etching,
On the nitride semiconductor surface, so as to have a desired chip shape,
It is not needless to say that forms a mask having a predetermined shape.
【０００９】次に、第二の割り溝をサファイア基板側に
形成するには、エッチング、ダイシング、スクライブ等
の手法を用いることができる。第二の割り溝はサファイ
ア基板側に形成し、直接窒化物半導体層にダイサー、ス
クライバー等の刃先が触れることはないので、この工程
では第二の割り溝を形成する手法は特に問わないが、そ
の中でも特に好ましくはスクライブを用いる。なぜな
ら、スクライブは第二の割り溝の線幅を、第一の割り溝
の線幅よりも狭くしやすく、また、エッチングに比べて
迅速に割り溝を形成できる。さらに、ダイシングに比べ
て、ウエハー切断時にサファイア基板を削り取る面積が
少なくて済むので、単一ウエハーから多くのチップが得
られるという利点がある。Next, in order to form the second split groove on the sapphire substrate side, a technique such as etching, dicing, scribe and the like can be used. The second split groove is formed on the sapphire substrate side, and since the cutting edge of a dicer, a scriber, or the like does not directly touch the nitride semiconductor layer, the method of forming the second split groove in this step is not particularly limited, Among them, scribe is particularly preferably used. This is because the scribe makes it easier to make the line width of the second split groove narrower than the line width of the first split groove, and can form the split groove more quickly than etching. Furthermore, compared to dicing, there is an advantage that a large area can be obtained by shaving the sapphire substrate when cutting the wafer, so that many chips can be obtained from a single wafer.
【００１０】また、第二の割り溝を形成する前に、サフ
ァイア基板側を研磨して薄くすることが好ましい。研磨
後のサファイア基板の厚さは２００μｍ以下、さらに好
ましくは１５０μｍ以下に調整することが望ましい。な
ぜなら、窒化物半導体ウエハーは、サファイア基板の厚
さが通常３００〜８００μｍ、その上に積層された窒化
物半導体の厚さが多くとも数十μｍあり、そのほとんど
がサファイア基板の厚さで占められている。しかも、前
記したように窒化物半導体は格子定数、および熱膨張率
の異なる材料の上に積層されているため、非常に切断し
にくい性質を有している。サファイア基板の厚さが厚す
ぎると、後に第二の割り溝を形成してウエハーを分離す
る際、第一の割り溝と、第二の割り溝とを合致させた位
置で割りにくくなる傾向にある。つまり、図１のａの破
線に示すように、第一の割り溝線の中央線と、第二の割
り溝線の中央線が一致した位置でウエハーをチップ状に
分離できることが最も好ましいのであるが、ウエハーの
厚みが厚すぎると、その位置が、同じく図１のｃの破線
に示すように斜めになって割れ、ｐ−ｎ接合界面まで切
断されて、目的としない形状でチップ化されやすい傾向
にある。従って、サファイア基板を前記範囲内に研磨し
て薄くすることにより、前記割り溝の合致位置、つまり
目的とするチップ形状で、ウエハーをさらに分離しやす
くすることができる。基板の厚さの下限値は特に問わな
いが、あまり薄くすると研磨中にウエハー自体が割れ易
くなるため、実用的な値としては５０μｍ以上が好まし
い。It is preferable that the sapphire substrate side is polished and thinned before forming the second split groove. It is desirable that the thickness of the sapphire substrate after polishing be adjusted to 200 μm or less, more preferably 150 μm or less. This is because a nitride semiconductor wafer has a sapphire substrate usually having a thickness of 300 to 800 μm, and a nitride semiconductor laminated thereon having a thickness of at most several tens of μm, and most of the thickness is occupied by the thickness of the sapphire substrate. ing. In addition, as described above, since the nitride semiconductor is laminated on materials having different lattice constants and coefficients of thermal expansion, the nitride semiconductor has a property of being hardly cut. When the thickness of the sapphire substrate is too thick, when the second split groove is formed later and the wafer is separated, the first split groove and the second split groove tend to be difficult to be split at a position where they match. is there. That is, as shown by the broken line in FIG. 1A, it is most preferable that the wafer can be separated into chips at a position where the center line of the first split groove line and the center line of the second split groove line coincide. However, if the thickness of the wafer is too thick, the position is also obliquely broken as shown by the broken line in FIG. 1c, and the wafer is cut to the pn junction interface, which is likely to be chipped in an unintended shape. There is a tendency. Therefore, by polishing the sapphire substrate within the above-mentioned range and thinning it, the wafer can be further easily separated at the matching position of the split groove, that is, at the desired chip shape. The lower limit of the thickness of the substrate is not particularly limited. However, if the thickness is too small, the wafer itself is easily broken during polishing. Therefore, a practical value is preferably 50 μm or more.
【００１１】また基板を研磨して薄くする他に、図２に
示すように、第二の割り溝２２をエッチング、ダイシン
グ等の手法によって、サファイア基板１に深く形成する
ことにより、部分的にサファイア基板１の厚さを薄くし
て、第一の割り溝１１との切断距離を短くしてもよい。In addition to polishing the substrate to make it thinner, as shown in FIG. 2, the second split groove 22 is formed deeply in the sapphire substrate 1 by a technique such as etching or dicing to partially sapphire. The cutting distance from the first split groove 11 may be shortened by reducing the thickness of the substrate 1.
【００１２】[0012]
【作用】本発明の製造方法の作用を図面を元に説明す
る。図１ないし図４は本発明の製造方法の一工程を説明
する図である。図１はサファイア基板１の上にｎ型窒化
物半導体層２（ｎ型層）と、ｐ型窒化物半導体層３（ｐ
型層）とを積層したウエハーの模式断面図である。それ
らの窒化物半導体層側には所定のチップ形状になるよう
に、第一の割り溝１１を線状に形成しており、さらに第
一の割り溝１１の線幅より狭い線幅の第二の割り溝２２
を、第一の割り溝１１の線の中央線と一致する位置で形
成した状態を示している。但し、この図では、第一の割
り溝はｐ型層３をエッチングして、ｎ型層２を露出する
ように形成しており、第二の割り溝はスクライブで形成
している。図１に示すように、ウエハーは第一の割り溝
１１と第二の割り溝２２の中央線が一致した点、つまり
破線ａで示す位置でまっすぐに切断できることが最も好
ましいが、仮に破線ｂで示すように切断線が曲がって
も、第一の割り溝１１の線幅Ｗ１を、第二の割り溝２２
の線幅Ｗ２よりも広く形成してあるため、切断位置がｐ
−ｎ接合界面にまで及ばず、チップ不良がでることがな
い。The operation of the manufacturing method of the present invention will be described with reference to the drawings. 1 to 4 are views for explaining one step of the manufacturing method of the present invention. FIG. 1 shows an n-type nitride semiconductor layer 2 (n-type layer) and a p-type nitride semiconductor layer 3 (p-type) on a sapphire substrate 1.
FIG. 3 is a schematic cross-sectional view of a wafer on which a mold layer is stacked. On the nitride semiconductor layer side, a first split groove 11 is formed linearly so as to have a predetermined chip shape, and a second split groove 11 having a line width smaller than the line width of the first split groove 11 is formed. Split groove 22
Is formed at a position coinciding with the center line of the first split groove 11. However, in this figure, the first split groove is formed so as to expose the n-type layer 2 by etching the p-type layer 3, and the second split groove is formed by scribe. As shown in FIG. 1, it is most preferable that the wafer can be cut straight at the point where the center lines of the first split groove 11 and the second split groove 22 coincide, that is, at the position shown by the broken line a. As shown, even if the cutting line is bent, the line width W1 of the first split groove 11 is changed to the second split groove 22.
Is formed wider than the line width W2 of
It does not reach the -n junction interface, and no chip failure occurs.
【００１３】図２は第二の割り溝２２をエッチング、ま
たはダイシングにより形成し、サファイア基板１をハー
フカットした状態を示している。この図では第二の割り
溝２２の深さを深くして、第一の割り溝との切断距離を
短くすることにより、第一の割り溝の中央線と、第二の
割り溝の中央線とが一致した位置でまっすぐに割ること
ができる。FIG. 2 shows a state in which the second split groove 22 is formed by etching or dicing, and the sapphire substrate 1 is half-cut. In this figure, the center line of the first split groove and the center line of the second split groove are formed by increasing the depth of the second split groove 22 and shortening the cutting distance from the first split groove. Can be split straight at the position where
【００１４】図３は第一の割り溝１１のエッチング深さ
を深くした状態を示しているが、この図も図２と同じく
第一の割り溝１１と、第二の割り溝２２との切断距離を
短くすることにより、割り溝が一致した位置でまっすぐ
に切断することができる。このように割り溝を深く形成
してチップを分離する際には、割り溝１１の底部と、割
り溝２２との底部との距離を２００μｍ以下として、サ
ファイア基板１の厚さを薄くすることが好ましく、サフ
ァイア基板１の厚さを部分的に薄くすることにより、両
割り溝が合致した位置でまっすぐ切断できる。なお、割
り溝２２を深く形成するのは、サファイア基板を研磨し
た後（２００μｍ以上の厚さで研磨する場合）でも、研
磨する前でもかまわないが、スクライブによってその深
さを深くするのは困難である。FIG. 3 shows a state where the etching depth of the first split groove 11 is increased, and FIG. 3 also shows the cutting of the first split groove 11 and the second split groove 22 similarly to FIG. By shortening the distance, it is possible to cut straight at the position where the split grooves coincide. When the chips are separated by forming the split grooves deep as described above, the distance between the bottom of the split groove 11 and the bottom of the split groove 22 is set to 200 μm or less to reduce the thickness of the sapphire substrate 1. Preferably, by partially reducing the thickness of the sapphire substrate 1, it is possible to cut straight at a position where both split grooves match. The split groove 22 may be formed deep after polishing the sapphire substrate (when polishing with a thickness of 200 μm or more) or before polishing, but it is difficult to increase the depth by scribing. It is.
【００１５】このように図２、図３では第一の割り溝１
１の深さ、第二の割り溝２２の深さを深くすることによ
り、切断距離を短くしてまっすぐに割れるようにしてい
るが、前述のようにサファイア基板１を研磨して、２０
０μｍ以下の厚さとすれば、図１のように第二の割り溝
２２をスクライブで形成しただけでも、ほぼまっすぐに
割ることができる。なお基板を研磨して２００μｍ以下
に調整すれば、第二の割り溝の深さを深くする必要がな
いことはいうまでもない。As described above, in FIGS. 2 and 3, the first split groove 1 is used.
1 and the depth of the second split groove 22, the cutting distance is shortened so as to break straight. However, as described above, the sapphire substrate 1 is
When the thickness is set to 0 μm or less, the second split groove 22 can be split almost straight even by forming the second split groove 22 by scribe as shown in FIG. Needless to say, if the substrate is polished and adjusted to 200 μm or less, it is not necessary to increase the depth of the second split groove.
【００１６】図４は、図１に示すウエハーを窒化物半導
体層側からみた平面図であり、第一の割り溝１１の形状
を示していると同時に、チップ形状も示している。この
図では、ｐ型層３を予めｎ層の電極が形成できる線幅で
エッチングして、第一の割り溝１１を形成し、さらにｐ
型層３の隅部を半弧状に切り欠いた形状としており、こ
の切り欠いた部分にｎ層の電極を形成することができ
る。FIG. 4 is a plan view of the wafer shown in FIG. 1 as viewed from the nitride semiconductor layer side, and shows not only the shape of the first split groove 11 but also the chip shape. In this figure, the p-type layer 3 is etched in advance with a line width capable of forming an n-layer electrode to form a first split groove 11,
The corner of the mold layer 3 is cut off in a semi-arc shape, and an n-layer electrode can be formed in this cutout.
【００１７】このように、本発明の方法では、第一の割
り溝１１の線幅Ｗ１を、第二の割り溝２２の線幅Ｗ２よ
りも広くしているので、仮に切断線が斜めとなってウエ
ハーが切断された場合でも、ｐ−ｎ接合界面まで切断面
が入らずチップ不良が出ることがなく、一枚のウエハー
から多数のチップを得ることができる。そして、さらに
好ましくウエハーのサファイア基板を研磨するか、また
は第二の割り溝の深さを深くすることにより、所望とす
る切断位置で正確に分離することができる。As described above, according to the method of the present invention, since the line width W1 of the first split groove 11 is wider than the line width W2 of the second split groove 22, the cutting line is supposed to be inclined. Therefore, even when the wafer is cut, a cut surface does not enter the pn junction interface and chip defects do not occur, and a large number of chips can be obtained from one wafer. More preferably, the sapphire substrate of the wafer is polished or the depth of the second split groove is increased, so that the wafer can be separated accurately at a desired cutting position.
【００１８】[0018]
【実施例】［実施例１］ 厚さ４００μｍ、大きさ２インチφのサファイア基板の
上に順にｎ型ＧａＮ層を５μｍと、ｐ型ＧａＮ層とを１
μｍ積層したウエハーを用意する。[Example 1] An n-type GaN layer of 5 μm and a p-type GaN layer of 1 μm on a sapphire substrate having a thickness of 400 μm and a size of 2 inches
A wafer having a thickness of μm is prepared.
【００１９】次にこのｐ型ＧａＮ層の上に、フォトリソ
グラフィー技術によりＳｉＯ2よりなるマスクをかけた
後、エッチングを行い、図４に示す形状で第一の割り溝
を形成する。但し、第一の割り溝の深さはおよそ２μｍ
とし、線幅（Ｗ１）８０μｍ、３５０μｍピッチとす
る。この第一の割り溝の線幅、ピッチを図４に示してい
る。Next, a mask made of SiO 2 is applied on the p-type GaN layer by a photolithography technique, followed by etching to form a first split groove having a shape shown in FIG. However, the depth of the first split groove is about 2 μm
And the line width (W1) is 80 μm and the pitch is 350 μm. FIG. 4 shows the line width and pitch of the first split groove.
【００２０】以上のようにして、第一の割り溝を形成し
た後、ウエハーのサファイア基板側を研磨器により研磨
して、基板を８０μｍの厚さにラッピング、およびポリ
ッシングする。ポリッシングで基板表面を鏡面均一と
し、容易にサファイア基板面から第一の割り溝が確認で
きるようする。After the first split groove is formed as described above, the sapphire substrate side of the wafer is polished by a polisher, and the substrate is lapped and polished to a thickness of 80 μm. The substrate surface is mirror-finished by polishing so that the first split groove can be easily confirmed from the sapphire substrate surface.
【００２１】次に、ｐ型ＧａＮ層側に粘着テープを貼付
し、スクライバーのテーブル上にウエハーを張り付け、
真空チャックで固定する。テーブルはＸ軸（左右）、Ｙ
軸（前後）方向に移動することができ、回転可能な構造
となっている。固定後、スクライバーのダイヤモンド針
で、サファイア基板をＸ軸方向に３５０μｍピッチ、深
さ５μｍ、線幅５μｍで一回スクライブする。テーブル
を９０゜回転させて今度はＹ軸方向に同様にしてスクラ
イブする。このようにして３５０μｍ角のチップになる
ようにスクライブラインを入れ、第二の割り溝を形成す
る。ただし、第二の割り溝を形成する位置は、前記第一
の割り溝の線の中央線と一致した位置とする。Next, an adhesive tape is stuck on the p-type GaN layer side, and a wafer is stuck on a scriber table.
Fix with a vacuum chuck. Table is X axis (left and right), Y
It can move in the axial (front-back) direction and has a rotatable structure. After fixing, the sapphire substrate is scribed once with a diamond needle of a scriber in the X-axis direction at a pitch of 350 μm, a depth of 5 μm, and a line width of 5 μm. The table is rotated by 90 ° and scribing is performed in the same manner in the Y-axis direction. In this manner, scribe lines are formed so as to form chips of 350 μm square, and second split grooves are formed. However, the position where the second split groove is formed is a position that coincides with the center line of the line of the first split groove.
【００２２】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから剥し取り、サファイア基板側から
軽くローラーで押さえることにより、２インチφのウエ
ハーから３５０μｍ角のチップを多数得た。チップの切
断面にクラック、チッピング等が発生しておらず、外形
不良の無いものを取りだしたところ、歩留は９８％以上
であった。After scribing, the vacuum chuck was released, the wafer was peeled off from the table, and lightly pressed from the sapphire substrate side with a roller to obtain a large number of 350 μm square chips from the 2-inch φ wafer. Cracks, chipping, etc., did not occur on the cut surface of the chip, and those having no external defects were obtained. The yield was 98% or more.
【００２３】［実施例２］ 実施例１のサファイア基板を研磨する工程において、サ
ファイア基板の厚さを１５０μｍとする他は同様にし
て、３５０μｍ角のチップを得たところ、歩留は９５％
以上であった。Example 2 A 350 μm square chip was obtained in the same manner as in Example 1 except that the thickness of the sapphire substrate was changed to 150 μm in the step of polishing the sapphire substrate. The yield was 95%.
That was all.
【００２４】［実施例３］ 実施例１のサファイア基板を研磨する工程において、サ
ファイア基板の厚さを２００μｍとする他は同様にし
て、３５０μｍ角のチップを得たところ、歩留は９０％
以上であった。Example 3 A 350 μm square chip was obtained in the same manner as in Example 1, except that the thickness of the sapphire substrate was set to 200 μm in the step of polishing the sapphire substrate. The yield was 90%.
That was all.
【００２５】［実施例４］ 実施例１の第二の割り溝を形成する工程において、スク
ライバーの代わりにダイサーを用い、線幅２０μｍ、深
さ１０μｍ、同じく３５０μｍピッチでハーフカットし
て第二の割り溝を形成する他は同様にして、３５０μｍ
角のチップを得たところ、同じく歩留は９８％以上であ
った。[Embodiment 4] In the step of forming the second split groove in Embodiment 1, a dicer is used in place of a scriber, and a second cut is made by half-cutting at a line width of 20 μm, a depth of 10 μm and a pitch of 350 μm. 350 μm in the same manner except that a split groove is formed.
When the corner chips were obtained, the yield was also 98% or more.
【００２６】［実施例５］ 実施例１において、第一の割り溝を形成した後、サファ
イア基板を研磨せずにウエハーをダイサーにセットし、
サファイア基板側を線幅２０μｍ、深さ３００μｍでダ
イシングして第二の割り溝を形成する他は同様にして、
３５０μｍ角のチップを得たところ、歩留は９５％以上
であった。Fifth Embodiment In the first embodiment, after forming the first groove, the wafer is set on the dicer without polishing the sapphire substrate.
Aside from forming a second split groove by dicing the sapphire substrate side with a line width of 20 μm and a depth of 300 μm,
When a 350 μm square chip was obtained, the yield was 95% or more.
【００２７】[0027]
【発明の効果】本発明の窒化ガリウム系化合物半導体チ
ップの製造方法は、へき開性のないサファイア基板に、
へき開性のない窒化ガリウム系化合物半導体を積層した
ウエハーであって、小さなチップ状に切断するのが極め
て難しい窒化ガリウム系化合物半導体ウエハーを、極め
て高い歩留で正確に切断することができ、生産性が向上
する。また図４に示すように、第一の割り溝を形成し
て、第一の割り溝の表面に電極を形成することもでき
る。The gallium nitride based compound semiconductor of the present invention
The method for manufacturing the sapphire substrate is
Gallium nitride based compound semiconductor without cleavage is laminated
It is extremely difficult to cut wafers into small chips
The most difficult gallium nitride compound semiconductor wafers
Cutting can be performed accurately at a high yield, and productivity is improved. Further, as shown in FIG. 4 , a first split groove can be formed, and an electrode can be formed on the surface of the first split groove.
【図１】 本発明の製造方法の一工程を説明する模式断
面図。FIG. 1 is a schematic cross-sectional view illustrating one step of a manufacturing method according to the present invention.
【図２】 本発明の製造方法の一工程を説明する模式断
面図。FIG. 2 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.
【図３】 本発明の製造方法の一工程を説明する模式断
面図。FIG. 3 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.
【図４】 本発明の製造方法の一工程を説明する平面
図。FIG. 4 is a plan view illustrating one step of the manufacturing method of the present invention.
１・・・・サファイア基板 ２・・・・ｎ型層 ３・・・・ｐ型層 １１・・・第一の割り溝 ２２・・・第二の割り溝 DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate 2 ... N-type layer 3 ... P-type layer 11 ... First split groove 22 ... Second split groove
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00 H01L 21/78──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 33/00 H01L 21/78
Claims (4)
物半導体を積層したウエハーから窒化ガリウム系化合物
半導体チップを製造する方法において、 前記ウエハーの窒化ガリウム系化合物半導体層側から第
一の割り溝を所望のチップ形状で線状にエッチングによ
り形成すると共に、第一の割り溝の一部に電極が形成で
きる平面を 形成する工程と、前記ウエハーのサファイア基板側から第一の割り溝の線
と合致する位置で、第一の割り溝の線幅（Ｗ１）よりも
細い線幅（Ｗ２）を有する第二の割り溝を形成 する工程
と、 前記第一の割り溝および前記第二の割り溝に沿って、前
記ウエハーをチップ状に分離する工程とを具備すること
を特徴とする窒化ガリリム系化合物半導体チップの製造
方法。A gallium nitride-based compound is prepared from a wafer having a gallium nitride-based compound semiconductor laminated on a sapphire substrate .
In a method of manufacturing a semiconductor chip, a method of manufacturing a semiconductor chip from a gallium nitride-based compound semiconductor layer side of the wafer.
Etch one split groove linearly with the desired chip shape
And an electrode is formed in part of the first split groove.
Forming a cut plane, and a line of a first split groove from the sapphire substrate side of the wafer.
At a position that matches with the line width (W1) of the first split groove.
Forming a second split groove having a thin line width (W2); and separating the wafer into chips along the first split groove and the second split groove. A method for producing a garilim nitride-based compound semiconductor chip, comprising:
ウエハーのサファイア基板側を研磨して、サファイア基
板の厚さを２００μｍ以下に調整する工程を具備するこ
とを特徴とする請求項１に記載の窒化ガリウム系化合物
半導体チップの製造方法。2. The method according to claim 1, further comprising the step of polishing the sapphire substrate side of the wafer to adjust the thickness of the sapphire substrate to 200 μm or less before forming the second split groove. 2. The method for manufacturing a gallium nitride-based compound semiconductor chip according to item 1.
て、第一の割り溝の底部と第二の割り溝の底部との距離
を２００μｍ以下に調整することを特徴とする請求項１
に記載の窒化ガリウム系化合物半導体チップの製造方
法。3. In the step of forming the second split groove,
The distance between the bottom of the first split groove and the bottom of the second split groove is adjusted to 200 μm or less.
3. The method for producing a gallium nitride-based compound semiconductor chip according to item 1.
成することを特徴とする請求項１または２に記載の窒化
ガリウム系化合物半導体チップの製造方法。4. The method of manufacturing a gallium nitride-based compound semiconductor chip according to claim 1, wherein said second split groove is formed by scribing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30094093A JP2780618B2 (en) | 1993-11-06 | 1993-11-06 | Method of manufacturing gallium nitride based compound semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30094093A JP2780618B2 (en) | 1993-11-06 | 1993-11-06 | Method of manufacturing gallium nitride based compound semiconductor chip |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30639497A Division JP2861991B2 (en) | 1997-10-20 | 1997-10-20 | Method of manufacturing gallium nitride based compound semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131069A JPH07131069A (en) | 1995-05-19 |
| JP2780618B2 true JP2780618B2 (en) | 1998-07-30 |
Family
ID=17890936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30094093A Expired - Lifetime JP2780618B2 (en) | 1993-11-06 | 1993-11-06 | Method of manufacturing gallium nitride based compound semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780618B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467666B2 (en) | 2000-05-31 | 2002-10-22 | Nec Corporation | Method of producing a semiconductor device |
| CN101840965A (en) * | 2009-05-08 | 2010-09-22 | 晶能光电（江西）有限公司 | Method for cutting substrate of light emitting diode manufactured on metallic substrate |
| US8022427B2 (en) | 2008-04-25 | 2011-09-20 | SanyoElectric Co., Ltd. | Nitride-based semiconductor device and method of manufacturing the same |
| US8232121B2 (en) | 2008-09-12 | 2012-07-31 | Stanley Electric Co., Ltd. | Zinc oxide-based semiconductor device and method for producing same |
| US8722516B2 (en) | 2010-09-28 | 2014-05-13 | Hamamatsu Photonics K.K. | Laser processing method and method for manufacturing light-emitting device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996150B1 (en) | 1994-09-14 | 2006-02-07 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
| JP3239774B2 (en) * | 1996-09-20 | 2001-12-17 | 豊田合成株式会社 | Substrate separation method for group III nitride semiconductor light emitting device |
| JP3537977B2 (en) * | 1996-12-27 | 2004-06-14 | 日亜化学工業株式会社 | Method of manufacturing nitride semiconductor laser device |
| JP3362836B2 (en) * | 1997-12-26 | 2003-01-07 | 日亜化学工業株式会社 | Method for manufacturing optical semiconductor device |
| JP2000022213A (en) * | 1998-06-30 | 2000-01-21 | Sharp Corp | Gallium nitride based semiconductor element and its manufacture |
| US7121925B2 (en) | 2000-03-31 | 2006-10-17 | Toyoda Gosei Co., Ltd. | Method for dicing semiconductor wafer into chips |
| JP4830211B2 (en) * | 2001-05-10 | 2011-12-07 | ソニー株式会社 | Manufacturing method of semiconductor laser device |
| CN1241253C (en) | 2002-06-24 | 2006-02-08 | 丰田合成株式会社 | Semiconductor element and mfg method |
| JP2005252245A (en) * | 2004-02-03 | 2005-09-15 | Showa Denko Kk | Gallium nitride-based compound semiconductor wafer |
| JP2006086516A (en) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | Method for manufacturing semiconductor light emitting device |
| JP5250856B2 (en) | 2006-06-13 | 2013-07-31 | 豊田合成株式会社 | Method for manufacturing gallium nitride compound semiconductor light emitting device |
| JP5444969B2 (en) * | 2009-09-08 | 2014-03-19 | 株式会社リコー | template |
| JP5123331B2 (en) * | 2010-01-18 | 2013-01-23 | シャープ株式会社 | Nitride semiconductor chip manufacturing method and nitride semiconductor chip |
| JP5573192B2 (en) | 2010-01-22 | 2014-08-20 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
| JP2015088512A (en) * | 2013-10-28 | 2015-05-07 | 三菱電機株式会社 | Method of manufacturing semiconductor device |
| JP2016046461A (en) * | 2014-08-26 | 2016-04-04 | 豊田合成株式会社 | Semiconductor light-emitting element wafer, semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element |
| JP2017201668A (en) * | 2016-05-06 | 2017-11-09 | 豊田合成株式会社 | Method for manufacturing semiconductor light-emitting device |
| JP7010962B2 (en) * | 2017-09-20 | 2022-01-26 | パナソニック株式会社 | Semiconductor laser device |
| CN107946284B (en) * | 2017-11-03 | 2021-11-02 | 马鞍山太时芯光科技有限公司 | LED chip cutting path mark and manufacturing method thereof |
| JP2022163949A (en) * | 2021-04-15 | 2022-10-27 | 株式会社ジャパンディスプレイ | Wafer for electronic component |
| CN113990748B (en) * | 2021-12-28 | 2022-08-30 | 江苏长晶浦联功率半导体有限公司 | Wafer cutting protection method and wafer with cutting protection ring |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53115191A (en) * | 1977-03-17 | 1978-10-07 | Sanyo Electric Co Ltd | Production of gap light emiting diode |
| JPS62105446A (en) * | 1985-10-31 | 1987-05-15 | Sharp Corp | Manufacture of semiconductor device |
| JPS62272583A (en) * | 1986-05-20 | 1987-11-26 | Oki Electric Ind Co Ltd | Separating method for semiconductor laser element |
| JP2666228B2 (en) | 1991-10-30 | 1997-10-22 | 豊田合成株式会社 | Gallium nitride based compound semiconductor light emitting device |
| JP2859478B2 (en) * | 1991-12-12 | 1999-02-17 | 日亜化学工業 株式会社 | Gallium nitride based compound semiconductor wafer cutting method for light emitting device |
| JP2522952Y2 (en) | 1992-01-13 | 1997-01-22 | 日亜化学工業株式会社 | Gallium nitride based compound semiconductor device |
-
1993
- 1993-11-06 JP JP30094093A patent/JP2780618B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467666B2 (en) | 2000-05-31 | 2002-10-22 | Nec Corporation | Method of producing a semiconductor device |
| US8022427B2 (en) | 2008-04-25 | 2011-09-20 | SanyoElectric Co., Ltd. | Nitride-based semiconductor device and method of manufacturing the same |
| US8232121B2 (en) | 2008-09-12 | 2012-07-31 | Stanley Electric Co., Ltd. | Zinc oxide-based semiconductor device and method for producing same |
| CN101840965A (en) * | 2009-05-08 | 2010-09-22 | 晶能光电（江西）有限公司 | Method for cutting substrate of light emitting diode manufactured on metallic substrate |
| US8722516B2 (en) | 2010-09-28 | 2014-05-13 | Hamamatsu Photonics K.K. | Laser processing method and method for manufacturing light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131069A (en) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780618B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP2861991B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP3230572B2 (en) | Method for manufacturing nitride compound semiconductor device and semiconductor light emitting device | |
| CN101015070B (en) | Method for fabrication of semiconductor light-emitting device and the device fabricated by the method | |
| EP1692719B1 (en) | Methods for preparing semiconductor substrates and dicing the same | |
| KR100854986B1 (en) | Production method of compound semiconductor device wafer | |
| TWI295075B (en) | ||
| JP4493127B2 (en) | Manufacturing method of nitride semiconductor chip | |
| US8216867B2 (en) | Front end scribing of light emitting diode (LED) wafers and resulting devices | |
| JP2748355B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP2914014B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| KR100789200B1 (en) | Method for production of semiconductor chip and semiconductor chip | |
| JP3227287B2 (en) | Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device | |
| JP4710148B2 (en) | Manufacturing method of nitride semiconductor chip | |
| JP2765644B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP2910811B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP2748354B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP4594707B2 (en) | Semiconductor chip manufacturing method | |
| JP2859478B2 (en) | Gallium nitride based compound semiconductor wafer cutting method for light emitting device | |
| JP3454355B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
| JP3679626B2 (en) | Gallium nitride compound semiconductor chip | |
| JP3772807B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP3928621B2 (en) | Light emitting device wafer | |
| JP3938101B2 (en) | Method for manufacturing light emitting device | |
| US11646392B2 (en) | Method of manufacturing light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |