JP2009130324A

JP2009130324A - Method of manufacturing semiconductor device and the semiconductor device

Info

Publication number: JP2009130324A
Application number: JP2007307122A
Authority: JP
Inventors: Hiroki Yamamoto; 裕記山本
Original assignee: Sanyo Electric Co Ltd; Sanyo Consumer Electronics Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2007-11-28
Filing date: 2007-11-28
Publication date: 2009-06-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device, capable of improving fabrication accuracy and preventing semiconductor devices from being damaged. <P>SOLUTION: There is disclosed a method of manufacturing a light-emitting diode array 1 (semiconductor device), comprising a step of forming scribing grooves 2g on the main face 2a of a semiconductor substrate 2; a step of forming a dicing groove 2f, having a width W3 to the rear face 2b of the semiconductor substrate 2 at positions where the scribing grooves 2g are formed; a step of forming dividing grooves 2h each having a width W4, which is smaller than the width W3, inside the dicing groove 2f formed to the rear face 2b of the semiconductor substrate 2 via laser machining; and a step of dividing (cleaving) the semiconductor substrate 2 along the scribe grooves 2g. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、半導体素子の製造方法および半導体素子に関する。 The present invention relates to a method for manufacturing a semiconductor element and a semiconductor element.

従来、基板の主表面側や裏面側に溝を設けた後、基板を分割する半導体素子の製造方法が知られている（たとえば、特許文献１および特許文献２参照）。 2. Description of the Related Art Conventionally, a method for manufacturing a semiconductor element in which a substrate is divided after a groove is provided on the main surface side or the back surface side of the substrate (see, for example, Patent Document 1 and Patent Document 2).

図６は、上記特許文献１に開示された半導体基板の分割方法を説明するための断面図である。上記特許文献１には、図６に示すように、半導体層１０２が主表面１０１ａ上に形成されたウェハ状の半導体基板１０１の裏面１０１ｂに、ダイシングカッター（ダイシングブレード）を用いてダイシング溝（分割溝）１０１ｃを形成する工程と、ダイシング溝１０１ｃの幅方向（Ａ方向）の中央部に、ダイヤモンドポイントなどを用いて半導体基板１０１の裏面１０１ｂ側からスクライブ溝１０１ｄを形成する工程と、半導体基板１０１をスクライブ溝１０１ｄに沿って分割（劈開）する工程とを備えた半導体基板１０１の分割方法が開示されている。 FIG. 6 is a cross-sectional view for explaining the semiconductor substrate dividing method disclosed in Patent Document 1. In FIG. In Patent Document 1, as shown in FIG. 6, a dicing groove (divided) is formed on a back surface 101b of a wafer-like semiconductor substrate 101 on which a semiconductor layer 102 is formed on a main surface 101a by using a dicing cutter (dicing blade). A groove) 101c, a step of forming a scribe groove 101d from the back surface 101b side of the semiconductor substrate 101 using a diamond point or the like at the center in the width direction (A direction) of the dicing groove 101c, and the semiconductor substrate 101 A method for dividing the semiconductor substrate 101 is provided, which includes a step of dividing (cleaving) the substrate along the scribe groove 101d.

上記特許文献１では、半導体基板１０１の裏面１０１ｂ側にダイシング溝１０１ｃを形成し、ダイシング溝１０１ｃにスクライブ溝１０１ｄを形成した後、半導体基板１０１をスクライブ溝１０１ｄに沿って分割（劈開）するので、例えばダイシングブレードを用いて半導体基板１０１の主表面１０１ａ側から裏面１０１ｂまでをフルカットすることにより半導体基板１０１を分割する場合に比べて、半導体素子（分割後の半導体基板１０１）の端部に欠けやバリが発生するのを抑制することが可能である。 In Patent Document 1, the dicing groove 101c is formed on the back surface 101b side of the semiconductor substrate 101, the scribe groove 101d is formed in the dicing groove 101c, and then the semiconductor substrate 101 is divided (cleaved) along the scribe groove 101d. For example, compared with the case where the semiconductor substrate 101 is divided by full cutting from the main surface 101a side to the back surface 101b of the semiconductor substrate 101 using a dicing blade, the end of the semiconductor element (the divided semiconductor substrate 101) is not chipped. It is possible to suppress the occurrence of burrs.

図７〜図９は、上記特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。上記特許文献２には、基板２０１の主表面２０１ａ側および裏面２０１ｂ側に、それぞれ、スクライブ溝２０１ｃおよびダイシング溝２０１ｄを設けた後、基板２０１を分割（劈開）する半導体チップ（半導体素子）２００（図８参照）の製造方法が開示されている。 7 to 9 are cross-sectional views for explaining a method of manufacturing a semiconductor chip (semiconductor element) disclosed in Patent Document 2. Patent Document 2 discloses a semiconductor chip (semiconductor element) 200 (dividing (cleaving) the substrate 201 after providing a scribe groove 201c and a dicing groove 201d on the main surface 201a side and the back surface 201b side of the substrate 201, respectively. The manufacturing method of FIG. 8) is disclosed.

具体的には、上記特許文献２では、図７に示すように、基板２０１の半導体層２０２が形成された主表面２０１ａ側に、ダイヤモンド刃（ダイヤモンドポイント）などを用いてスクライブ溝２０１ｃを形成する。そして、基板２０１のスクライブ溝２０１ｃが形成された位置の裏面２０１ｂ側に、ダイシングブレードを用いてダイシング溝２０１ｄを形成する。次に、図８に示すように、基板２０１をスクライブ溝２０１ｃに沿って分割（劈開）することにより、基板２０１を個片化して複数の半導体チップ２００を形成する。その後、図９に示すように、半導体チップ２００の裏面２０１ｂ側からダイシング溝２０１ｄの幅方向（Ａ方向）の中央部に、ダイシングブレードを用いて、ダイシング溝２０１ｄの幅Ｗ１０１よりも小さい幅Ｗ１０２を有する溝２０１ｅを形成する。 Specifically, in Patent Document 2, as shown in FIG. 7, a scribe groove 201c is formed on the main surface 201a side of the substrate 201 on which the semiconductor layer 202 is formed using a diamond blade (diamond point) or the like. . Then, a dicing groove 201d is formed on the back surface 201b side of the substrate 201 where the scribe groove 201c is formed using a dicing blade. Next, as shown in FIG. 8, the substrate 201 is divided (cleaved) along the scribe grooves 201c, whereby the substrate 201 is separated into pieces, thereby forming a plurality of semiconductor chips 200. Thereafter, as shown in FIG. 9, a width W102 smaller than the width W101 of the dicing groove 201d is formed from the back surface 201b side of the semiconductor chip 200 to the center portion in the width direction (A direction) of the dicing groove 201d using a dicing blade. A groove 201e is formed.

上記特許文献２では、基板２０１を分割（劈開）した後にダイシング溝２０１ｄの幅方向（Ａ方向）の中央部に溝２０１ｅを形成するので、基板２０１を分割（劈開）する際に半導体チップ２００の端部に発生するバリ２０１ｆ（図８参照）を除去することが可能である。これにより、半導体チップ２００の寸法精度（加工精度）を向上させることが可能であるとともに、バリ２０１ｆが欠け落ちて半導体チップ２００の半導体層２０２などが損傷するのを抑制することが可能である。
特開２００２−１９８３２６号公報特開２００６−２７８３５７号公報 In Patent Document 2, since the groove 201e is formed at the center in the width direction (A direction) of the dicing groove 201d after the substrate 201 is divided (cleaved), the semiconductor chip 200 of the semiconductor chip 200 is divided when the substrate 201 is divided (cleaved). It is possible to remove the burr 201f (see FIG. 8) generated at the end. As a result, the dimensional accuracy (processing accuracy) of the semiconductor chip 200 can be improved, and the burr 201f can be prevented from being lost and the semiconductor layer 202 and the like of the semiconductor chip 200 can be prevented from being damaged.
JP 2002-198326 A JP 2006-278357 A

しかしながら、上記特許文献１に開示された半導体基板１０１の分割方法では、半導体基板１０１の裏面１０１ｂ側からスクライブ溝１０１ｄを形成するので、半導体基板１０１の分割位置を、半導体基板１０１の主表面１０１ａ上の半導体層１０２の素子パターン（図示せず）に精度良く合わせるのが困難である。このため、加工精度を向上させるのが困難であるという問題点がある。 However, in the method for dividing the semiconductor substrate 101 disclosed in Patent Document 1, since the scribe groove 101d is formed from the back surface 101b side of the semiconductor substrate 101, the dividing position of the semiconductor substrate 101 is set on the main surface 101a of the semiconductor substrate 101. It is difficult to accurately match the element pattern (not shown) of the semiconductor layer 102. For this reason, there is a problem that it is difficult to improve the processing accuracy.

また、上記特許文献２に開示された半導体チップ（半導体素子）２００の製造方法では、基板２０１を分割（劈開）した後にバリ除去用の溝２０１ｅを形成するので、溝２０１ｅを形成する際に、半導体チップ２００（分割後の基板２０１）同士が接触して、半導体チップ２００が損傷する場合があるという問題点がある。 Further, in the method of manufacturing the semiconductor chip (semiconductor element) 200 disclosed in Patent Document 2, the groove 201e for removing burrs is formed after the substrate 201 is divided (cleaved), so when the groove 201e is formed, There is a problem that the semiconductor chips 200 (the divided substrate 201) may come into contact with each other and the semiconductor chip 200 may be damaged.

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、加工精度を向上させるとともに、半導体素子が損傷するのを抑制することが可能な半導体素子の製造方法および半導体素子を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to manufacture a semiconductor element capable of improving processing accuracy and suppressing damage to the semiconductor element. It is to provide a method and a semiconductor device.

上記目的を達成するために、この発明の第１の局面による半導体素子の製造方法は、基板の主表面側にスクライブ溝を形成する工程と、基板のスクライブ溝が形成される位置の裏面側に、第１の幅を有する第１分割溝を形成する工程と、基板の裏面側に形成された第１分割溝の内部に、第１の幅よりも小さい第２の幅を有する第２分割溝をレーザ加工により形成する工程と、基板をスクライブ溝に沿って分割する工程とを備える。 In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect of the present invention includes a step of forming a scribe groove on a main surface side of a substrate, and a back surface side of a position where the scribe groove of the substrate is formed. A step of forming a first divided groove having a first width, and a second divided groove having a second width smaller than the first width inside the first divided groove formed on the back surface side of the substrate Are formed by laser processing, and a step of dividing the substrate along the scribe grooves.

この第１の局面による半導体素子の製造方法では、上記のように、基板の主表面側にスクライブ溝を形成する工程と、基板をスクライブ溝に沿って分割する工程とを設けることによって、基板の分割位置を、基板の主表面上の素子パターンなどに精度良く合わせることができるので、加工精度を向上させることができる。 In the semiconductor element manufacturing method according to the first aspect, as described above, the step of forming the scribe groove on the main surface side of the substrate and the step of dividing the substrate along the scribe groove are provided. Since the dividing position can be accurately adjusted to the element pattern on the main surface of the substrate, the processing accuracy can be improved.

また、第１の局面による半導体素子の製造方法では、上記のように、第２分割溝をレーザ加工により形成することによって、第２分割溝をダイシングブレードを用いて形成する場合に比べて、第２分割溝を形成する際に基板に加わる衝撃や振動を小さくすることができる。これにより、第２分割溝を深く形成することができるので、スクライブ溝と第２分割溝との間の基板の厚みを小さくすることができる。ここで、基板をスクライブ溝に沿って分割（劈開）する場合、基板の厚みが小さい程、半導体素子（分割後の基板）の端部に欠けやバリが発生するのを抑制することができる。これにより、半導体素子の寸法精度（加工精度）を向上させることができる。また、基板をスクライブ溝に沿って分割（劈開）する場合、基板の厚みが小さい程、基板の主表面に対して斜めに分割された場合に、横方向の位置ずれを小さくすることができる。これによっても、半導体素子の寸法精度（加工精度）を向上させることができる。また、半導体素子の端部にバリが発生するのを抑制することができるので、基板を分割した後に、バリ除去用の溝を形成する必要がない。これにより、半導体素子（分割後の基板）同士が接触して、半導体素子が損傷するのを抑制することができる。 Further, in the method for manufacturing a semiconductor element according to the first aspect, as described above, the second divided groove is formed by laser processing, so that the second divided groove is formed using a dicing blade. The impact and vibration applied to the substrate when forming the two-divided groove can be reduced. As a result, since the second divided groove can be formed deeply, the thickness of the substrate between the scribe groove and the second divided groove can be reduced. Here, when the substrate is divided (cleaved) along the scribe groove, it is possible to suppress the occurrence of chipping or burrs at the end portion of the semiconductor element (the substrate after the division) as the thickness of the substrate is smaller. Thereby, the dimensional accuracy (processing accuracy) of a semiconductor element can be improved. Further, when the substrate is divided (cleaved) along the scribe grooves, the smaller the thickness of the substrate, the smaller the lateral displacement when the substrate is divided obliquely with respect to the main surface of the substrate. This also improves the dimensional accuracy (processing accuracy) of the semiconductor element. In addition, since the generation of burrs at the end of the semiconductor element can be suppressed, there is no need to form a groove for removing burrs after the substrate is divided. Thereby, it can suppress that a semiconductor element (substrate after division | segmentation) contacts and a semiconductor element is damaged.

また、第１の局面による半導体素子の製造方法では、上記のように、第１分割溝の第１の幅よりも小さい第２の幅を有する第２分割溝を形成することによって、第２分割溝と主表面との間に位置する基板の厚みの小さい部分の幅を小さくすることができる。これにより、基板の分割後において、半導体素子（分割後の基板）の端部に位置する厚みの小さい部分の幅（横方向の長さ）を小さくすることができる。その結果、半導体素子の端部に衝撃などが加わった場合に、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを抑制することができる。また、第２分割溝をレーザ加工により形成することによって、第２分割溝の第２の幅を、容易に、十分に小さくすることができるので、第２分割溝と主表面との間に位置する基板の厚みの小さい部分の幅を、容易に、十分に小さくすることができる。これにより、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを、容易に、十分に抑制することができる。 In the method for manufacturing a semiconductor device according to the first aspect, as described above, the second divided groove having the second width smaller than the first width of the first divided groove is formed, thereby forming the second divided groove. The width of the portion with a small thickness of the substrate located between the groove and the main surface can be reduced. Thereby, after the substrate is divided, the width (lateral length) of the portion having a small thickness located at the end of the semiconductor element (the substrate after the division) can be reduced. As a result, when an impact or the like is applied to the end portion of the semiconductor element, the end portion of the semiconductor element can be prevented from being damaged, or the semiconductor element can be prevented from being damaged by the notch. Moreover, since the second width of the second divided groove can be easily and sufficiently reduced by forming the second divided groove by laser processing, the second divided groove is positioned between the second divided groove and the main surface. The width of the small thickness portion of the substrate to be made can be easily made sufficiently small. Thereby, it is possible to easily and sufficiently prevent the end of the semiconductor element from being chipped or the semiconductor element from being damaged by the chipped part.

また、第１の局面による半導体素子の製造方法では、上記のように、基板のスクライブ溝が形成される位置の裏面側に、第１の幅を有する第１分割溝を形成する工程と、第１分割溝の内部に、第１の幅よりも小さい第２の幅を有する第２分割溝を形成する工程と、基板をスクライブ溝に沿って分割する工程とを設けることによって、半導体素子（分割後の基板）の端部の裏面側に、第１分割溝が分割されることにより形成される第１切り欠き部と、第２分割溝が分割されることにより形成される第２切り欠き部とを設けることができる。この第１切り欠き部は、第２切り欠き部よりも基板の内側に形成されるので、半導体素子（分割後の基板）の裏面側を、例えば半田層を用いて製品基板などに実装する場合、第１切り欠き部に半田層の一部を収納させることができる。すなわち、第１切り欠き部（分割後の第１分割溝）を半田溜まりとして機能させることができる。これにより、半田層が半導体素子の主表面側に這い上がるのを抑制することができる。 Further, in the method of manufacturing a semiconductor element according to the first aspect, as described above, the step of forming the first division groove having the first width on the back surface side of the position where the scribe groove of the substrate is formed; By providing a step of forming a second divided groove having a second width smaller than the first width inside the one divided groove and a step of dividing the substrate along the scribe groove, a semiconductor element (divided A first cutout portion formed by dividing the first divided groove and a second cutout portion formed by dividing the second divided groove on the back side of the end portion of the subsequent substrate) And can be provided. Since the first cutout is formed on the inner side of the substrate than the second cutout, the back side of the semiconductor element (divided substrate) is mounted on a product substrate using a solder layer, for example. A part of the solder layer can be accommodated in the first notch. That is, the first notch (the first divided groove after division) can function as a solder pool. Thereby, it is possible to suppress the solder layer from creeping up to the main surface side of the semiconductor element.

上記第１の局面による半導体素子の製造方法において、好ましくは、基板の主表面側にスクライブ溝を形成する工程は、基板の裏面側に第１分割溝を形成する工程の後で、かつ、第１分割溝の内部に第２分割溝をレーザ加工により形成する工程の前に行われる。このように構成すれば、基板にスクライブ溝を形成する前に、第１分割溝を形成することができるので、基板にスクライブ溝を形成した後に第１分割溝を形成する場合と異なり、第１分割溝を形成する際に基板に加わる衝撃や振動によりスクライブ溝に沿って基板が割れるのを抑制することができる。また、基板にスクライブ溝を形成する工程を、第１分割溝の内部に第２分割溝を形成する工程の前に行うことによって、第２分割溝を形成した後にスクライブ溝を形成する場合と異なり、スクライブ溝を形成する際に基板に加わる衝撃や振動により第２分割溝に沿って基板が割れるのを抑制することができる。 In the method of manufacturing a semiconductor element according to the first aspect, preferably, the step of forming the scribe groove on the main surface side of the substrate is after the step of forming the first division groove on the back surface side of the substrate, and This is performed before the step of forming the second divided groove inside the one divided groove by laser processing. According to this structure, the first divided groove can be formed before the scribe groove is formed on the substrate. Therefore, unlike the case where the first divided groove is formed after the scribe groove is formed on the substrate, the first divided groove is formed. It is possible to prevent the substrate from cracking along the scribe groove due to an impact or vibration applied to the substrate when forming the dividing groove. Also, the step of forming the scribe groove on the substrate is performed before the step of forming the second divided groove inside the first divided groove, so that the scribe groove is formed after the second divided groove is formed. The substrate can be prevented from cracking along the second divided grooves due to impact or vibration applied to the substrate when the scribe groove is formed.

上記第１の局面による半導体素子の製造方法において、好ましくは、第１分割溝の深さは、基板の厚みの１／３以下の大きさである。このように構成すれば、第１分割溝が形成された部分の基板の厚みが小さくなるのを抑制することができる。これにより、基板の主表面側にスクライブ溝を形成する際などに基板が割れるのを抑制することができる。 In the method for manufacturing a semiconductor device according to the first aspect, preferably, the depth of the first dividing groove is not more than 1/3 of the thickness of the substrate. If comprised in this way, it can suppress that the thickness of the board | substrate of the part in which the 1st division | segmentation groove | channel was formed becomes small. As a result, the substrate can be prevented from cracking when a scribe groove is formed on the main surface side of the substrate.

上記第１の局面による半導体素子の製造方法において、好ましくは、半導体素子は、発光ダイオードアレイである。このように、高い加工精度（寸法精度）が必要な発光ダイオードアレイを製造する際に本発明を適用するのは、特に効果的である。 In the method of manufacturing a semiconductor element according to the first aspect, preferably, the semiconductor element is a light emitting diode array. As described above, it is particularly effective to apply the present invention when manufacturing a light-emitting diode array that requires high processing accuracy (dimensional accuracy).

この発明の第２の局面による半導体素子は、基板の端部の主表面側に形成されたスクライブ部と、基板の端部の裏面側に形成された第１切り欠き部と、基板の端部の第１切り欠き部よりも外側で、かつ、主表面側に、第１切り欠き部に連続するようにレーザ加工により形成された第２切り欠き部とを備える。 A semiconductor device according to a second aspect of the present invention includes a scribe portion formed on the main surface side of the end portion of the substrate, a first notch portion formed on the back surface side of the end portion of the substrate, and an end portion of the substrate. And a second cutout portion formed by laser processing so as to be continuous with the first cutout portion on the main surface side and outside the first cutout portion.

この第２の局面による半導体素子では、上記のように、基板の端部の主表面側にスクライブ部を設けることによって、基板の主表面側にスクライブ部を形成した後、基板をスクライブ部に沿って分割して半導体素子を製造することができる。これにより、基板の分割位置を、基板の主表面上の素子パターンなどに精度良く合わせることができるので、加工精度を向上させることができる。 In the semiconductor element according to the second aspect, as described above, the scribe portion is formed on the main surface side of the substrate by providing the scribe portion on the main surface side of the end portion of the substrate, and then the substrate is moved along the scribe portion. Thus, the semiconductor element can be manufactured by dividing. Thereby, since the division | segmentation position of a board | substrate can be matched with the element pattern etc. on the main surface of a board | substrate accurately, a processing precision can be improved.

また、第２の局面による半導体素子では、上記のように、基板の端部にレーザ加工により形成された第２切り欠き部を設けることによって、基板を分割する前の状態において、第２切り欠き部をダイシングブレードを用いて形成する場合に比べて、第２切り欠き部を形成する際に基板に加わる衝撃や振動を小さくすることができる。これにより、第２切り欠き部を深く形成することができるので、スクライブ部と第２切り欠き部との間の基板の厚みを小さくすることができる。ここで、基板をスクライブ部に沿って分割（劈開）する場合、基板の厚みが小さい程、半導体素子（分割後の基板）の端部に欠けやバリが発生するのを抑制することができる。これにより、半導体素子の寸法精度（加工精度）を向上させることができる。また、基板をスクライブ部に沿って分割（劈開）する場合、基板の厚みが小さい程、基板の主表面に対して斜めに分割された場合に、横方向の位置ずれを小さくすることができる。これによっても、半導体素子の寸法精度（加工精度）を向上させることができる。また、半導体素子の端部に欠けやバリが発生するのを抑制することができるので、基板を分割した後に、バリ除去用の溝を形成する必要がない。これにより、半導体素子（分割後の基板）同士が接触して、半導体素子が損傷するのを抑制することができる。 In the semiconductor device according to the second aspect, as described above, the second notch is formed in the state before dividing the substrate by providing the second notch formed by laser processing at the end of the substrate. Compared with the case where the portion is formed using a dicing blade, it is possible to reduce the impact and vibration applied to the substrate when forming the second notch portion. Thereby, since the 2nd notch part can be formed deeply, the thickness of the board | substrate between a scribe part and a 2nd notch part can be made small. Here, when the substrate is divided (cleaved) along the scribe portion, it is possible to suppress the occurrence of chipping or burring at the end portion of the semiconductor element (the divided substrate) as the thickness of the substrate is smaller. Thereby, the dimensional accuracy (processing accuracy) of a semiconductor element can be improved. Further, when the substrate is divided (cleaved) along the scribe portion, the smaller the thickness of the substrate, the smaller the positional deviation in the horizontal direction when the substrate is divided obliquely with respect to the main surface of the substrate. This also improves the dimensional accuracy (processing accuracy) of the semiconductor element. Further, since it is possible to suppress the occurrence of chipping or burrs at the end portions of the semiconductor element, it is not necessary to form a groove for removing burrs after dividing the substrate. Thereby, it can suppress that a semiconductor element (substrate after division | segmentation) contacts and a semiconductor element is damaged.

また、第２の局面による半導体素子では、上記のように、基板の端部に、第１切り欠き部よりも外側に配置された第２切り欠き部を設けることによって、第２切り欠き部と主表面との間に位置する基板の厚みの小さい部分の幅（横方向の長さ）を小さくすることができる。これにより、半導体素子（分割後の基板）の端部に位置する厚みの小さい部分の幅（横方向の長さ）を小さくすることができる。その結果、半導体素子の端部に衝撃などが加わった場合に、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを抑制することができる。また、第２切り欠き部をレーザ加工により形成することによって、第２切り欠き部の幅（横方向の長さ）を、容易に、十分に小さくすることができるので、第２切り欠き部と主表面との間に位置する基板の厚み方向の小さい部分の幅（横方向の長さ）を、容易に、十分に小さくすることができる。これにより、半導体素子の端部が欠けたり、その欠けたものによって半導体素子が損傷するのを、容易に、十分に抑制することができる。 Further, in the semiconductor element according to the second aspect, as described above, the second notch portion is provided at the end portion of the substrate by providing the second notch portion arranged outside the first notch portion. The width (lateral length) of the portion with a small thickness of the substrate located between the main surface can be reduced. Thereby, the width | variety (length of a horizontal direction) of the small thickness part located in the edge part of a semiconductor element (divided board | substrate) can be made small. As a result, when an impact or the like is applied to the end portion of the semiconductor element, the end portion of the semiconductor element can be prevented from being damaged, or the semiconductor element can be prevented from being damaged by the notch. In addition, by forming the second notch by laser processing, the width (lateral length) of the second notch can be easily made sufficiently small. The width (lateral length) of the small portion in the thickness direction of the substrate located between the main surface can be easily reduced sufficiently. Thereby, it is possible to easily and sufficiently prevent the end of the semiconductor element from being chipped or the semiconductor element from being damaged by the chipped part.

また、第２の局面による半導体素子では、上記のように、基板の端部の裏面側に形成された第１切り欠き部と、基板の端部の第１切り欠き部よりも外側に配置された第２切り欠き部とを設けることによって、第１切り欠き部を、第２切り欠き部よりも基板の内側に形成することができるので、半導体素子（分割後の基板）の裏面側を、例えば半田層を用いて製品基板などに実装する場合、第１切り欠き部に半田層の一部を収納させることができる。すなわち、第１切り欠き部を半田溜まりとして機能させることができる。これにより、半田層が半導体素子の主表面側に這い上がるのを抑制することができる。 Further, in the semiconductor element according to the second aspect, as described above, the first notch portion formed on the back surface side of the end portion of the substrate and the first notch portion of the end portion of the substrate are disposed outside. By providing the second cutout portion, the first cutout portion can be formed on the inner side of the substrate than the second cutout portion. Therefore, the back surface side of the semiconductor element (divided substrate) is For example, when mounting on a product board etc. using a solder layer, a part of solder layer can be stored in the 1st notch part. That is, the first notch can function as a solder pool. Thereby, it is possible to suppress the solder layer from creeping up to the main surface side of the semiconductor element.

以上のように、本発明によれば、加工精度を向上させるとともに、半導体素子が損傷するのを抑制することが可能な半導体素子を容易に得ることができる。 As described above, according to the present invention, it is possible to easily obtain a semiconductor element capable of improving processing accuracy and suppressing damage to the semiconductor element.

図１は、本発明の一実施形態による発光ダイオードアレイ（半導体素子）の構造を示した断面図である。図２は、図１に示した発光ダイオードアレイが製品基板に搭載された状態を示した断面図である。まず、図１および図２を参照して、本発明の一実施形態による発光ダイオードアレイ１の構造について説明する。なお、発光ダイオードアレイ１は、本発明の「半導体素子」の一例である。 FIG. 1 is a cross-sectional view illustrating a structure of a light emitting diode array (semiconductor element) according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a state where the light emitting diode array shown in FIG. 1 is mounted on a product substrate. First, the structure of the light-emitting diode array 1 according to an embodiment of the present invention will be described with reference to FIGS. The light emitting diode array 1 is an example of the “semiconductor element” in the present invention.

本発明の一実施形態による発光ダイオードアレイ１は、図１に示すように、約３５０μｍの厚みを有する半導体基板２と、半導体基板２の主表面２ａ上に形成され、素子パターン（図示せず）が形成された半導体層３とを備えている。また、半導体層３の上面上、および、半導体基板２の裏面２ｂ上には、図示しない電極層がそれぞれ形成されている。なお、半導体基板２は、本発明の「基板」の一例である。 As shown in FIG. 1, a light emitting diode array 1 according to an embodiment of the present invention is formed on a semiconductor substrate 2 having a thickness of about 350 μm and a main surface 2a of the semiconductor substrate 2, and an element pattern (not shown). And a semiconductor layer 3 on which is formed. In addition, electrode layers (not shown) are formed on the upper surface of the semiconductor layer 3 and the back surface 2b of the semiconductor substrate 2, respectively. The semiconductor substrate 2 is an example of the “substrate” in the present invention.

ここで、本実施形態では、半導体基板２（発光ダイオードアレイ１）には、Ａ方向の両端部の主表面２ａ側に、傾斜面からなるスクライブ面２ｃが形成されている。このスクライブ面２ｃは、後述するように、ダイヤモンドポイントを用いて形成されたスクライブ溝２ｇが分割されることにより形成されている。なお、スクライブ面２ｃは、本発明の「スクライブ部」の一例である。 Here, in the present embodiment, the semiconductor substrate 2 (light emitting diode array 1) is formed with a scribe surface 2c made of an inclined surface on the main surface 2a side at both ends in the A direction. As will be described later, the scribe surface 2c is formed by dividing a scribe groove 2g formed using diamond points. The scribe surface 2c is an example of the “scribe portion” in the present invention.

また、本実施形態では、半導体基板２には、Ａ方向の両端部の裏面２ｂ側に、切り欠き部２ｄおよび２ｅが形成されている。この切り欠き部２ｄは、後述するように、ダイシングブレードを用いて形成されたダイシング溝２ｆが分割されることにより形成されている。その一方、切り欠き部２ｅは、後述するように、レーザ加工により形成された分割溝２ｈが分割されることにより形成されている。なお、切り欠き部２ｄは、本発明の「第１切り欠き部」の一例であり、切り欠き部２ｅは、本発明の「第２切り欠き部」の一例である。 In the present embodiment, the semiconductor substrate 2 is provided with notches 2d and 2e on the back surface 2b side of both end portions in the A direction. As will be described later, the notch 2d is formed by dividing a dicing groove 2f formed using a dicing blade. On the other hand, the notch 2e is formed by dividing the dividing groove 2h formed by laser processing, as will be described later. The notch 2d is an example of the “first notch” in the present invention, and the notch 2e is an example of the “second notch” in the present invention.

また、切り欠き部２ｄは、約５０μｍ〜約１００μｍの深さＤ１を有するとともに、半導体基板２の端面からＷ１（＝約７５μｍ）内側の位置まで達するように形成されている。なお、深さＤ１は、本発明の「第１分割溝の深さ」の一例である。 The notch 2d has a depth D1 of about 50 μm to about 100 μm and is formed so as to reach a position inside W1 (= about 75 μm) from the end surface of the semiconductor substrate 2. The depth D1 is an example of the “depth of the first dividing groove” in the present invention.

また、本実施形態では、切り欠き部２ｅは、切り欠き部２ｄよりも外側で、かつ、主表面２ａ側に、切り欠き部２ｄに連続するように形成されている。また、切り欠き部２ｅは、約１５０μｍ〜約２００μｍの深さＤ２を有するとともに、半導体基板２の端面からＷ２（＝約５μｍ〜約１０μｍ）内側の位置まで達するように形成されている。 Further, in the present embodiment, the notch 2e is formed outside the notch 2d and on the main surface 2a side so as to be continuous with the notch 2d. The notch 2e has a depth D2 of about 150 μm to about 200 μm, and is formed so as to reach a position inside W2 (= about 5 μm to about 10 μm) from the end surface of the semiconductor substrate 2.

また、発光ダイオードアレイ１は、図２に示すように、半導体基板２の裏面２ｂ上の電極層（図示せず）が、半田層１０を介して製品基板２０に搭載される。このとき、半田層１０の一部は、切り欠き部２ｄに収納される。すなわち、切り欠き部２ｄは、半田溜まりとしての機能を有する。 In the light emitting diode array 1, as shown in FIG. 2, an electrode layer (not shown) on the back surface 2 b of the semiconductor substrate 2 is mounted on the product substrate 20 via the solder layer 10. At this time, a part of the solder layer 10 is accommodated in the notch 2d. That is, the notch 2d functions as a solder pool.

図３〜図５は、図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。次に、図１および図３〜図５を参照して、本実施形態による発光ダイオードアレイ１の製造プロセスについて説明する。 3 to 5 are cross-sectional views for explaining a method of manufacturing the light-emitting diode array according to the embodiment shown in FIG. Next, with reference to FIGS. 1 and 3 to 5, the manufacturing process of the light-emitting diode array 1 according to the present embodiment will be described.

まず、主表面２ａ上に半導体層３が形成されたウェハ状の半導体基板２を準備する。そして、図３に示すように、半導体基板２の主表面２ａ（半導体層３）側を粘着シート３０に接着する。その後、半導体基板２の分割位置の裏面２ｂ側に、ダイシングブレードを用いてダイシング溝２ｆを形成する。このとき、ダイシング溝２ｆを、約５０μｍ〜約１００μｍの深さＤ１を有するとともに、約１５０μｍの幅Ｗ３を有するように形成する。なお、ダイシング溝２ｆは、本発明の「第１分割溝」の一例であり、幅Ｗ３は、本発明の「第１の幅」の一例である。 First, a wafer-like semiconductor substrate 2 having a semiconductor layer 3 formed on the main surface 2a is prepared. Then, as shown in FIG. 3, the main surface 2 a (semiconductor layer 3) side of the semiconductor substrate 2 is bonded to the adhesive sheet 30. Thereafter, a dicing groove 2f is formed on the back surface 2b side of the division position of the semiconductor substrate 2 using a dicing blade. At this time, the dicing groove 2f is formed to have a depth D1 of about 50 μm to about 100 μm and a width W3 of about 150 μm. The dicing groove 2f is an example of the “first divided groove” in the present invention, and the width W3 is an example of the “first width” in the present invention.

そして、粘着シート３０を剥がすとともに、図４に示すように、半導体基板２の裏面２ｂ側を粘着シート３１に接着する。その後、半導体基板２の主表面２ａ側に、半導体層３の素子パターン（図示せず）に合わせて、ダイヤモンドポイントを用いてＶ字状のスクライブ溝２ｇを形成する。このとき、スクライブ溝２ｇは、ダイシング溝２ｆに対向する位置に形成される。また、スクライブ溝２ｇは、約０．１μｍ〜約１μｍ程度の深さを有するように形成される。 And while peeling off the adhesive sheet 30, the back surface 2b side of the semiconductor substrate 2 is adhere | attached on the adhesive sheet 31, as shown in FIG. Thereafter, a V-shaped scribe groove 2g is formed on the main surface 2a side of the semiconductor substrate 2 using diamond points in accordance with an element pattern (not shown) of the semiconductor layer 3. At this time, the scribe groove 2g is formed at a position facing the dicing groove 2f. The scribe groove 2g is formed to have a depth of about 0.1 μm to about 1 μm.

次に、粘着シート３１を剥がすとともに、図５に示すように、半導体基板２の主表面２ａ（半導体層３）側を粘着シート３２に接着する。そして、本実施形態では、半導体基板２の裏面２ｂ側に形成されたダイシング溝２ｆの内部の幅方向（Ａ方向）の中央部に、レーザ加工により分割溝２ｈを形成する。このとき、分割溝２ｈを、約１５０μｍ〜約２００μｍ（半導体基板２の厚み（＝約３５０μｍ）の１／３以下の大きさ）の深さＤ２を有するとともに、約１０μｍ〜約２０μｍの幅Ｗ４を有するように形成する。なお、分割溝２ｈは、本発明の「第２分割溝」の一例であり、幅Ｗ４は、本発明の「第２の幅」の一例である。 Next, the adhesive sheet 31 is peeled off, and the main surface 2a (semiconductor layer 3) side of the semiconductor substrate 2 is bonded to the adhesive sheet 32 as shown in FIG. In the present embodiment, the division grooves 2h are formed by laser processing at the center in the width direction (A direction) inside the dicing grooves 2f formed on the back surface 2b side of the semiconductor substrate 2. At this time, the dividing groove 2h has a depth D2 of about 150 μm to about 200 μm (a size of 1/3 or less of the thickness of the semiconductor substrate 2 (= about 350 μm)) and a width W4 of about 10 μm to about 20 μm. Form to have. The dividing groove 2h is an example of the “second dividing groove” in the present invention, and the width W4 is an example of the “second width” in the present invention.

その後、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する。このとき、スクライブ溝２ｇが分割されることにより、スクライブ面２ｃ（図１参照）が形成される。また、ダイシング溝２ｆが分割されることにより、切り欠き部２ｄ（図１参照）が形成される。また、分割溝２ｈが分割されることにより、切り欠き部２ｅ（図１参照）が形成される。 Thereafter, the semiconductor substrate 2 is divided (cleaved) along the scribe grooves 2g. At this time, a scribe surface 2c (see FIG. 1) is formed by dividing the scribe groove 2g. Further, the notch 2d (see FIG. 1) is formed by dividing the dicing groove 2f. Further, the notch 2e (see FIG. 1) is formed by dividing the dividing groove 2h.

以上のようにして、図１に示した本実施形態による発光ダイオードアレイ１が複数形成される。 As described above, a plurality of light emitting diode arrays 1 according to the present embodiment shown in FIG. 1 are formed.

本実施形態では、上記のように、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する工程と、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する工程とを設けることによって、半導体基板２の分割位置を、半導体基板２の主表面２ａ上に形成された半導体層３の素子パターン（図示せず）に精度良く合わせることができるので、加工精度を向上させることができる。 In the present embodiment, as described above, by providing the step of forming the scribe groove 2g on the main surface 2a side of the semiconductor substrate 2 and the step of dividing (cleaving) the semiconductor substrate 2 along the scribe groove 2g, Since the division position of the semiconductor substrate 2 can be accurately matched with the element pattern (not shown) of the semiconductor layer 3 formed on the main surface 2a of the semiconductor substrate 2, the processing accuracy can be improved.

また、本実施形態では、分割溝２ｈをレーザ加工により形成することによって、分割溝２ｈをダイシングブレードを用いて形成する場合に比べて、分割溝２ｈを形成する際に半導体基板２に加わる衝撃や振動を小さくすることができる。これにより、分割溝２ｈを深く形成することができるので、スクライブ溝２ｇと分割溝２ｈとの間の半導体基板２の厚みを小さくすることができる。ここで、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する場合、半導体基板２の厚みが小さい程、発光ダイオードアレイ１の端部に欠けやバリが発生するのを抑制することができる。これにより、発光ダイオードアレイ１の寸法精度（加工精度）を向上させることができる。また、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する場合、半導体基板２の厚みが小さい程、半導体基板２の主表面２ａに対して斜めに分割された場合に、横方向（Ａ方向）の位置ずれを小さくすることができる。これによっても、発光ダイオードアレイ１の寸法精度（加工精度）を向上させることができる。また、発光ダイオードアレイ１の端部にバリが発生するのを抑制することができるので、半導体基板２を分割（劈開）した後に、バリ除去用の溝を形成する必要がない。これにより、発光ダイオードアレイ１（分割後の半導体基板２）同士が接触して、発光ダイオードアレイ１が損傷するのを抑制することができる。 Further, in the present embodiment, by forming the dividing groove 2h by laser processing, compared with the case where the dividing groove 2h is formed using a dicing blade, the impact applied to the semiconductor substrate 2 when the dividing groove 2h is formed is reduced. Vibration can be reduced. Thereby, since the dividing groove 2h can be formed deeply, the thickness of the semiconductor substrate 2 between the scribe groove 2g and the dividing groove 2h can be reduced. Here, when the semiconductor substrate 2 is divided (cleaved) along the scribe grooves 2g, it is possible to suppress the occurrence of chipping or burrs at the end of the light emitting diode array 1 as the thickness of the semiconductor substrate 2 is reduced. . Thereby, the dimensional accuracy (processing accuracy) of the light emitting diode array 1 can be improved. Further, when the semiconductor substrate 2 is divided (cleaved) along the scribe grooves 2g, the smaller the thickness of the semiconductor substrate 2, the smaller the thickness of the semiconductor substrate 2 that is obliquely divided with respect to the main surface 2a of the semiconductor substrate 2 (A (Direction) can be reduced. Also by this, the dimensional accuracy (processing accuracy) of the light emitting diode array 1 can be improved. Moreover, since it is possible to suppress the occurrence of burrs at the end of the light emitting diode array 1, it is not necessary to form a groove for removing burrs after the semiconductor substrate 2 is divided (cleaved). Thereby, it can suppress that the light emitting diode array 1 (semiconductor substrate 2 after the division | segmentation) contacts, and the light emitting diode array 1 is damaged.

また、本実施形態では、ダイシング溝２ｆの幅Ｗ３（＝約１５０μｍ）よりも小さい幅Ｗ４（＝約１０μｍ〜約２０μｍ）を有する分割溝２ｈを形成することによって、分割溝２ｈと主表面２ａとの間に位置する半導体基板２の厚みの小さい部分の幅を小さくすることができる。これにより、半導体基板２の分割後において、発光ダイオードアレイ１の端部に位置する半導体基板２の厚みの小さい部分（切り欠き部２ｅが形成された部分）の幅（Ａ方向の長さ）Ｗ２（＝約５μｍ〜約１０μｍ）を小さくすることができるので、発光ダイオードアレイ１の端部に衝撃などが加わった場合に、発光ダイオードアレイ１の端部が欠けたり、その欠けたものによって発光ダイオードアレイ１の半導体層３などが損傷するのを抑制することができる。また、分割溝２ｈをレーザ加工により形成することによって、分割溝２ｈの幅Ｗ４を、容易に、十分に小さくすることができるので、分割溝２ｈと主表面２ａとの間に位置する半導体基板２の厚みの小さい部分の幅を、容易に、十分に小さくすることができる。これにより、発光ダイオードアレイ１の端部が欠けたり、その欠けたものによって発光ダイオードアレイ１の半導体層３などが損傷するのを、容易に、十分に抑制することができる。 In the present embodiment, the divided groove 2h and the main surface 2a are formed by forming the divided groove 2h having a width W4 (= about 10 μm to about 20 μm) smaller than the width W3 (= about 150 μm) of the dicing groove 2f. The width of the portion with a small thickness of the semiconductor substrate 2 located between the two can be reduced. Thus, after the semiconductor substrate 2 is divided, the width (the length in the A direction) W2 of the thin portion (the portion where the notch portion 2e is formed) of the semiconductor substrate 2 located at the end of the light emitting diode array 1 is formed. (= About 5 μm to about 10 μm) can be reduced, so that when an impact or the like is applied to the end of the light emitting diode array 1, the end of the light emitting diode array 1 is chipped or the light emitting diode Damage to the semiconductor layer 3 and the like of the array 1 can be suppressed. Further, by forming the dividing groove 2h by laser processing, the width W4 of the dividing groove 2h can be easily made sufficiently small, so that the semiconductor substrate 2 positioned between the dividing groove 2h and the main surface 2a. The width of the portion having a small thickness can be easily made sufficiently small. Thereby, it is possible to easily and sufficiently suppress the end portion of the light emitting diode array 1 from being damaged or the semiconductor layer 3 or the like of the light emitting diode array 1 from being damaged by the missing portion.

また、本実施形態では、半導体基板２の裏面２ｂ側に幅Ｗ３（＝約１５０μｍ）を有するダイシング溝２ｆを形成する工程と、ダイシング溝２ｆの内部に、幅Ｗ３よりも小さい幅Ｗ４（＝約１０μｍ〜約２０μｍ）を有する分割溝２ｈを形成する工程と、半導体基板２をスクライブ溝２ｇに沿って分割（劈開）する工程とを設けることによって、発光ダイオードアレイ１の端部の裏面２ｂ側に、ダイシング溝２ｆが分割されることにより形成される切り欠き部２ｄと、分割溝２ｈが分割されることにより形成される切り欠き部２ｅとを形成することができる。この切り欠き部２ｄは、切り欠き部２ｅよりも半導体基板２の内側に形成されるので、発光ダイオードアレイ１の裏面２ｂ側を、半田層１０を用いて製品基板２０などに実装する場合、切り欠き部２ｄに半田層１０の一部を収納させることができる。すなわち、切り欠き部２ｄを半田溜まりとして機能させることができる。これにより、半田層１０が発光ダイオードアレイ１の主表面２ａ側に這い上がるのを抑制することができる。 Further, in the present embodiment, a step of forming a dicing groove 2f having a width W3 (= about 150 μm) on the back surface 2b side of the semiconductor substrate 2, and a width W4 smaller than the width W3 (= about) inside the dicing groove 2f. 10 μm to about 20 μm) and a step of dividing (cleaving) the semiconductor substrate 2 along the scribe groove 2 g, thereby providing a rear surface 2 b side of the end portion of the light-emitting diode array 1. The notch 2d formed by dividing the dicing groove 2f and the notch 2e formed by dividing the dividing groove 2h can be formed. Since this notch 2d is formed inside the semiconductor substrate 2 relative to the notch 2e, when the back surface 2b side of the light emitting diode array 1 is mounted on the product substrate 20 or the like using the solder layer 10, the notch 2d is cut. A part of the solder layer 10 can be accommodated in the notch 2d. That is, the notch 2d can function as a solder pool. Thereby, it is possible to suppress the solder layer 10 from creeping toward the main surface 2 a side of the light emitting diode array 1.

また、本実施形態では、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する工程を、半導体基板２の裏面２ｂ側にダイシング溝２ｆを形成する工程の後で、かつ、ダイシング溝２ｆの内部に分割溝２ｈをレーザ加工により形成する工程の前に行うことによって、半導体基板２にスクライブ溝２ｇを形成する前に、ダイシング溝２ｆを形成することができるので、半導体基板２にスクライブ溝２ｇを形成した後にダイシング溝２ｆを形成する場合と異なり、ダイシングブレードを用いてダイシング溝２ｆを形成する際や、粘着シート３０および３１を貼り替える際に、半導体基板２に加わる衝撃や振動によりスクライブ溝２ｇに沿って半導体基板２が割れるのを抑制することができる。また、半導体基板２にスクライブ溝２ｇを形成する工程を、ダイシング溝２ｆの内部に分割溝２ｈを形成する工程の前に行うことによって、分割溝２ｈを形成した後にスクライブ溝２ｇを形成する場合と異なり、ダイヤモンドポイントなどを用いてスクライブ溝２ｇを形成する際や、粘着シート３１および３２を貼り替える際に、半導体基板２に加わる衝撃や振動により分割溝２ｈに沿って半導体基板２が割れるのを抑制することができる。 In this embodiment, the step of forming the scribe groove 2g on the main surface 2a side of the semiconductor substrate 2 is performed after the step of forming the dicing groove 2f on the back surface 2b side of the semiconductor substrate 2 and the dicing groove 2f. The dicing groove 2f can be formed before the scribe groove 2g is formed in the semiconductor substrate 2 by performing the dividing groove 2h inside the semiconductor substrate 2 by the laser processing, so that the scribe groove 2g is formed in the semiconductor substrate 2. Unlike the case of forming the dicing groove 2f after forming the diced groove 2f, the scribe groove is formed by impact or vibration applied to the semiconductor substrate 2 when the dicing groove 2f is formed using a dicing blade or when the adhesive sheets 30 and 31 are replaced. It is possible to prevent the semiconductor substrate 2 from breaking along 2 g. Further, the step of forming the scribe groove 2g in the semiconductor substrate 2 is performed before the step of forming the divided groove 2h inside the dicing groove 2f, thereby forming the scribe groove 2g after the formation of the divided groove 2h. In contrast, when the scribe groove 2g is formed using a diamond point or the like, or when the adhesive sheets 31 and 32 are replaced, the semiconductor substrate 2 is broken along the divided grooves 2h due to the impact or vibration applied to the semiconductor substrate 2. Can be suppressed.

また、本実施形態では、ダイシング溝２ｆの深さＤ１（＝約５０μｍ〜約１００μｍ）を、半導体基板２の厚み（＝約３５０μｍ）の１／３以下の大きさにすることによって、ダイシング溝２ｆが形成された部分の半導体基板２の厚みが小さくなるのを抑制することができる。これにより、半導体基板２の主表面２ａ側にスクライブ溝２ｇを形成する際や、粘着シート３０および３１を貼り替える際に、半導体基板２に加わる衝撃や振動により半導体基板２が割れるのを抑制することができる。 In the present embodiment, the depth D1 (= about 50 μm to about 100 μm) of the dicing groove 2f is set to 1/3 or less of the thickness (= about 350 μm) of the semiconductor substrate 2 to thereby reduce the dicing groove 2f. It can suppress that the thickness of the semiconductor substrate 2 of the part in which this was formed becomes small. Thereby, when the scribe groove 2g is formed on the main surface 2a side of the semiconductor substrate 2 or when the adhesive sheets 30 and 31 are replaced, the semiconductor substrate 2 is prevented from cracking due to impact or vibration applied to the semiconductor substrate 2. be able to.

また、本実施形態のように、高い加工精度（寸法精度）が必要な発光ダイオードアレイ１を製造する際に本発明を適用するのは、特に効果的である。 Further, it is particularly effective to apply the present invention when manufacturing the light emitting diode array 1 that requires high processing accuracy (dimensional accuracy) as in the present embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記実施形態では、発光ダイオードアレイからなる半導体素子に本発明を適用する例について示したが、本発明はこれに限らず、発光ダイオードアレイ以外の発光素子やその他の半導体素子にも適用可能である。 For example, in the above-described embodiment, an example in which the present invention is applied to a semiconductor element including a light-emitting diode array has been described. It is.

また、上記実施形態では、半導体基板の裏面側にダイシング溝を形成した後、半導体基板の主表面側にスクライブ溝を形成し、その後、半導体基板の裏面側に分割溝を形成した例について示したが、本発明はこれに限らず、半導体基板の裏面側にダイシング溝および分割溝を形成した後、半導体基板の主表面側にスクライブ溝を形成してもよいし、半導体基板の主表面側にスクライブ溝を形成した後、半導体基板の裏面側にダイシング溝および分割溝を形成してもよい。これらの場合、粘着シートを貼り替える工程を削減することができる。 Moreover, in the said embodiment, after forming the dicing groove | channel on the back surface side of a semiconductor substrate, it showed about the example which formed the scribe groove | channel on the main surface side of the semiconductor substrate, and then formed the division | segmentation groove | channel on the back surface side of the semiconductor substrate. However, the present invention is not limited to this, and after forming the dicing grooves and the dividing grooves on the back surface side of the semiconductor substrate, the scribe grooves may be formed on the main surface side of the semiconductor substrate, or on the main surface side of the semiconductor substrate. After forming the scribe groove, a dicing groove and a division groove may be formed on the back surface side of the semiconductor substrate. In these cases, the step of replacing the adhesive sheet can be reduced.

また、上記実施形態では、ダイシング溝の深さを半導体基板の厚みの１／３以下の大きさにした例について示したが、本発明はこれに限らず、ダイシング溝の深さを半導体基板の厚みの１／３よりも大きい深さにしてもよい。 In the above-described embodiment, the example in which the depth of the dicing groove is set to 1/3 or less of the thickness of the semiconductor substrate is shown. However, the present invention is not limited to this, and the depth of the dicing groove is The depth may be greater than 1/3 of the thickness.

本発明の一実施形態による発光ダイオードアレイ（半導体素子）の構造を示した断面図である。It is sectional drawing which showed the structure of the light emitting diode array (semiconductor element) by one Embodiment of this invention. 図１に示した発光ダイオードアレイが製品基板に搭載された状態を示した断面図である。It is sectional drawing which showed the state in which the light emitting diode array shown in FIG. 1 was mounted in the product board | substrate. 図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the light emitting diode array by one Embodiment shown in FIG. 図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the light emitting diode array by one Embodiment shown in FIG. 図１に示した一実施形態による発光ダイオードアレイの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the light emitting diode array by one Embodiment shown in FIG. 特許文献１に開示された半導体基板の分割方法を説明するための断面図である。10 is a cross-sectional view for explaining a method for dividing a semiconductor substrate disclosed in Patent Document 1. FIG. 特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor chip (semiconductor element) disclosed by patent document 2. FIG. 特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor chip (semiconductor element) disclosed by patent document 2. FIG. 特許文献２に開示された半導体チップ（半導体素子）の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor chip (semiconductor element) disclosed by patent document 2. FIG.

Explanation of symbols

１発光ダイオードアレイ（半導体素子）
２半導体基板（基板）
２ａ主表面
２ｂ裏面
２ｃスクライブ面（スクライブ部）
２ｄ切り欠き部（第１切り欠き部）
２ｅ切り欠き部（第２切り欠き部）
２ｆダイシング溝（第１分割溝）
２ｇスクライブ溝
２ｈ分割溝(第２分割溝)
Ｄ１深さ（第１分割溝の深さ）
Ｗ３幅（第１の幅）
Ｗ４幅（第２の幅） 1 Light-emitting diode array (semiconductor element)
2 Semiconductor substrate (substrate)
2a Main surface 2b Back surface 2c Scribe surface (scribe part)
2d cutout (first cutout)
2e Notch (second notch)
2f Dicing groove (first divided groove)
2g scribe groove 2h split groove (second split groove)
D1 depth (depth of the first dividing groove)
W3 width (first width)
W4 width (second width)

Claims

Forming a scribe groove on the main surface side of the substrate;
Forming a first divided groove having a first width on a back surface side of the substrate where the scribe groove is formed;
Forming a second divided groove having a second width smaller than the first width by laser processing inside the first divided groove formed on the back side of the substrate;
And a step of dividing the substrate along the scribe groove.

The step of forming the scribe groove on the main surface side of the substrate includes the step of forming the second divided groove inside the first divided groove after the step of forming the first divided groove on the back surface side of the substrate. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed before the step of forming by laser processing.

3. The method of manufacturing a semiconductor device according to claim 1, wherein a depth of the first division groove is 1/3 or less of a thickness of the substrate.

The semiconductor element manufacturing method according to claim 1, wherein the semiconductor element is a light emitting diode array.

A scribe portion formed on the main surface side of the end portion of the substrate;
A first notch formed on the back side of the end of the substrate;
A second cutout portion formed by laser processing on the main surface side portion outside the first cutout portion of the end portion of the substrate so as to be continuous with the first cutout portion; A semiconductor device comprising: