JPS6054813A - Dicing method - Google Patents

Dicing method

Info

Publication number
JPS6054813A
JPS6054813A JP58162217A JP16221783A JPS6054813A JP S6054813 A JPS6054813 A JP S6054813A JP 58162217 A JP58162217 A JP 58162217A JP 16221783 A JP16221783 A JP 16221783A JP S6054813 A JPS6054813 A JP S6054813A
Authority
JP
Japan
Prior art keywords
dicing
groove
chips
cut
blade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58162217A
Other languages
Japanese (ja)
Inventor
吉川 義隆
隆彦 村田
山口 和文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58162217A priority Critical patent/JPS6054813A/en
Publication of JPS6054813A publication Critical patent/JPS6054813A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、回路を形成した半導体基板を分割する際のダ
イシング法例間するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an example of a dicing method for dividing a semiconductor substrate on which a circuit is formed.

従来例の構成とその問題点 近年、事務機器、コンピュータの入力端末用として、各
種の密着型イメージセンサ−の開発が進められている。
2. Description of the Related Art Structures and Problems Therein, various contact type image sensors have been developed for use in office equipment and computer input terminals.

密着形イメージセンfは、等倍率−で読取るために、原
稿と同一サイズの長尺ラインセンサを必要とする。その
中でも、プロセス技術が確立し、信頼性にも優れている
シリコンI 、c、チップを複数個継ぎ合せて長尺化を
はかつて密着型イメージセンサ−を集塊して行こうとす
る動きがある。ところが、この場合I、C,チップの継
ぎ合せの誤差がその密着型イメージセンサ−の読取り精
度を制限するため、高精度の密着型イメージセンサ−を
実現するにはxic、チップの端面°(ダイシング時)
の状態が非常に重要となる。まだ高分解能になる程セン
サー間距離が狭くなるため、ダイシング時のマイクロク
ランク等による半導体回路への支障をきださないように
切断しなければならない。
The contact image sensor f requires a long line sensor of the same size as the original in order to read at the same magnification. Among them, the process technology has been established, and silicon I, C, which has excellent reliability.In the past, there was a movement to agglomerate contact-type image sensors by piecing together multiple chips and making them longer. be. However, in this case, errors in the joining of I, C, and chips limit the reading accuracy of the contact image sensor, so in order to realize a high-precision contact image sensor, Time)
condition is very important. However, as the resolution becomes higher, the distance between the sensors becomes narrower, so cutting must be done in a way that does not interfere with the semiconductor circuit due to micro-cranks during dicing.

従来、基板をチップ状に分割する際、ダイシングソーを
用いて数十〜数百ミクロン残して切断しく第1図A)、
何らかの方法で基板に力を加え、チップ状に分割するが
、基板の結晶性や、力の加え方によって切断されていな
い部分の端面が均一なものにならない(第1図B)。そ
のため、このようにして得られたチップを密着型イメー
ジセンサ−として直線に並べた場合第2図のようにチッ
プとチップの間隔がふぞろaになりそのtdj果、接続
面の両端のセンサの間隔がふぞろいになり高分解能高精
度の密着型イメージセンサ−が得られなかった。
Conventionally, when dividing a substrate into chips, a dicing saw was used to cut it leaving several tens to hundreds of microns.
Force is applied to the substrate in some way to divide it into chips, but the end faces of the uncut portions are not uniform due to the crystallinity of the substrate and the way the force is applied (Figure 1B). Therefore, when the chips obtained in this way are arranged in a straight line as a contact image sensor, the distance between the chips becomes irregular as shown in Fig. 2, and as a result, the sensors at both ends of the connection surface The spacing between the two images was uneven, making it impossible to obtain a high-resolution, high-precision contact image sensor.

まだ、ダイシング時のマイクロクラックガンに」二る影
響で、スクライブレーン近傍に素子をイける工・C・チ
ップの切断かできなかった。
Due to the influence of the micro-crack gun during dicing, I was not able to cut the chips near the scribe lane.

発明の目的 本発明の目的は、ダイシングソーを用いて回路を形成し
た半導体基板をチップ状に分割する工程においてマイク
ロクランク等忙よる半導体回路への支障をきたさないダ
イシング法を提供するコトである。
OBJECTS OF THE INVENTION An object of the present invention is to provide a dicing method that does not cause any trouble to the semiconductor circuits, such as microcranks, in the process of dividing a semiconductor substrate on which circuits are formed into chips using a dicing saw.

発明の構成 本発明のダイシング法は、回路を形成した半導体基板の
ごく表面に溝を入れる第1工程と、第1工程で得た溝幅
よりせまいブレード厚(薄い刃厚)のブレードを用いて
上記溝幅内に第1エセ11の溝深さより深い溝を入れる
第2の工程を有するものであり、これによりマイクロク
ラック等に量る半導体回路へ支障をきたさずにダイシン
グできるため、スクライブレーン近傍に素子を有する基
板の切断に有効となるものである。
Structure of the Invention The dicing method of the present invention includes a first step of forming a groove on the very surface of a semiconductor substrate on which a circuit is formed, and a blade having a narrower blade thickness than the groove width obtained in the first step. This method has a second step of making a groove deeper than the groove depth of the first cutter 11 within the above groove width, and this allows dicing without causing any trouble to the semiconductor circuit such as micro cracks. This is effective for cutting substrates that have elements on them.

実施例の説明 以下本発明の実施例について、図面を参照しながら説明
する。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第3図は本発明の実施例を示す図である。第3図人は、
第1工程のダイシングを終えた状態の断面図を示し、第
3図Bは、第2工程のダイシングを終えた状態の断面図
を示している。
FIG. 3 is a diagram showing an embodiment of the present invention. Figure 3: People are
A cross-sectional view is shown after the dicing in the first step, and FIG. 3B is a cross-sectional view after the dicing in the second step.

準備として、半導体回路を形成したシリコン基板31に
、接着シート32を貼りつける。接着シート32は、最
終的にシリコン基板31を完全に切断する/(めダイシ
ングソーのステージに傷をっけないようにするだめのも
のであり、本実施例では、ニット−電気工業製のニレノ
ブホルダー(商品名)を用いた。準備した上述のものを
ダイシングソー(ディスコ製)にセットし、プレーj・
’J’fJ、40μmのブレードを用いて半導体回路を
形成したシリコン基板31のごぐ表面(10〜30ミク
ロン)だけを切断し、半導体回路を形成したシリコン基
板に溝33を入れて第1工程のダイシングを終える。次
に、ブレード厚30μmのブレードVCJJ’Mりかえ
て、接着シート32の一部を切断するようにブレードを
セットし、第1工程のダイシングでイ!Iた溝の中心に
くるように位置合せを行なって第2工程のダイシングを
行ない、ウェハーを完全に切断する。34け第2工程の
ダイシングで召J k ?i/Jである。
In preparation, an adhesive sheet 32 is attached to a silicon substrate 31 on which a semiconductor circuit is formed. The adhesive sheet 32 is used to completely cut the silicon substrate 31 (in order to avoid damaging the stage of the dicing saw, and in this embodiment, the adhesive sheet 32 is made of elmwood made by Nit Denki Kogyo Co., Ltd.). I used a knob holder (product name).Set the above-prepared item on a dicing saw (manufactured by DISCO), and use a play j.
'J' fJ, the first step is to cut only the surface (10 to 30 microns) of the silicon substrate 31 on which the semiconductor circuit is formed using a 40 μm blade and make a groove 33 in the silicon substrate on which the semiconductor circuit is formed. Finish dicing. Next, replace the blade VCJJ'M with a blade thickness of 30 μm, set the blade so as to cut a part of the adhesive sheet 32, and perform the first dicing process! The wafer is aligned so that it is centered in the groove, and the second step of dicing is performed to completely cut the wafer. 34 pieces of dicing in the second process? It is i/J.

このようにして得られたICチップを接漸シートから取
りはずし、ICチップの回路4.!’ (イ1:をm1
!4べてみた。その結果第1工程のダイシングはごく表
面だけで行なっているため、I’Cチッン゛表j〃1の
カケが小さく(第4図人)切断面から10μmはなれて
形成されている回路へのB1はなく、jf會1(′な特
性のI、C,チップが得られた。
The IC chip thus obtained was removed from the contact sheet, and the IC chip circuit 4. ! ' (i1: m1
! I tried 4. As a result, since the dicing in the first step was performed only on the very surface, the chipping of the I'C chip was small (Figure 4), and the B1 chip on the circuit formed 10 μm away from the cut surface was small. Instead, an I, C, chip with the characteristics jf 1(' was obtained.

従来のダイシング法で切断した場合、1.C,チップ表
面のカケが大きく機械的な欠陥が多い(第4図B)。ま
た切断面から10μmはなれて形成されている回路の特
性は不安定であったり、特性が出なかったりしだ。
When cutting using the conventional dicing method, 1. C. There are large chips and many mechanical defects on the chip surface (Figure 4B). Furthermore, the characteristics of circuits formed 10 μm away from the cut surface may be unstable or may not exhibit any characteristics.

次に、本実施例で得たLC,チップを直線上に並べてみ
ると、IJ、チレプの端面は二度目のダイシングでフル
カプトしているため、統一された垂直な面が得られノお
り、チップ間1414の精度は非常に良く並べることが
できた(第5図)。
Next, when the LC and chips obtained in this example are arranged in a straight line, the end faces of the IJ and chip are fully capped during the second dicing, so a unified vertical surface cannot be obtained, and the chips The accuracy of the interval 1414 was very good (Fig. 5).

従来のダイシング法でダイシングしたr、c、チップを
直線上に並べた場合、チップ間b!、4のバラツキは5
8μmであった(ブレード厚26μm・切り残しfit
、100μmでダイシングした場合)が本火砲例で得た
IjE、チップを直線上に並べた場合のチップ間隔のバ
ラツキは10μm以下の8μmてあウ ノこ。
When r, c, and chips diced using the conventional dicing method are arranged in a straight line, the distance between the chips is b! , the variation of 4 is 5
8μm (blade thickness 26μm, uncut fit)
, when dicing at 100 μm) is the IjE obtained in this firearm example, and when the chips are arranged in a straight line, the variation in chip spacing is 8 μm or less, which is less than 10 μm.

次ニ、他の実施例について述べる。Next, other embodiments will be described.

回路を形成した半導体基板をグイシングツ−のステージ
にセットし、第6図に示すように、I、C。
The semiconductor substrate on which the circuit has been formed is set on the stage of the guiding tool, and as shown in FIG.

テソグに形成されているトランジスタ61や抵抗62の
来羊俤φ、戯ス々ライゴl/ −1iユっ吠イt’)’
z :jl :離αを10μm離し、40μm厚のブレ
ードを用いて第1工程のダイシングを基板表面から10
〜30μmの深さで切断し、溝を入れた。次に、ブレー
ド厚30μmのブレードに取りかえて、半導体基板を1
00μm残して切断できるようにブレードをセントし、
第1工程のダイシングで得た溝の中心にくるように位置
合せを行なって第2工程のダイシングを行なう。このよ
うにして得た半導体基板を力を加えてチップ化し、I、
C,チップの回路特性を調べた結果、回路への影響はな
く正常な特性を示した。
The effects of the transistor 61 and resistor 62 formed in the test circuit are very different from each other.
z: jl: The first step of dicing was performed using a 40 μm thick blade with a distance α of 10 μm from the substrate surface.
Cuts and grooves were made at a depth of ~30 μm. Next, replace the blade with a blade thickness of 30 μm, and remove the semiconductor substrate by 1.
Center the blade so that it can be cut leaving 00μm,
The second step of dicing is performed after alignment is performed so that the groove obtained in the first step of dicing is centered. The semiconductor substrate obtained in this way is made into a chip by applying force, and
C. As a result of examining the circuit characteristics of the chip, there was no effect on the circuit and it showed normal characteristics.

以上のように第1工程のダイシングで基板のごく表面を
切断することにより、1.Cj、チップの特性を損なう
ことなく切断することができる。これは回路が形成され
ている基板表面のエピタキシキル層に歪を与えずに切断
するようにしだものであり、少なくとも第1工程の切断
深さは」=記エピタキシャル層に第2工程の切断で歪を
力えない不1一度一まで切断する必要があり最低10μ
mの切断深さがいる。また30μmを越えると機械的な
カケが突発的に発生ずることがあるので、第1工程の切
断深さは10〜30μmが良い。
By cutting the very surface of the substrate in the first step of dicing as described above, 1. Cj, it can be cut without damaging the characteristics of the chip. This is to cut without straining the epitaxial layer on the surface of the substrate on which the circuit is formed, and at least the cutting depth in the first step is the same as that in the second step. If the distortion cannot be applied, it is necessary to cut it to the end at least 10μ.
The cutting depth is m. Further, if the cutting depth exceeds 30 .mu.m, mechanical chips may suddenly occur, so the cutting depth in the first step is preferably 10 to 30 .mu.m.

なお、本実施例では、第1工程の切断深さを、完全に切
断した場合と、11001i残して切断した場合を記し
たが、第2工程の切断深さは、第1工程の切断深さより
深ければすべて良く、目的に応じて切断深さをかえてよ
い。また、ブレード厚についても、第1工程で用いたブ
レード厚より薄いブレード厚を用いて第2工程の切断を
行なうものであれば、実施例で用いたブレード厚以外の
組合せでも良いことは明らかである。
In addition, in this example, the cutting depth in the first step was described as a case where the cutting was completed completely and a case where the cutting was performed with 11001i left, but the cutting depth in the second step was greater than the cutting depth in the first step. Any depth is fine, and the cutting depth can be changed depending on the purpose. Furthermore, regarding the blade thickness, it is clear that combinations other than those used in the examples may be used as long as the blade thickness used in the first step is thinner than the blade thickness used in the first step to perform the cutting in the second step. be.

発明の効果 以」二の説明から明らかなように、本発明のダイシング
法は、回路を形成した半導体基板のごく表面に溝を入れ
る第1工程と、第1工程で得た溝幅よりぜ寸いブレード
jt(薄い刃)のブレードを用いて上記溝幅内に第1工
程の溝深さより深い溝を入れるもので、ダイシング法に
」:るマイクロクラック等でICチップの特性に支障を
きたすという問題が解決でき、スクライプレーン近傍に
素子を有する基板の切断に有効である。
As is clear from the explanation in Section 2 of ``Effects of the Invention'', the dicing method of the present invention includes a first step of forming a groove on the very surface of a semiconductor substrate on which a circuit is formed, and a width that is larger than the width of the groove obtained in the first step. This method uses a thin blade (thin blade) to cut a groove deeper than the groove depth in the first step within the groove width, and is said to cause microcracks, etc. that occur in the dicing method, which may impede the characteristics of the IC chip. This problem can be solved and it is effective for cutting substrates that have elements near the scribe plane.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図人は、従来のダイシング法で切断した基板の断面
図、第1図Bは第1図人の基板をチップ化した断面図、
第2図は従来のダイシング法でチップ化したものを並べ
た断面図、第3図人は本発明による第1工程のダイシン
グを終えた断面図、第3図Bは第2工程のダイシングを
終えた断面図、第4図人は、本発明のダイシングを終え
た基板表面を示す図、第4図Bは、従来のダイシング法
で切断した基板表面を示す図、第5図は本発明によるダ
イシング法で切断したチップを並べた断面図、第6図は
、本発明によるダイシング法ミで1ジノ断し/・二基板
表面状態を示す図である。 11.31・・・・・半導体基板、12・・・・・・r
、cチップ、32・・−・・・接着シート、33・・−
・・第1工程のダイシングで切断した溝、34・−・・
・第2工程のダイシングで切断した溝、61・・・・・
・トランジスタ、62・・・・・抵抗、63・・・・・
・スクライブレーン、64・・・・・第1工程のブレー
ド幅、66・・・・第2工程のブレード幅。 代理人の氏名 弁理士 中 尾 敏 男 11か1名第
1図 第2図 第4図 (ハ) (B) 第5図 第6図 3
Figure 1 is a cross-sectional view of a board cut by the conventional dicing method, Figure 1B is a cross-sectional view of the board in Figure 1 made into a chip,
Figure 2 is a cross-sectional view of chips made into chips using the conventional dicing method, Figure 3 is a cross-sectional view after the first step of dicing according to the present invention has been completed, and Figure 3B is a cross-sectional view after the second step of dicing has been completed. Figure 4 is a diagram showing the surface of the substrate after dicing according to the present invention; Figure 4B is a diagram showing the surface of the substrate cut by the conventional dicing method; Figure 5 is a diagram showing the surface of the substrate after dicing according to the present invention. FIG. 6 is a cross-sectional view of the chips cut by the dicing method, and is a diagram showing the surface condition of one die/two substrates cut by the dicing method according to the present invention. 11.31...semiconductor substrate, 12...r
, c chip, 32...adhesive sheet, 33...-
・・Groove cut by dicing in the first step, 34・−・・
・Groove cut in the second step of dicing, 61...
・Transistor, 62... Resistor, 63...
-Scribe lane, 64...Blade width for the first process, 66...Blade width for the second process. Name of agent Patent attorney Toshi Nakao 11 or 1 person Figure 1 Figure 2 Figure 4 (c) (B) Figure 5 Figure 6 Figure 3

Claims (2)

【特許請求の範囲】[Claims] (1) 回路を形成した半導体基板のごく表面に溝を入
れる第1の工程と、前記第1の工程でイ(tた溝の幅よ
りせまい厚みのブレードを用いて上記溝幅内に第1工程
の溝深さより深く切断するエセーとを有することを特徴
とするダイシング法。
(1) A first step of forming a groove on the very surface of a semiconductor substrate on which a circuit has been formed, and a first step of forming a first groove within the groove width using a blade having a thickness narrower than the width of the groove in the first step. A dicing method characterized by having a cutting edge that cuts deeper than the groove depth of the process.
(2)第1工程の溝深ざを基板の表面から10〜30μ
+JCなるようにすることを特徴とする特許請求の範囲
第1項記載のダイシング法。
(2) The groove depth in the first step is 10 to 30μ from the surface of the substrate.
The dicing method according to claim 1, characterized in that the dicing method is made such that +JC.
JP58162217A 1983-09-02 1983-09-02 Dicing method Pending JPS6054813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58162217A JPS6054813A (en) 1983-09-02 1983-09-02 Dicing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58162217A JPS6054813A (en) 1983-09-02 1983-09-02 Dicing method

Publications (1)

Publication Number Publication Date
JPS6054813A true JPS6054813A (en) 1985-03-29

Family

ID=15750188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58162217A Pending JPS6054813A (en) 1983-09-02 1983-09-02 Dicing method

Country Status (1)

Country Link
JP (1) JPS6054813A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211611A (en) * 1985-07-10 1987-01-20 ロ−ム株式会社 Manufacture of semiconductor pellet
JPS63169216A (en) * 1986-12-31 1988-07-13 Shiyouda Shoji Kk Cutting method of printedboard

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211611A (en) * 1985-07-10 1987-01-20 ロ−ム株式会社 Manufacture of semiconductor pellet
JPS63169216A (en) * 1986-12-31 1988-07-13 Shiyouda Shoji Kk Cutting method of printedboard

Similar Documents

Publication Publication Date Title
US4961821A (en) Ode through holes and butt edges without edge dicing
KR960005047B1 (en) Method for dicing compound semiconductor wafer
JPS62145881A (en) Semiconductor device and manufacture thereof
US5128282A (en) Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
JPS6127631A (en) Semiconductor device
US5060043A (en) Semiconductor wafer with notches
US8415233B2 (en) Wafer processing
US6368943B1 (en) Semiconductor method of manufacture
JPS6054813A (en) Dicing method
JP3338360B2 (en) Gallium nitride based semiconductor wafer manufacturing method
DE102020204895A1 (en) MANUFACTURING METHOD FOR CHIPS
US6389680B1 (en) Method of manufacturing electronic component
JPH01186646A (en) Dicing method
JPS62108007A (en) Method of dividing semiconductor board
JPH05285935A (en) Dividing method for semiconductor base
JPS61149316A (en) Method of cutting pressure sensor wafer
JPH06204336A (en) Dividing method of semiconductor substrate
JP2768853B2 (en) Method of cutting liquid crystal display device using plastic substrate
JP3457823B2 (en) Optical transmission module substrate, method of manufacturing the same, and optical transmission module
JPS6167243A (en) Dicing method
JPH02305207A (en) Manufacture of surface acoustic wave element
JP2002075918A (en) Manufacturing methods of ceramic substrate and semiconductor device
JP2589417B2 (en) Processing method of small parts using dicing saw
JPH05285937A (en) Dividing method for semiconductor base
JPH10223571A (en) Manufacture of semiconductor device