JPS63237431A - 多チツプ同時測定用マ−キング装置 - Google Patents
多チツプ同時測定用マ−キング装置Info
- Publication number
- JPS63237431A JPS63237431A JP62072869A JP7286987A JPS63237431A JP S63237431 A JPS63237431 A JP S63237431A JP 62072869 A JP62072869 A JP 62072869A JP 7286987 A JP7286987 A JP 7286987A JP S63237431 A JPS63237431 A JP S63237431A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- defective
- marker
- head
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 17
- 238000012360 testing method Methods 0.000 claims abstract description 31
- 230000002950 deficient Effects 0.000 claims abstract description 28
- 239000003550 marker Substances 0.000 claims abstract description 22
- 239000013307 optical fiber Substances 0.000 abstract description 2
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000007664 blowing Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ウェーハ内に製造された集積回路の機能及び
特性の試験により不良と判断された集積回路をマーキン
グするマーキング装置に関し、特に複数個の集積回路を
同時に試験した際のマーキングを１台のマーカーで行な
う多チップ同時測定用マーキング装置に関する。
特性の試験により不良と判断された集積回路をマーキン
グするマーキング装置に関し、特に複数個の集積回路を
同時に試験した際のマーキングを１台のマーカーで行な
う多チップ同時測定用マーキング装置に関する。
従来、ウェーハ内に製造された集積回路（以下、チップ
と記す）を複数個同時に試験し、不良品をマーキングす
るためには、同時測定するチップの数たけマーキングす
る機構（以下、マーカーと記す）を設置し、マーカーと
チップを１対１に対応させてマーカーを動作させ、不良
品をマーキングするシステムとなっていた。
と記す）を複数個同時に試験し、不良品をマーキングす
るためには、同時測定するチップの数たけマーキングす
る機構（以下、マーカーと記す）を設置し、マーカーと
チップを１対１に対応させてマーカーを動作させ、不良
品をマーキングするシステムとなっていた。
上述した従来の多チップ同時測定のシステムでは、同時
測定を行なうチップ数が増えるとその数だけマーカー３
増やす必要があるため、マーカーを設置するスペースも
、その分余計に必要となる欠点がある。この欠点は多チ
ップ同時測定の進展の１つの障害となっていた。
測定を行なうチップ数が増えるとその数だけマーカー３
増やす必要があるため、マーカーを設置するスペースも
、その分余計に必要となる欠点がある。この欠点は多チ
ップ同時測定の進展の１つの障害となっていた。
上述した従来の多チップ同時測定用のマーキングシステ
ムに対し、本゛発明は同時に測定されるチップとマーカ
ーを１対１に対応させることをやめ、多チップ同時測定
の判定結果を保持する記憶装置を持ち、不良となったチ
ップの位置を計算し、ウェーハを乗せたステージを移動
させて不良となったチップをマーカーと対応するように
位置決めし、又は、マーカーを不良となったチップの位
置へ移動させる制御用のコントローラを有し、１つのマ
ーカーで多チップ同時測定のマーキングを行なうという
独創的内容を有する。
ムに対し、本゛発明は同時に測定されるチップとマーカ
ーを１対１に対応させることをやめ、多チップ同時測定
の判定結果を保持する記憶装置を持ち、不良となったチ
ップの位置を計算し、ウェーハを乗せたステージを移動
させて不良となったチップをマーカーと対応するように
位置決めし、又は、マーカーを不良となったチップの位
置へ移動させる制御用のコントローラを有し、１つのマ
ーカーで多チップ同時測定のマーキングを行なうという
独創的内容を有する。
本発明の同時測定用マーキング装置は、ウェーハを載置
するステージと、前記ウェーハ上に製造された集積回路
を複数個同時に試験する試験装置と、前記集積回路のう
ちのヘッドに対応する位置のものにマーキングするマー
カーと、前記試験装置の試験結果を記憶する記憶装置と
、この記憶装置からの情報を受け前記集積回路のうちの
前記試験装置により不良と判定された不良集積回路の前
記ウェーハ上の位置を求め前記ステージまたは前記ヘッ
ドを移動させて前記ヘッドが前記不良集積回路に対応す
るようにしてマーキングさせるコントローラとを含んで
構成される。
するステージと、前記ウェーハ上に製造された集積回路
を複数個同時に試験する試験装置と、前記集積回路のう
ちのヘッドに対応する位置のものにマーキングするマー
カーと、前記試験装置の試験結果を記憶する記憶装置と
、この記憶装置からの情報を受け前記集積回路のうちの
前記試験装置により不良と判定された不良集積回路の前
記ウェーハ上の位置を求め前記ステージまたは前記ヘッ
ドを移動させて前記ヘッドが前記不良集積回路に対応す
るようにしてマーキングさせるコントローラとを含んで
構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構成ブロック図である
。本実施例において、マーカー７はレーザからなり、レ
ーザ７からのレーザ光は光ファイバを介してヘッド１０
からウェーハ６上に照射され、照射位置のチップはレー
ザ光により破壊される。試験装置４はウェーハ６上の複
数個のチップを同時に測定する。試験装置４からの試験
結果をコノトローラ１を介して記憶装置２に記憶する。
。本実施例において、マーカー７はレーザからなり、レ
ーザ７からのレーザ光は光ファイバを介してヘッド１０
からウェーハ６上に照射され、照射位置のチップはレー
ザ光により破壊される。試験装置４はウェーハ６上の複
数個のチップを同時に測定する。試験装置４からの試験
結果をコノトローラ１を介して記憶装置２に記憶する。
試験終了後コントローラ１でブロービング装置３０ウエ
ーハ６を乗せたステージであるチャックトップ５の移動
、位置決めを制御し、ウェーハ６内の不良チップをヘッ
ド１０の照射位置に合わせ、マーカー７によりこの不良
チップを破壊する。
ーハ６を乗せたステージであるチャックトップ５の移動
、位置決めを制御し、ウェーハ６内の不良チップをヘッ
ド１０の照射位置に合わせ、マーカー７によりこの不良
チップを破壊する。
第２図に第１図のシステムの動作を４チップ同時測定を
例にとってフローチャートで示す。装置始動のウェーハ
スタート（ステップＳ２＞の前にあらかじめ各被測定チ
ップ（以下、ＤＵＴと記す）の位置関係をセットしくス
テップＳ１）、最初の４チップを測定位置に移動させ（
ステップＳ３）、スタートの４チップから同時測定（ス
テップＳ４）を開始する。テスト終了後、判定結果を第
１図に示す試験装置４よりコントローラ１を介して取り
込み、記憶装置２に記憶する（ステップＳ５）。試験結
果４チップすべてについて良品の場合はくステップＳ６
）、次の４チップに移動しくステップ５２２） 、試験
をスタート（ステップＳ４）するが、不良品がある場合
はまず記憶装置２よりコントローラ１が不良チップの位
置の取り込みを行なう（ステップＳ７）。
例にとってフローチャートで示す。装置始動のウェーハ
スタート（ステップＳ２＞の前にあらかじめ各被測定チ
ップ（以下、ＤＵＴと記す）の位置関係をセットしくス
テップＳ１）、最初の４チップを測定位置に移動させ（
ステップＳ３）、スタートの４チップから同時測定（ス
テップＳ４）を開始する。テスト終了後、判定結果を第
１図に示す試験装置４よりコントローラ１を介して取り
込み、記憶装置２に記憶する（ステップＳ５）。試験結
果４チップすべてについて良品の場合はくステップＳ６
）、次の４チップに移動しくステップ５２２） 、試験
をスタート（ステップＳ４）するが、不良品がある場合
はまず記憶装置２よりコントローラ１が不良チップの位
置の取り込みを行なう（ステップＳ７）。
次に、コントローラ１においてＤＵＴＩ （同時測定の
４チップをそれぞれＤＵＴＩ〜Ｄ ＵＴ４と記す）から
良否の判定結果を判断し、不良の場合（ステップＳ８）
、コントローラ１がブロービング装置３のチャックトッ
プ５を制御し、マーカー７のヘッド１０の照射位置へＤ
ＵＴＩを移動させ（ステップＳ９）、マーカー７により
ＤＵＴｌを破壊する（ステップ５ＩＯ）。ＤＵＴ２から
ＤＵＴ４も同様のシーケンスを取り（ステップＳＬ１〜
ステップ５１９）、不良ＤＵＴの破壊を行なう。次に、
ウェーハ内の全チップを測定し終っている場合はくステ
ップ２０）、次のウェーハのローディングを行ない（ス
テップ５２１）、まだ未測定のチップがある場合は（ス
テップ２０）、次の４チップへ移動しくステップ２３）
、試験をスタートする（ステップＳ４）。
４チップをそれぞれＤＵＴＩ〜Ｄ ＵＴ４と記す）から
良否の判定結果を判断し、不良の場合（ステップＳ８）
、コントローラ１がブロービング装置３のチャックトッ
プ５を制御し、マーカー７のヘッド１０の照射位置へＤ
ＵＴＩを移動させ（ステップＳ９）、マーカー７により
ＤＵＴｌを破壊する（ステップ５ＩＯ）。ＤＵＴ２から
ＤＵＴ４も同様のシーケンスを取り（ステップＳＬ１〜
ステップ５１９）、不良ＤＵＴの破壊を行なう。次に、
ウェーハ内の全チップを測定し終っている場合はくステ
ップ２０）、次のウェーハのローディングを行ない（ス
テップ５２１）、まだ未測定のチップがある場合は（ス
テップ２０）、次の４チップへ移動しくステップ２３）
、試験をスタートする（ステップＳ４）。
第２図では４チップ同時測定を例に取って、第１図のシ
ステムの動作をフローチャートで示しているが、本シス
テムは、４チップだけでなく、他の数のチップの複数チ
ップの同時測定に適用可能である。
ステムの動作をフローチャートで示しているが、本シス
テムは、４チップだけでなく、他の数のチップの複数チ
ップの同時測定に適用可能である。
第３図は本発明の池の実施例を示す構成プロッり図であ
る。
る。
第３図では、第１図に示す実施例にヘッド１０の位置、
角度を自動的にかえられるスキャン部８が加わっている
。試験装置４から試験結果をコントローラ１を介して、
記憶装置２に記憶された結果を基に、コントローラ１で
不良となったチップの位置を計算し、スキャン部８によ
りヘッド１０の位置、角度をレーザ光の照射位置が不良
となったチップの位置になるように制御し、不良チップ
を破壊するものである。
角度を自動的にかえられるスキャン部８が加わっている
。試験装置４から試験結果をコントローラ１を介して、
記憶装置２に記憶された結果を基に、コントローラ１で
不良となったチップの位置を計算し、スキャン部８によ
りヘッド１０の位置、角度をレーザ光の照射位置が不良
となったチップの位置になるように制御し、不良チップ
を破壊するものである。
なお、上述の実施例では、マーカー７としてレーザの場
合を説明したが、本発明は、インクを用いるマーカーや
ダイヤモンド針でスクラッチを行うマーカーにも３屯用
できる。
合を説明したが、本発明は、インクを用いるマーカーや
ダイヤモンド針でスクラッチを行うマーカーにも３屯用
できる。
以上説明したように本発明は、ウェーハを載置するステ
ージ等を移動させて不良の集積回路のマーキングをマー
カー１台で行なうことが可能となることにより、多チッ
プ同時測定の１つの問題であったマーカーのセットする
スペースが増えないため、多チップ同時ａ［１１定の促
進も容易にできる効果かある。又、ヂらチップ′同時測
定に伴なうマーカーの増加がなくなるため、設（Ｊｉ投
資が低減できる。
ージ等を移動させて不良の集積回路のマーキングをマー
カー１台で行なうことが可能となることにより、多チッ
プ同時測定の１つの問題であったマーカーのセットする
スペースが増えないため、多チップ同時ａ［１１定の促
進も容易にできる効果かある。又、ヂらチップ′同時測
定に伴なうマーカーの増加がなくなるため、設（Ｊｉ投
資が低減できる。
図面の節、！ｉｉな説明
第１図および第２図はそれぞれ本発明の一実施例のブロ
ック図および動作を示すフローチャー１− 、第３図は
本発明の第２の実施例のブロック図である。
ック図および動作を示すフローチャー１− 、第３図は
本発明の第２の実施例のブロック図である。
１・・・制御用コントローラ、２・・・３ａ憶装置、３
・・・ブロービング装置、４・・・試験装置、５・・・
チャックトップ、６・・・Ｔンエーハ、７・・・マーカ
ー、８・・・マ−図面の浄書（内容に変更なし） 第２図 （ｂ） 手続補正書（方帽 ６２．７．２８
・・・ブロービング装置、４・・・試験装置、５・・・
チャックトップ、６・・・Ｔンエーハ、７・・・マーカ
ー、８・・・マ−図面の浄書（内容に変更なし） 第２図 （ｂ） 手続補正書（方帽 ６２．７．２８
Claims (1)
- ウェーハを載置するステージと、前記ウェーハ上に製
造された集積回路を複数個同時に試験する試験装置と、
前記集積回路のうちのヘッドに対応する位置のものにマ
ーキングするマーカーと、前記試験装置の試験結果を記
憶する記憶装置と、この記憶装置からの情報を受け前記
集積回路のうちの前記試験装置により不良と判定された
不良集積回路の前記ウェーハ上の位置を求め前記ステー
ジまたは前記ヘッドを移動させて前記ヘッドが前記不良
集積回路に対応するようにしてマーキングさせるコント
ローラとを含むことを特徴とする多チップ同時測定用マ
ーキング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072869A JPH0715921B2 (ja) | 1987-03-25 | 1987-03-25 | 多チツプ同時測定用マ−キング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072869A JPH0715921B2 (ja) | 1987-03-25 | 1987-03-25 | 多チツプ同時測定用マ−キング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237431A true JPS63237431A (ja) | 1988-10-03 |
| JPH0715921B2 JPH0715921B2 (ja) | 1995-02-22 |
Family
ID=13501758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62072869A Expired - Fee Related JPH0715921B2 (ja) | 1987-03-25 | 1987-03-25 | 多チツプ同時測定用マ−キング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715921B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10108924A1 (de) * | 2001-02-23 | 2002-09-05 | Infineon Technologies Ag | Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen |
| US6559409B1 (en) * | 1994-12-09 | 2003-05-06 | Sgs-Thomson Microelectronics S.A. | Method for marking integrated circuits with a laser |
| JP2009038329A (ja) * | 2007-07-31 | 2009-02-19 | King Yuan Electronics Co Ltd | ウエハーのマーキング方法、次品ダイスのマーキング方法、ウエハーの位置決め方法及びウエハー検査機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049643A (ja) * | 1983-08-29 | 1985-03-18 | Tokyo Seimitsu Co Ltd | ウエハ検査装置 |
-
1987
- 1987-03-25 JP JP62072869A patent/JPH0715921B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049643A (ja) * | 1983-08-29 | 1985-03-18 | Tokyo Seimitsu Co Ltd | ウエハ検査装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559409B1 (en) * | 1994-12-09 | 2003-05-06 | Sgs-Thomson Microelectronics S.A. | Method for marking integrated circuits with a laser |
| DE10108924A1 (de) * | 2001-02-23 | 2002-09-05 | Infineon Technologies Ag | Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen |
| EP1235269A3 (de) * | 2001-02-23 | 2005-04-13 | Infineon Technologies AG | Wafer-Test- und Markierverfahren für Halbleiterbausteine mit Schmelzstrukturen |
| JP2009038329A (ja) * | 2007-07-31 | 2009-02-19 | King Yuan Electronics Co Ltd | ウエハーのマーキング方法、次品ダイスのマーキング方法、ウエハーの位置決め方法及びウエハー検査機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715921B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943767A (en) | Automatic wafer position aligning method for wafer prober | |
| JPH07297242A (ja) | プローブ方法及びその装置 | |
| JPS63237431A (ja) | 多チツプ同時測定用マ−キング装置 | |
| US5936420A (en) | Semiconductor inspecting apparatus | |
| JPS6351651A (ja) | ウエハプロ−バのウエハ自動位置合わせ方法 | |
| JPH067561B2 (ja) | 半導体ウエハチツプの位置合わせ方法 | |
| JPS6216018B2 (ja) | ||
| JP2006318965A (ja) | 半導体デバイスの検査方法および半導体デバイス検査装置 | |
| JPS6184029A (ja) | 半導体検査装置 | |
| JP2694462B2 (ja) | 半導体ウェーハチップの位置合わせ方法 | |
| JPS5857780A (ja) | プリント基板の検査方法とその装置 | |
| JPS6399541A (ja) | 半導体ウエハプロ−バ装置 | |
| JPS5832428A (ja) | 半導体ペレツトの測定システム | |
| JPS62281438A (ja) | 集積回路の製造方法 | |
| JPS61270841A (ja) | 半導体ウエハの検査装置 | |
| KR100465760B1 (ko) | 반도체 웨이퍼 테스트 시스템 및 방법 | |
| JPS614968A (ja) | プロ−ブ装置及びプロ−ブカ−ド | |
| JPS62136020A (ja) | アライメント方法 | |
| JPS61124146A (ja) | 光デバイスのテスト方法 | |
| JPH09306827A (ja) | 露光装置 | |
| JPS63244638A (ja) | ウエハ−プロ−ビング装置 | |
| JPH025543A (ja) | Ｉｃウエハ試験用自動プローバ | |
| JP2002184819A (ja) | ウェハテスト装置およびウェハテスト方法 | |
| JPS6490527A (en) | Manufacture of semiconductor device | |
| JPS6115340A (ja) | ウエハプロ−バ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |