JPS6323712B2 - - Google Patents
Info
- Publication number
- JPS6323712B2 JPS6323712B2 JP58197024A JP19702483A JPS6323712B2 JP S6323712 B2 JPS6323712 B2 JP S6323712B2 JP 58197024 A JP58197024 A JP 58197024A JP 19702483 A JP19702483 A JP 19702483A JP S6323712 B2 JPS6323712 B2 JP S6323712B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- pulse
- frequency divider
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、テレビ受像機、キヤラクタデイスプ
レイ等の映像機器に最適な偏向回路に係り、特に
垂直トリガパルスの入力タイミングに関係なく一
定幅の垂直駆動パルスを得ることができるカウン
トダウン方式の同回路に関する。 (ロ) 従来例 第１図は、カウントダウン方式を用いた偏向回
路を示す回路図で、同期分離回路１の入力端子２
に印加される複合映像信号は、同期分離回路１で
同期分離され、同期分離された水平同期信号が
AFC回路３に印加される。水平偏向及び高圧発
生回路６には、電圧制御発振器４の発振出力信号
を第１の分周器５で分周した信号が得られ、前記
信号に応じた出力信号が水平偏向及び高圧発生回
路６からAFC回路３に印加される。その為、前
記水平同期信号と前記水平偏向及び高圧発生回路
６の出力信号との位相比較がAFC回路３で行な
われ、その位相差に応じて電圧制御発振器４の発
振周波数が制御される。従つて、水平偏向及び高
圧発生回路６の水平出力端子７及び高圧端子８に
はそれぞれ到来する前記水平同期信号に同期した
水平同期信号及び高圧出力が導出される。 一方前記電圧制御発振器４の出力の32fHなる周
波数の信号（fHは水平周波数）を第１の分周器５
にて32分周したfHなる信号は第２の分周器９に加
えられる。第２の分周器９の第１の出力端子１０
は垂直偏向回路１１に接続され第２の出力端子１
２はＲ−Ｓフリツプフロツプ１３のＳ端子に、第
３の出力端子１４はORゲート１５の一方の入力
端に接続され、ANDゲート１６の入力端には、
前記同期分離回路１の出力端子と前記Ｒ−Ｓフリ
ツプフロツプ１３のＱ出力端子が接続され、
ANDゲート１６の出力端子は、前記ORゲート１
５の入力端子に接続され、その出力端子は前記第
２の分周器９及びＲ−Ｓフリツプフロツプ１３の
リセツト端子Ｒに接続されている。 ここでNTSC方式の場合について説明すると、
前記電圧制御発振器４の発振周波数を503.5KHz
に選ぶと、第１の分周器５の出力fHは15.734KHz
になり、第２の分周器９の入力端子に該15.734K
Hzなる信号がクロツク信号として加わる。第２の
分周器９の第１の出力端子１０からは垂直駆動パ
ルスが、第２の出力端子１２からはfH／232＝67
Hzなるパルスが、第３の出力端子１４からはfH
296＝53Hzなるパルスが導出され、前記53Hzはフ
リーラン周波数であり、同期分離回路１からの垂
直トリガパルスがANDゲート１６に加わらない
場合は、ANDゲート１６は閉じ、ORゲート１５
を介して前記53Hzのパルスが第２の分周器９及び
Ｒ−Ｓフリツプフロツプ１３に印加され、前記第
２分周器９は前記53Hzのパルスによつてリセツト
を繰り返えす。従つて、前記第２分周器９の第１
の出力端子１０からは前記53Hzのパルスが垂直駆
動パルスとして垂直偏向回路１１に印加される。 次に第１図における同期分離回路１から複合映
像信号より同期分離された垂直トリガパルスが60
Hzなる周波数にて第２図イに示すようにANDゲ
ート１６に加わつたとする。 この状態では、第２の出力端子１２からの67Hz
のパルスに応じてＲ−Ｓフリツプフロツプ１３
は、すでにセツトされており、そのＱ出力はハイ
レベルとなつてANDゲート１６の一方の入力に
印加されている。その為、前記垂直トリガパルス
がANDゲート１６に印加されると、前記垂直ト
リガパルスの立上りのタイミングによつてリセツ
トパルスがORゲート１５を介して第２分周器９
及びＲ−Ｓフリツプフロツプ１３に印加される。
前記リセツトパルスがＲ−Ｓフリツプフロツプ１
３に印加されると、Ｒ−Ｓフリツプフロツプ１３
は反転し、そのＱ出力はローレベルとなりAND
ゲート１６の出力信号はローレベルとなる。従つ
て、前記リセツトパルスは、第２図ロの如く短い
パルス幅T1を有し、正極性で現われる。 そこで第１の分周器５の出力（fH）なるクロツ
クパルスが第２図ハに示す位相で、前記第２の分
周器９に加わると、第１の出力端子１０に現われ
る垂直駆動パルス（第２図ニ）のパルス幅Ｔは Ｔ＝T2＋ｎ／fH ……(1) 〔ただし、ｎは垂直駆動パルス期間中の前記クロ
ツクパルスの数〕 となる。 又前記第２図ハとは異なる位相、即ち例えば第
２図ホに示す位相でクロツクパルス（fH）が第２
の分周器９に加わると、第２図ヘに示すように垂
直駆動パルスのパルス幅T′は T′＝T3＋ｎ／fH ……(2) となる。 前式(1)(2)においてT2＜T3であるからT′＞Ｔ
（ΔT＝T3−T2）となつて、垂直トリガパルスの
立上りに対して、クロツクパルス（fH）の位相が
異なると、垂直駆動パルスのパルス幅が相違して
しまい、従つて該垂直駆動パルスの幅を一定とす
ることができない。 (ハ) 発明の目的 本発明は、前記欠点を除き、垂直駆動パルスの
パルス幅を一定にし得る新規な偏向回路を提供す
るものである。 (ニ) 発明の構成 本発明は、上述の点に鑑み成されたもので、同
期分離回路からの水平同期信号に同期したｎ・fH
の発振出力信号を発生する電圧制御発振器と、該
電圧制御発振器の発振出力信号を２／ｎ分周する
第１の分周器と、該第１の分周器の出力信号を
１／２分周するＴフリツプフロツプと、前記第１
の分周器の分周出力信号がクロツク信号として印
加されるＤフリツプフロツプと、前記Ｔフリツプ
フロツプの分周出力信号を分周し、垂直駆動パル
スを発生する第２の分周器と、外部からの垂直ト
リガパルスをゲートする為の分周出力信号が前記
第２の分周器よりセツト入力に印加されるＲ−Ｓ
フリツプフロツプと、該Ｒ−Ｓフリツプフロツプ
の出力信号と外部からの垂直トリガパルスとが印
加され、その出力信号を前記Ｄフリツプフロツプ
のＤ入力に印加するゲート回路とを備える点を特
徴とする。 (ホ) 実施例 図面に従つて本発明を説明すると、第３図は本
発明の偏向回路のブロツク図、第４図及び第５図
は同回路を説明するためのタイミングチヤートで
イは垂直トリガパルス、ロはクロツクパルス、ハ
及びニはＤフリツプフロツプのＤ入力パルス及び
Ｑ出力、ホは垂直駆動パルスを示す。 図面において第１図における構成素子と同一の
素子については同一図番を付してあり、１７はＤ
フリツプフロツプ、１８はＴフリツプフロツプ、
１９は垂直出力端子を示している。 ところで、NTSC方式における正規の垂直同期
信号の周期は、262.5H（ただし、Ｈは水平同期信
号の一周期）であり、0.5Hが含まれている。そ
こで、第３図の回路においては、Ｔフリツプフロ
ツプ１８と第２の分周器９により525分周回路を
構成し2fHのクロツク信号を525分周することで
0.5Hを含む262.5H周期の垂直駆動パルスを作成
している。次に動作について第４図及び第５図の
タイミングチヤートを用いて、前記Ｄフリツプフ
ロツプ１７及びＴフリツプフロツプ１８のＣ及び
Ｔ端子に加えるクロツク信号（2fHの周波数）の
各位相において垂直トリガパルスが加わつた場合
について説明する。 (i) クロツクパルスのハイレベル期間の場合（第
４図） 先ず垂直トリガパルスが同期分離回路１から
現われない期間においては、ANDゲート１６
の一方の入力端子がローレベルであり、その出
力端子はローレベル、又ORゲート１５の第２
の分周器９に接続された入力端子もローレベル
であり、該ORゲート１５の出力端子はローレ
ベルとなつている。この状態で、第４図ロに示
すクロツクパルス（2fHの周波数）が前記Ｄフ
リツプフロツプ１７のＣ入力に印加されても、
前記Ｄフリツプフロツプ１７のＤ入力がローレ
ベルである為、そのＱ出力はローレベルとなつ
ている。そして、前記ローレベルのＱ出力はＴ
フリツプフロツプ１８のＲ端子、第２の分周器
９、及びＲ−Ｓフリツプフロツプ１３のＲ端子
に加わる。Ｔ−フリツプフロツプ１８は、その
Ｒ端子にハイレベルの信号が加わるとリセツト
され、ローレベルで動作状態となるので、その
Ｔ入力に第４図ロのクロツクパルスが印加され
ると、2fHの信号を1/2分周し、fHの周波数の信
号をそのＱ出力に発生する。すると、第２の分
周器９のクロツク入力端子にはfHの周波数を有
する信号が加わり、第２の出力端子１２から前
記fHの信号を所定の分周比によつて分周した信
号（例えばfH／232＝67Hz）が現われ、これが
Ｒ−Ｓフリツプフロツプ１３の一方のＳ入力端
子に加わり、そのＱ出力がハイレベルとなつ
て、ANDゲート１６及びORゲート１５は同期
分離回路１からの垂直トリガパルスの印加を待
つ所謂待機状態となつている。次に垂直トリガ
パルスが到来してきた場合について説明する。
例えば第４図イに示すタイミングで垂直トリガ
パルスが同期分離回路１からANDゲート１６
の入力端子に加わると、Ｄフリツプフロツプ１
７のＤ端子には垂直トリガパルスの立上りと同
じタイミング（t1）で、ANDゲート１６及び
ORゲート１５を介して入力パルス（第４図
ハ）が加わり、該Ｄフリツプフロツプ１７のＱ
出力は、前記クロツクパルスの立下り（タイミ
ングt2）で立上り、次のクロツクパルスの立下
り（タイミングt4）で立下る。 尚、Ｄフリツプフロツプ１７のＱ出力がハイ
レベルとなると、Ｒ−Ｓフリツプフロツプ１３
がリセツトされるので、そのＱ出力がローレベ
ルとなり、ANDゲート１６の出力端に発生す
る第４図ハの入力パルスはタイミングt3で立下
る。前記Ｄフリツプフロツプ１７のＱ出力がタ
イミングt4で立下ると、Ｔフリツプフロツプ１
８、第２の分周器９及びＲ−Ｓフリツプフロツ
プ１３のリセツトが解除され、第１の出力端子
１０の垂直駆動パルスが第４図ホの如く立上
る。そして、前記第２の分周器９が再び分周動
作を開始し、前記垂直駆動パルスは、水平同期
信号のｎ周期分の幅分即ちｎ／fHの時間後（タ
イミングt5）にｎ個目のクロツクパルスの立下
りにて立下る。 以降、例えばNTSC方式の映像信号の受信
時、前記垂直トリガパルスは、60Hzの一定周期
で第１の出力端子１０から垂直偏向回路１１に
印加され、前記垂直偏向回路１１を駆動する。
その為、前記垂直偏向回路１１の垂直出力端子
１９には60Hzの偏向電流が得られ、偏向コイル
（図示せず）に供給され所定の動作を行なう。 (ii) クロツクパルスのローレベル期間の場合（第
５図） 前述の(i)項における待機状態で、第５図ロに
示すクロツクパルスがローレベル側の位相で、
同期分離回路１から第５図イに示すタイミング
で垂直トリガパルスが現われ、ANDゲート１
６の入力端子に加わると、Ｄフリツプフロツプ
１７のＤ端子には垂直トリガパルスの立上りと
同じタイミング（t1）でハイレベルの信号が第
５図ハの如く印加される。そして、第５図ロの
クロツクパルスがタイミング（t2）に立下る
と、Ｄフリツプフロツプ１７のＱ出力はハイレ
ベルに反転し、前記クロツクパルスの次のクロ
ツクパルスの立下りタイミング（t4）で前記Ｑ
出力は再びローレベルに反転する。従つて、Ｄ
フリツプフロツプ１７のＱ出力は第５図ニの如
くなる。第５図ニの前記Ｑ出力がＴフリツプフ
ロツプ１８、第２の分周器９、及びＲ−Ｓフリ
ツプフロツプ１３に印加されると、前記Ｔフリ
ツプフロツプ１８、第２の分周器９、及びＲ−
Ｓフリツプフロツプ１３は、そのタイミングt2
でリセツトされ、タイミングt4でリセツトが解
除される。リセツトが解除されると、第２の分
周器９の第１の出力端子１０の出力はハイレベ
ルとなり、第５図ホの如き垂直駆動パルスが発
生する。そして、タイミングt4以降、第２の分
周器９は再び分周動作を開始し、前記垂直駆動
パルスはｎ／fH分幅に対応する時間後（タイミ
ングt5）にｎ個目のクロツクパルスの立下りに
て立下る。従つて、第５図ホの垂直駆動パルス
のパルス幅nfHは、第４図ホの垂直駆動パルス
のパルス幅nfHと全く等しくなる。 前述の(i)(ii)から明らかなように、本発明によれ
ば垂直トリガパルスが、クロツクパルスのどのよ
うなタイミングにて加わつた場合でも、前記Ｄフ
リツプフロツプによつてリセツトパルスの解除時
刻を前記クロツクパルスの位相と常に一致させる
ことができ、これにより常に一定幅の垂直駆動パ
ルスを得ることができる。 また、弱電界時等で垂直トリガパルスが印加さ
れない場合、第２の分周器９は、入力端子からの
fH信号を所定の分周比まで分周し、分周した信号
（例えば、fH／296＝53Hzでフリーラン周波数に相
当）を第３の出力端子１４に導出する。前記信号
は、ORゲート１５を通り前述の垂直トリガパル
ス入力時と同様な動作でリセツト動作を行ない、
第１の出力端子１０から、垂直偏向回路１１を駆
動する一定幅の垂直駆動パルスが導出される。 (ヘ) 発明の効果 以上述べた如く本発明によれば、垂直駆動パル
スを発生する第２の分周器に加わるクロツクパル
スが、どの様な位相で加わつたとしても、外部か
らの垂直トリガパルスに応じて前記第２の分周器
を前記クロツクパルスに同期させてリセツト出来
る。その為、前記第２の分周器から常に一定の時
間幅の垂直駆動パルスを得ることが出来る。前記
垂直駆動パルスのパルス幅が一定であれば、垂直
偏向回路における帰線期間が安定化され、垂直出
力ジツタ等画面への弊害を防止可能となる。
レイ等の映像機器に最適な偏向回路に係り、特に
垂直トリガパルスの入力タイミングに関係なく一
定幅の垂直駆動パルスを得ることができるカウン
トダウン方式の同回路に関する。 (ロ) 従来例 第１図は、カウントダウン方式を用いた偏向回
路を示す回路図で、同期分離回路１の入力端子２
に印加される複合映像信号は、同期分離回路１で
同期分離され、同期分離された水平同期信号が
AFC回路３に印加される。水平偏向及び高圧発
生回路６には、電圧制御発振器４の発振出力信号
を第１の分周器５で分周した信号が得られ、前記
信号に応じた出力信号が水平偏向及び高圧発生回
路６からAFC回路３に印加される。その為、前
記水平同期信号と前記水平偏向及び高圧発生回路
６の出力信号との位相比較がAFC回路３で行な
われ、その位相差に応じて電圧制御発振器４の発
振周波数が制御される。従つて、水平偏向及び高
圧発生回路６の水平出力端子７及び高圧端子８に
はそれぞれ到来する前記水平同期信号に同期した
水平同期信号及び高圧出力が導出される。 一方前記電圧制御発振器４の出力の32fHなる周
波数の信号（fHは水平周波数）を第１の分周器５
にて32分周したfHなる信号は第２の分周器９に加
えられる。第２の分周器９の第１の出力端子１０
は垂直偏向回路１１に接続され第２の出力端子１
２はＲ−Ｓフリツプフロツプ１３のＳ端子に、第
３の出力端子１４はORゲート１５の一方の入力
端に接続され、ANDゲート１６の入力端には、
前記同期分離回路１の出力端子と前記Ｒ−Ｓフリ
ツプフロツプ１３のＱ出力端子が接続され、
ANDゲート１６の出力端子は、前記ORゲート１
５の入力端子に接続され、その出力端子は前記第
２の分周器９及びＲ−Ｓフリツプフロツプ１３の
リセツト端子Ｒに接続されている。 ここでNTSC方式の場合について説明すると、
前記電圧制御発振器４の発振周波数を503.5KHz
に選ぶと、第１の分周器５の出力fHは15.734KHz
になり、第２の分周器９の入力端子に該15.734K
Hzなる信号がクロツク信号として加わる。第２の
分周器９の第１の出力端子１０からは垂直駆動パ
ルスが、第２の出力端子１２からはfH／232＝67
Hzなるパルスが、第３の出力端子１４からはfH
296＝53Hzなるパルスが導出され、前記53Hzはフ
リーラン周波数であり、同期分離回路１からの垂
直トリガパルスがANDゲート１６に加わらない
場合は、ANDゲート１６は閉じ、ORゲート１５
を介して前記53Hzのパルスが第２の分周器９及び
Ｒ−Ｓフリツプフロツプ１３に印加され、前記第
２分周器９は前記53Hzのパルスによつてリセツト
を繰り返えす。従つて、前記第２分周器９の第１
の出力端子１０からは前記53Hzのパルスが垂直駆
動パルスとして垂直偏向回路１１に印加される。 次に第１図における同期分離回路１から複合映
像信号より同期分離された垂直トリガパルスが60
Hzなる周波数にて第２図イに示すようにANDゲ
ート１６に加わつたとする。 この状態では、第２の出力端子１２からの67Hz
のパルスに応じてＲ−Ｓフリツプフロツプ１３
は、すでにセツトされており、そのＱ出力はハイ
レベルとなつてANDゲート１６の一方の入力に
印加されている。その為、前記垂直トリガパルス
がANDゲート１６に印加されると、前記垂直ト
リガパルスの立上りのタイミングによつてリセツ
トパルスがORゲート１５を介して第２分周器９
及びＲ−Ｓフリツプフロツプ１３に印加される。
前記リセツトパルスがＲ−Ｓフリツプフロツプ１
３に印加されると、Ｒ−Ｓフリツプフロツプ１３
は反転し、そのＱ出力はローレベルとなりAND
ゲート１６の出力信号はローレベルとなる。従つ
て、前記リセツトパルスは、第２図ロの如く短い
パルス幅T1を有し、正極性で現われる。 そこで第１の分周器５の出力（fH）なるクロツ
クパルスが第２図ハに示す位相で、前記第２の分
周器９に加わると、第１の出力端子１０に現われ
る垂直駆動パルス（第２図ニ）のパルス幅Ｔは Ｔ＝T2＋ｎ／fH ……(1) 〔ただし、ｎは垂直駆動パルス期間中の前記クロ
ツクパルスの数〕 となる。 又前記第２図ハとは異なる位相、即ち例えば第
２図ホに示す位相でクロツクパルス（fH）が第２
の分周器９に加わると、第２図ヘに示すように垂
直駆動パルスのパルス幅T′は T′＝T3＋ｎ／fH ……(2) となる。 前式(1)(2)においてT2＜T3であるからT′＞Ｔ
（ΔT＝T3−T2）となつて、垂直トリガパルスの
立上りに対して、クロツクパルス（fH）の位相が
異なると、垂直駆動パルスのパルス幅が相違して
しまい、従つて該垂直駆動パルスの幅を一定とす
ることができない。 (ハ) 発明の目的 本発明は、前記欠点を除き、垂直駆動パルスの
パルス幅を一定にし得る新規な偏向回路を提供す
るものである。 (ニ) 発明の構成 本発明は、上述の点に鑑み成されたもので、同
期分離回路からの水平同期信号に同期したｎ・fH
の発振出力信号を発生する電圧制御発振器と、該
電圧制御発振器の発振出力信号を２／ｎ分周する
第１の分周器と、該第１の分周器の出力信号を
１／２分周するＴフリツプフロツプと、前記第１
の分周器の分周出力信号がクロツク信号として印
加されるＤフリツプフロツプと、前記Ｔフリツプ
フロツプの分周出力信号を分周し、垂直駆動パル
スを発生する第２の分周器と、外部からの垂直ト
リガパルスをゲートする為の分周出力信号が前記
第２の分周器よりセツト入力に印加されるＲ−Ｓ
フリツプフロツプと、該Ｒ−Ｓフリツプフロツプ
の出力信号と外部からの垂直トリガパルスとが印
加され、その出力信号を前記Ｄフリツプフロツプ
のＤ入力に印加するゲート回路とを備える点を特
徴とする。 (ホ) 実施例 図面に従つて本発明を説明すると、第３図は本
発明の偏向回路のブロツク図、第４図及び第５図
は同回路を説明するためのタイミングチヤートで
イは垂直トリガパルス、ロはクロツクパルス、ハ
及びニはＤフリツプフロツプのＤ入力パルス及び
Ｑ出力、ホは垂直駆動パルスを示す。 図面において第１図における構成素子と同一の
素子については同一図番を付してあり、１７はＤ
フリツプフロツプ、１８はＴフリツプフロツプ、
１９は垂直出力端子を示している。 ところで、NTSC方式における正規の垂直同期
信号の周期は、262.5H（ただし、Ｈは水平同期信
号の一周期）であり、0.5Hが含まれている。そ
こで、第３図の回路においては、Ｔフリツプフロ
ツプ１８と第２の分周器９により525分周回路を
構成し2fHのクロツク信号を525分周することで
0.5Hを含む262.5H周期の垂直駆動パルスを作成
している。次に動作について第４図及び第５図の
タイミングチヤートを用いて、前記Ｄフリツプフ
ロツプ１７及びＴフリツプフロツプ１８のＣ及び
Ｔ端子に加えるクロツク信号（2fHの周波数）の
各位相において垂直トリガパルスが加わつた場合
について説明する。 (i) クロツクパルスのハイレベル期間の場合（第
４図） 先ず垂直トリガパルスが同期分離回路１から
現われない期間においては、ANDゲート１６
の一方の入力端子がローレベルであり、その出
力端子はローレベル、又ORゲート１５の第２
の分周器９に接続された入力端子もローレベル
であり、該ORゲート１５の出力端子はローレ
ベルとなつている。この状態で、第４図ロに示
すクロツクパルス（2fHの周波数）が前記Ｄフ
リツプフロツプ１７のＣ入力に印加されても、
前記Ｄフリツプフロツプ１７のＤ入力がローレ
ベルである為、そのＱ出力はローレベルとなつ
ている。そして、前記ローレベルのＱ出力はＴ
フリツプフロツプ１８のＲ端子、第２の分周器
９、及びＲ−Ｓフリツプフロツプ１３のＲ端子
に加わる。Ｔ−フリツプフロツプ１８は、その
Ｒ端子にハイレベルの信号が加わるとリセツト
され、ローレベルで動作状態となるので、その
Ｔ入力に第４図ロのクロツクパルスが印加され
ると、2fHの信号を1/2分周し、fHの周波数の信
号をそのＱ出力に発生する。すると、第２の分
周器９のクロツク入力端子にはfHの周波数を有
する信号が加わり、第２の出力端子１２から前
記fHの信号を所定の分周比によつて分周した信
号（例えばfH／232＝67Hz）が現われ、これが
Ｒ−Ｓフリツプフロツプ１３の一方のＳ入力端
子に加わり、そのＱ出力がハイレベルとなつ
て、ANDゲート１６及びORゲート１５は同期
分離回路１からの垂直トリガパルスの印加を待
つ所謂待機状態となつている。次に垂直トリガ
パルスが到来してきた場合について説明する。
例えば第４図イに示すタイミングで垂直トリガ
パルスが同期分離回路１からANDゲート１６
の入力端子に加わると、Ｄフリツプフロツプ１
７のＤ端子には垂直トリガパルスの立上りと同
じタイミング（t1）で、ANDゲート１６及び
ORゲート１５を介して入力パルス（第４図
ハ）が加わり、該Ｄフリツプフロツプ１７のＱ
出力は、前記クロツクパルスの立下り（タイミ
ングt2）で立上り、次のクロツクパルスの立下
り（タイミングt4）で立下る。 尚、Ｄフリツプフロツプ１７のＱ出力がハイ
レベルとなると、Ｒ−Ｓフリツプフロツプ１３
がリセツトされるので、そのＱ出力がローレベ
ルとなり、ANDゲート１６の出力端に発生す
る第４図ハの入力パルスはタイミングt3で立下
る。前記Ｄフリツプフロツプ１７のＱ出力がタ
イミングt4で立下ると、Ｔフリツプフロツプ１
８、第２の分周器９及びＲ−Ｓフリツプフロツ
プ１３のリセツトが解除され、第１の出力端子
１０の垂直駆動パルスが第４図ホの如く立上
る。そして、前記第２の分周器９が再び分周動
作を開始し、前記垂直駆動パルスは、水平同期
信号のｎ周期分の幅分即ちｎ／fHの時間後（タ
イミングt5）にｎ個目のクロツクパルスの立下
りにて立下る。 以降、例えばNTSC方式の映像信号の受信
時、前記垂直トリガパルスは、60Hzの一定周期
で第１の出力端子１０から垂直偏向回路１１に
印加され、前記垂直偏向回路１１を駆動する。
その為、前記垂直偏向回路１１の垂直出力端子
１９には60Hzの偏向電流が得られ、偏向コイル
（図示せず）に供給され所定の動作を行なう。 (ii) クロツクパルスのローレベル期間の場合（第
５図） 前述の(i)項における待機状態で、第５図ロに
示すクロツクパルスがローレベル側の位相で、
同期分離回路１から第５図イに示すタイミング
で垂直トリガパルスが現われ、ANDゲート１
６の入力端子に加わると、Ｄフリツプフロツプ
１７のＤ端子には垂直トリガパルスの立上りと
同じタイミング（t1）でハイレベルの信号が第
５図ハの如く印加される。そして、第５図ロの
クロツクパルスがタイミング（t2）に立下る
と、Ｄフリツプフロツプ１７のＱ出力はハイレ
ベルに反転し、前記クロツクパルスの次のクロ
ツクパルスの立下りタイミング（t4）で前記Ｑ
出力は再びローレベルに反転する。従つて、Ｄ
フリツプフロツプ１７のＱ出力は第５図ニの如
くなる。第５図ニの前記Ｑ出力がＴフリツプフ
ロツプ１８、第２の分周器９、及びＲ−Ｓフリ
ツプフロツプ１３に印加されると、前記Ｔフリ
ツプフロツプ１８、第２の分周器９、及びＲ−
Ｓフリツプフロツプ１３は、そのタイミングt2
でリセツトされ、タイミングt4でリセツトが解
除される。リセツトが解除されると、第２の分
周器９の第１の出力端子１０の出力はハイレベ
ルとなり、第５図ホの如き垂直駆動パルスが発
生する。そして、タイミングt4以降、第２の分
周器９は再び分周動作を開始し、前記垂直駆動
パルスはｎ／fH分幅に対応する時間後（タイミ
ングt5）にｎ個目のクロツクパルスの立下りに
て立下る。従つて、第５図ホの垂直駆動パルス
のパルス幅nfHは、第４図ホの垂直駆動パルス
のパルス幅nfHと全く等しくなる。 前述の(i)(ii)から明らかなように、本発明によれ
ば垂直トリガパルスが、クロツクパルスのどのよ
うなタイミングにて加わつた場合でも、前記Ｄフ
リツプフロツプによつてリセツトパルスの解除時
刻を前記クロツクパルスの位相と常に一致させる
ことができ、これにより常に一定幅の垂直駆動パ
ルスを得ることができる。 また、弱電界時等で垂直トリガパルスが印加さ
れない場合、第２の分周器９は、入力端子からの
fH信号を所定の分周比まで分周し、分周した信号
（例えば、fH／296＝53Hzでフリーラン周波数に相
当）を第３の出力端子１４に導出する。前記信号
は、ORゲート１５を通り前述の垂直トリガパル
ス入力時と同様な動作でリセツト動作を行ない、
第１の出力端子１０から、垂直偏向回路１１を駆
動する一定幅の垂直駆動パルスが導出される。 (ヘ) 発明の効果 以上述べた如く本発明によれば、垂直駆動パル
スを発生する第２の分周器に加わるクロツクパル
スが、どの様な位相で加わつたとしても、外部か
らの垂直トリガパルスに応じて前記第２の分周器
を前記クロツクパルスに同期させてリセツト出来
る。その為、前記第２の分周器から常に一定の時
間幅の垂直駆動パルスを得ることが出来る。前記
垂直駆動パルスのパルス幅が一定であれば、垂直
偏向回路における帰線期間が安定化され、垂直出
力ジツタ等画面への弊害を防止可能となる。
第１図は従来の偏向回路のブロツク図、第２図
イ乃至ヘは第１図のタイミングチヤート、第３図
は本発明のブロツク図、第４図イ乃至ホ及び第５
図イ乃至ホは第３図のタイミングチヤートを示
す。 主な図番の説明、１……同期分離回路、４……
電圧制御発振器、５……第１の分周器、６……水
平偏向及び高圧発生回路、９……第２の分周器、
１０……第１の出力端子、１１……垂直偏向回
路、１２……第２の出力端子、１３……Ｒ−Ｓフ
リツプフロツプ、１４……第３の出力端子、１５
……ORゲート、１６……ANDゲート、１７……
Ｄフリツプフロツプ、１８……Ｔフリツプフロツ
プ。
イ乃至ヘは第１図のタイミングチヤート、第３図
は本発明のブロツク図、第４図イ乃至ホ及び第５
図イ乃至ホは第３図のタイミングチヤートを示
す。 主な図番の説明、１……同期分離回路、４……
電圧制御発振器、５……第１の分周器、６……水
平偏向及び高圧発生回路、９……第２の分周器、
１０……第１の出力端子、１１……垂直偏向回
路、１２……第２の出力端子、１３……Ｒ−Ｓフ
リツプフロツプ、１４……第３の出力端子、１５
……ORゲート、１６……ANDゲート、１７……
Ｄフリツプフロツプ、１８……Ｔフリツプフロツ
プ。
Claims (1)
- １ 同期分離回路からの水平同期信号に同期した
ｎ・fHの発振出力信号を発生する電圧制御発振器
と、該電圧制御発振器の発振出力信号を２／ｎ分
周する第１の分周器と、該第１の分周期の出力信
号を1/2分周するＴフリツプフロツプと、前記第
１の分周器の分周出力信号がクロツク信号として
印加されるＤフリツプフロツプと、前記Ｔフリツ
プフロツプの分周出力信号を分周し、垂直駆動パ
ルスを発生する第２の分周器と、外部からの垂直
トリガパルスをゲートする為の分周出力信号が前
記第２の分周器よりセツト入力に印加されるＲ−
Ｓフリツプフロツプと、該Ｒ−Ｓフリツプフロツ
プの出力信号と外部からの垂直トリガパルスとが
印加され、その出力信号を前記Ｄフリツプフロツ
プのＤ入力に印加するゲート回路とを備え前記Ｄ
フリツプフロツプの出力信号に応じて前記Ｔフリ
ツプフロツプ、前記第２の分周器、及び前記Ｒ−
Ｓフリツプフロツプをリセツトし、前記第２の分
周器から一定幅の垂直駆動パルスを得る様にした
ことを特徴とする偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197024A JPS6089172A (ja) | 1983-10-20 | 1983-10-20 | 偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197024A JPS6089172A (ja) | 1983-10-20 | 1983-10-20 | 偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089172A JPS6089172A (ja) | 1985-05-20 |
| JPS6323712B2 true JPS6323712B2 (ja) | 1988-05-17 |
Family
ID=16367483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197024A Granted JPS6089172A (ja) | 1983-10-20 | 1983-10-20 | 偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089172A (ja) |
-
1983
- 1983-10-20 JP JP58197024A patent/JPS6089172A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6089172A (ja) | 1985-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| US4268852A (en) | Sync generator for a color television system | |
| JPH0552703B2 (ja) | ||
| JPS6323712B2 (ja) | ||
| US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
| JPS6161308B2 (ja) | ||
| JPH0119492Y2 (ja) | ||
| US4845563A (en) | Vertical driving pulse generating circuit | |
| JPH0119493Y2 (ja) | ||
| JP2565248B2 (ja) | 分周回路 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPS6323711B2 (ja) | ||
| JPH0510456Y2 (ja) | ||
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| JPH0695638A (ja) | サンプリングスタートパルス発生回路 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JPH0126596B2 (ja) | ||
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPH0521389B2 (ja) | ||
| KR890006633Y1 (ko) | 비디오 카세트 레코더의 강제 동기신호 위치 조절회로 | |
| JPH0139020Y2 (ja) | ||
| JPH0523668B2 (ja) | ||
| JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPS6126872B2 (ja) | ||
| JPS6310974A (ja) | 垂直同期回路 |