JPS63232545A - 回線アダプタ - Google Patents

回線アダプタ

Info

Publication number
JPS63232545A
JPS63232545A JP62067090A JP6709087A JPS63232545A JP S63232545 A JPS63232545 A JP S63232545A JP 62067090 A JP62067090 A JP 62067090A JP 6709087 A JP6709087 A JP 6709087A JP S63232545 A JPS63232545 A JP S63232545A
Authority
JP
Japan
Prior art keywords
line adapter
line
host control
character
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62067090A
Other languages
English (en)
Inventor
Tetsuo Miura
三浦 哲雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62067090A priority Critical patent/JPS63232545A/ja
Publication of JPS63232545A publication Critical patent/JPS63232545A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信回線に接続される回線アダプタに
関する。特に、JIS C6362に示される基本形デ
ータ伝送制御手順の回線などに接続される回線アダプタ
に関する。
〔概 要〕
本発明は、基本形データ伝送制御手順でデータ伝送が行
われるデータ通信回線の受信側の回線アダプタにおいて
、 上位制御手段が有する誤り制御処理および受信終了処理
にかかわる規定を回線アダプタのテーブルに格納するこ
とにより、 上位制御手段の構成を簡単にすることができるようにし
たものである。
〔従来の技術〕
JIS C6362には、ブロックチェックシーケンス
(B CS)の位置およびその計算方法が記述されてい
る。例えば、5OH−3TX−ETBのブロックでは、
ETBの後にBCSがあり、S OHはBCSの演算対
象とせず、STXは計算に含めるなどが記述されている
。従来、これらの文字に依存する制御は、回線アダプタ
が文字送信の都度、上位制御部に通知し、上位制御部で
行われていた。
〔発明が解決しようとする問題点〕
このような従来の回線アダプタに接続される上位制御部
の性能は回線の速度に依存し、高速回線になるほど厳し
く、また即時性についての要求も厳しいものになる。し
たがって、高速回線はど大規模になり、特に、低速回線
と高速回線が混在する通信制御処理装置では、装置の方
式にも影響をあたえ、低速回線では不要な機能まで上位
制御部で具備する必要があり、高価なものとなる欠点が
あった。また、性能が十分でないレベルである場合には
、いわゆるオーバランなどの送信失敗が発生し、結果的
に回線の使用効率が低下する欠点があった。
本発明はこのような欠点を除去するもので、接続される
上位制御部への負担を軽減することができる回線アダプ
タを提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、基本形データ伝送制御手順でデータ伝送が行
われるデータ通信回線を経由して受信するメツセージに
含まれるブロックチェックシーケンスに基づき、メツセ
ージに含まれる一文字ごとに誤り制御演算を行う演算手
段を備え、上位制御手段に接続された回線アダプタにお
いて、上記メツセージに含まれる一文字ごとについて上
記演算手段で行われる誤り制御処理および受信終了処理
のそれぞれに関する規定を格納するテーブル手段を備え
、このテーブル手段は、自毛段が格納する規定を上記上
位制御部で設定することができる構成であることを特徴
とする。
〔作 用〕
回線アダプタのテーブル手段には、文字対応゛のアドレ
スに誤り制御および受信終了に関する処理を規定する情
報が上位制御手段により書き込まれる。演算手段はこの
テーブルの内容に基づきメツセージに含まれる文字ごと
に演算し、この演算結果とブロックチェックシーケンス
とを照合して受信ブロックの正常性をチェックする。
〔実施例〕
以下、本発明実施例について図面を参照して説明する。
図は本発明の一実施例の構成を示すブロック構成図であ
る。回線アダプタ1は、回線からの信号線14を介して
入力した受信文字を組立てる文字組立回路11と、文字
対応の誤り制御および受信終了の処理に関する規定を格
納するテーブル12と、演算回路13とから成る。ここ
で、テーブル12はメモリで構成され、文字対応のアド
レスに誤り制御および受信終了に関する処理を規定する
情報を上位制御部から信号線18を介して書き込むこと
ができる。誤り制御の処理を規定する情報としてはrl
Jであれば演算し、「0」であれば演算しないと決めて
あり、また、受信終了については「1」で終了しくすな
わち、次はBCSである)「0」で受信継続(すなわち
、BCSでない)と決めである。
次に、この実施例の動作を図に基づき説明する。
5OH−5TX−ETBのブロックを受信する場合を想
定すると、SOHについては誤り制御rOJ、終了制御
「0」を、同様にSTXはrlJ、「0」を、また、E
TBは「1」、rlJをあらかじめテーブル12に設定
しておく。その他の文字はこの場合は検出機能を無効に
しておく必要があるが、本実施例では、テーブル12を
メモリで作成し全文字に対する設定が可能なので、その
他の文字については同様に「1」、rOJを設定する。
文字組立回路11に1文字が受信されるごとに信号線1
5を介して、受信文字をアドレスとしてテーブル12を
アクセスし、テーブル12の内容が信号線19を介して
演算回路13に送られ、演算回路13は誤り制御が「0
」のときは演算を行わず、rlJのときは演算を行う。
また、終了制御が「0」のときは何も行わず、「1」の
ときは次に受信された文字(通常はBCS)とそれまで
の演算結果を照合して受信ブロックの正常性をチェック
する。このように制御することによりSOH−3TX−
ETBのブロックが受信できる。なお、信号線16を介
して受信データが、また信号線17を介してエラーの有
無が上位制御部へ通知される。
−mに受信データの形式はあらかじめ解っているもので
はないので、特定文字受信でその旨を上位制御部へ通知
する機能を有する。例えば、5TX−ETBのブロック
ではSTXは演算対象としてはいけないので、先に説明
したテーブル12の設定方法によればエラーになる。し
たがって、STXのテーブル12の設定は「0」、「0
」であり、先行するSOHが検出された通知に基づき設
定をrlJ、rOJに上位制御部が変更する。
なお、テーブル12には本実施例で説明した誤り制御お
よび終了制御の処理規定以外に受信データの上位制御部
への転送実行または不実行に関する規定を設定すること
も有効である。
〔発明の効果〕
本発明は、以上説明したように、あらかじめ各文字対応
の制御を回線アダプタに設定し、その設定情報に基づい
て回線アダプタが動作するので、上位制御部に対するそ
の性能および即時性の要求が低くなり、したがって、安
価に所期の目的を実現できる、効果がある。回線アダプ
タのLSI化によりその効果はさらに顕著になる。
【図面の簡単な説明】
図は本発明実施例の構成を示すブロック構成図。 1・・・回線アダプタ、11・・・文字組立回路、12
・・・テーブル、13・・・演算回路、14〜19・・
・信号線。

Claims (1)

    【特許請求の範囲】
  1. (1)基本形データ伝送制御手順でデータ伝送が行われ
    るデータ通信回線を経由して受信するメッセージに含ま
    れるブロックチェックシーケンスに基づき、メッセージ
    に含まれる一文字ごとに誤り制御演算を行う演算手段を
    備え、上位制御手段に接続された回線アダプタにおいて
    、 上記メッセージに含まれる一文字ごとについて上記演算
    手段で行われる誤り制御処理および受信終了処理のそれ
    ぞれに関する規定を格納するテーブル手段 を備え、 このテーブル手段は、自手段が格納する規定を上記上位
    制御部で設定することができる構成である ことを特徴とする回線アダプタ。
JP62067090A 1987-03-19 1987-03-19 回線アダプタ Pending JPS63232545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62067090A JPS63232545A (ja) 1987-03-19 1987-03-19 回線アダプタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62067090A JPS63232545A (ja) 1987-03-19 1987-03-19 回線アダプタ

Publications (1)

Publication Number Publication Date
JPS63232545A true JPS63232545A (ja) 1988-09-28

Family

ID=13334838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62067090A Pending JPS63232545A (ja) 1987-03-19 1987-03-19 回線アダプタ

Country Status (1)

Country Link
JP (1) JPS63232545A (ja)

Similar Documents

Publication Publication Date Title
EP0282711B1 (en) Method of processing data in a decentralized processing system
JPS63232545A (ja) 回線アダプタ
JPH0196750A (ja) データ処理システム
JPS61188653A (ja) ダウンロ−ド制御方式
JPH07146810A (ja) 計算機システム
JPS63232546A (ja) 回線アダプタ
JPH0351938A (ja) ホストコンピュータ装置
US4806927A (en) Communication control method
JPH02297633A (ja) タスク管理方式
JPS59200362A (ja) 端末装置の制御方式
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JPH04361336A (ja) ダンプ制御方式
JP2877176B2 (ja) Scsi装置
JPH0340415B2 (ja)
JPH02133851A (ja) 通信制御装置
JPH06121004A (ja) 通信制御装置
JPH0194741A (ja) 通信制御装置の割込み制御方式
JPS58114114A (ja) チヤネル制御装置におけるエラ−通知方式
JPH01255949A (ja) バツフア管理機能を有する通信制御装置
JPS62238757A (ja) 印字制御方式
JPH06259289A (ja) 文字パターン破棄制御方式
JPS6352231A (ja) 障害処理方式
JPH03246604A (ja) プログラマブルコントローラシステムの入出力情報伝送方式
JPS63234649A (ja) 通信制御方式
JPS61221854A (ja) 回線制御方式