JPS63229540A - 記憶アクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 炎五公１ 本発明は情報処理装置における記憶アクセス制御方式に
関し、特に複数の要素からなるデータの連続したアクセ
スの制御を行う記憶アクセス制御方式に関するものであ
る。

従来技術 従来、記憶装置上に連続して配置される複数要素からな
る、例えばベクトルデータを連続的にアクセスする場合
、以下の如き手順により行われる。

先ず、先行してアクセスされる第１データの最終要素の
記憶単位アドレス情報と、この第１データに引き続いて
アクセスされる第２データの先頭要素のアドレス情報と
の差が計算される。これにより、第１データのアクセス
によって使用状態になっている記憶単位に対して第２デ
ータのアクセス要求送出が可能となる時間間隔を計算す
る方法が、本出願人により提案されている（特開昭６Ｏ
−１２６７４８）。

この方法は記憶装置上に連続して配置されている複数要
素からなるデータの連続アクセスの場合であるが、一方
、記憶装置上連続アドレスとならない一定間隔で配置さ
れる複数要素からなる第１データのアクセスに引き続く
第２データの連続的アクセス方法は、以下の如く行われ
る。すなわち、１要素ずつアクセスしようとしている記
憶単位が使用状態にあるかを試験し、その記憶単位が使
用状態になければ記憶装置にアクセス要求信号を送出す
るよう構成されている。また、他の方法としては、全記
憶単位を使用状態として記憶単位の競合が起らないよう
に記憶装置に対してアクセス要求送出を制限するよう構
成されているものもある。

上述した１要素ごとに配憶単位の使用状態を試験する構
成では、一般に複数要素からなるデータを取り扱う装置
は記憶単位の数を多くして記憶単位の競合を避ける傾向
にあるためにハードウェア量が多くなるという欠点があ
る。また、全記憶単位を使用状態とする構成では、先行
するデータの最終要素のアクセス要求送出終了後、記憶
単位のサイクル時間分全記憶単位が使用状態となってお
り、後続のデータのアクセスで先行するデータによって
アクセスされない記憶単位にアクセスしようとする場合
も、記憶単位のサイクル時間待たされることになり性能
上の問題がある。

１にｌ１ 本発明の目的は、ハードウェア量を削減できかつアクセ
ス動作を高速化できるようにした記憶アクセス制御方式
を提供することである。

ｌ■二１１ 本発明によれば、互いに独立してアクセス自在とされた
複数の記憶単位から構成されこれ等記憶単位毎に順次番
地付けがなされた記憶装置上において、一定番地間隔で
配置記憶された複数の要素からなる第１のデータのアク
セスとこのアクスセに続く第２のデータのアクセスとを
制御する記憶アクセス制御方式であって、前記第１のデ
ータの先頭要素のアドレス情報、要素間距離情報及び要
素数情報と、前記記憶単位のサイクル時間情報とを用い
て、前記第１のデータのアクセス要求送出終了時点での
使用状態にある先頭記憶単位アドレスと前記第１のデー
タの最終記憶単位アドレスとを夫々算出する算出手段を
設け、この算出結果に基づいて前記第２のデータのアク
セス制御をなすようにしたことを特徴とする記憶アクセ
ス制御方式が得られる。

実施例 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であり、本
実施例はレジスタ１〜５．最終使用記憶単位算出回路６
及び先頭使用記憶単位算出回路７から構成されている。

レジスタ１は記憶単位のサイクル時間情報を保持し、デ
ータ線１０１を介して先頭使用記憶単位算出回路７に供
給される。いま、このレジスタ１にセットされている値
を“１６″（１６クロツクサイクルの意味である）とす
る。レジスタ２は記憶単位数を保持しデータ＄３１０２
を介して各使用記憶単位算出回路６及び７に供給する。

いま、この値を“２５６″とする。

レジスタ３，４及び５はそれぞれ順に第１データの先頭
要素の記憶単位アドレス、要素数及び要素間記憶単位距
離がセットされるレジスタであり、それぞれデータ線１
０３，１０４及び１０５を介して最終使用記憶単位算出
回路６に供給される。いま、これ等レジスタ３．４及び
５にセットされている値を順に１００”、“３２”及び
“、４″とする。

最終使用記憶単位算出回路６は、第１データのアクセス
要求送出終了直後、第２データのアクセスを開始しよう
とする時点で第１データのアクセスによって使用状態に
ある記憶単位の最終記憶単位アドレスを算出する回路で
あり、これは第１データの最終要素記憶単位アドレスで
もある。そこで、先頭要素記憶単位アドレス“１００　
”に“要素数−１″である値“３１″と要素間記憶単位
距離“４″を乗じたものを加えて求めた値“２２４　”
が、最終要素記憶単位アドレスとなる。この値をデータ
線１０６より送出して、先頭使用記憶単位算出回路７に
供給する。

この先頭使用記憶単位算出回路７は、第２データのアク
セスを開始しようとする時点で使用状態にある記憶単位
の先頭記憶単位アドレスを、第１データの先頭要素記憶
単位アドレスから最終要素記憶単位アドレスまで記憶装
置上連続してアクセスするとして求める回路である。そ
こで、最終使用記憶単位算出回路６で求めた最終要素記
憶単位アドレス゛’　２２４　”から、°“記憶単位サ
イクル時間−１”である１５”を減じて求めた値“２０
９″が、先頭要素記憶単位アドレスとなる。この値をデ
ータ線１０７より送出する。

第２図の斜線部分は、第１データの記憶単位アクセス要
求送出終了時点、すなわち第１データの最終記憶単位（
２４４）のアクセス開始時点において実際に使用状態に
ある記憶単位と、その記憶単位が使用状態にある時間と
の関係を示した図である。すなわち、データ線１０７を
介して供給される記憶単位アドレス″“２０９　”以降
、実際にアクセスされた主記憶装置上非連続な記憶単位
“２１２”　、”２１６”　、”２２０”　、　　“２
２４”が使用状態にある。このように非連続に主記憶装
置をアクセスする場合に、記憶単位の使用状態を管理し
ようとすると、各記憶単位ごとの管理回路が必要となっ
て記憶単位数が多くなればなる（Ｊどハードウェア量が
増加する。

そこで、本発明においては、先行する第１データの記憶
単位アクセス要求送出終了時点、すなわら第１データの
最終の記憶中位（２２４）のアクセス開始時点において
、使用状態にある記憶単位がすべて連続しているものと
みなすようにしたものである。

第３図の斜線部分が先行する第１データの記憶単位アク
セス要求終了時点において、使用状態にあるとみなす記
＋！！単位と、その記憶単位が使用状態にある時間との
関係を示した図である。

この様に、データ線１０７を介して供給される使用状態
の先頭記憶単位アドレス゛’　２０９　”からデータ線
１０６を介して供給される使用状態の最終記憶単位アド
レス゛’　２２４　”までの間の連続する全ての記憶単
位を使用状態にあるものとみなすのである。この範囲は
、前述した如く、最終使用記憶単位算出回路６及び先頭
使用記憶単位算出回路７による算出方法にて容易に求め
ることができる。

第１図にもどり、処理装置（図示せず）は第３図で示し
た斜線部分の範囲の記憶単位を第１データの記憶単位ア
クセス要求送出終了時点で使用状態にあるとみなし、引
き続く第２データのアクセスは従来の記憶装置上連続し
て配置された第１データのアクセスに引き続く第２デー
タのアクセス方法（特開昭６Ｏ−１２６７４８）と同様
にして、最小の持ち時間で記憶単位アクセス要求送出を
開始する。

発明の詳細 な説明したように、本発明によれば１、第１データの各
要素が記憶装置上連続でない一定間隔で配置されていて
も、先頭要素アドレスから最終要素アドレスまで記憶装
置上連続する記憶単位をアクセスるすものとして、第１
データの記憶装置アクセス要求送出終了直後、第２デー
タの記憶単位アクセス要求送出を開始しようとする時点
で第１データの・アクセスで使用状態にある記憶単位を
求めることによって、１要素ずつ記憶単位の使用状態を
管理するよりも、ハードウェア遭を削減でき、かつ記憶
単位を効率的に使用して記憶装置アクセス動作を高速化
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は先行す
る第１データのアクセス要求送出終了直後において記憶
単位の実際の使用状況を示す図、第３図は本発明の実施
例によって使用状態にあるとみなす記憶単位の状態を示
す図である。 主要部分の符号の説明 １〜５・・・・・・レジスタ

Claims (1)

【特許請求の範囲】
1. 互いに独立してアクセス自在とされた複数の記憶単位か
   ら構成されこれ等記憶単位毎に順次番地付けがなされた
   記憶装置上において、一定番地間隔で配置記憶された複
   数の要素からなる第１のデータのアクセスとこのアクス
   セに続く第２のデータのアクセスとを制御する記憶アク
   セス制御方式であって、前記第１のデータの先頭要素の
   アドレス情報、要素間距離情報及び要素数情報と、前記
   記憶単位のサイクル時間情報とを用いて、前記第１のデ
   ータのアクセス要求送出終了時点での使用状態にある先
   頭記憶単位アドレスと前記第１のデータの最終記憶単位
   アドレスとを夫々算出する算出手段を設け、この算出結
   果に基づいて前記第２のデータのアクセス制御をなすよ
   うにしたことを特徴とする記憶アクセス制御方式。