JPS63227280A - Synchronizing separator circuit - Google Patents

Synchronizing separator circuit

Info

Publication number
JPS63227280A
JPS63227280A JP6156387A JP6156387A JPS63227280A JP S63227280 A JPS63227280 A JP S63227280A JP 6156387 A JP6156387 A JP 6156387A JP 6156387 A JP6156387 A JP 6156387A JP S63227280 A JPS63227280 A JP S63227280A
Authority
JP
Japan
Prior art keywords
signal
monostable multivibrator
synchronization
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6156387A
Other languages
Japanese (ja)
Inventor
Sekiya Marutsuka
丸塚 碩也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6156387A priority Critical patent/JPS63227280A/en
Publication of JPS63227280A publication Critical patent/JPS63227280A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent jitter from being generated in the synchronization of a video signal, by synchronizing the video signal with the horizontal synchronizing signal of an inputted composite external synchronizing signal, and setting the cycle of a vertical blanking period at 1H. CONSTITUTION:A vertical synchronizing signal is separated by inputting the output B of first monostable multivibrator 2 triggered by the horizontal synchronizing signal of the composite external synchronizing signal A and a composite synchronizing signal passing a delay circuit to a NOR gate 3. Furthermore, to the input terminal of a NOR gate 4 connected to the trigger terminal of second monostable multivibrator 5, the output signal B of the first monostable multivibrator 2 and the output signal E of the second monostable multivibrator 5 itself are inputted. And a pulse signal with a cycle of 1H is outputted from the second monostable multivibrator 5, and the horizontal synchronizing signal with the cycle of 1H through a differentiation circuit and an inverter 7 can be obtained. In such a way, it is possible to prevent the jitter from being generated in the synchronization of the video signal.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオカメラなどの映像機器分野に利用する
同期分離回路である。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a synchronization separation circuit used in the field of video equipment such as video cameras.

従来の技術 従来の同期分離回路は、第3図に示す通り、HD/VD
の分離回路12と擬似同期信号発生回路13とで形成さ
れている。この同期分離回路にコンポジット同期信号が
入力端子11に入力されると垂直同期信号VDと水平同
期信号HDとがHD/VD分離回路12で分離されるが
、水平同期信号の垂直ブランキング期間は、外付のコン
デンサCおよび抵抗Rで決まる周期の擬似信号が充当さ
れる。従って、垂直ブランキング期間の水平同期信号は
、入力されたコンポジット同期信号(正規)の水平同期
信号と異なった周期になる。
2. Description of the Related Art A conventional synchronous separation circuit, as shown in FIG.
It is formed of a separation circuit 12 and a pseudo synchronization signal generation circuit 13. When a composite synchronization signal is input to the input terminal 11 of this synchronization separation circuit, the vertical synchronization signal VD and horizontal synchronization signal HD are separated by the HD/VD separation circuit 12, but the vertical blanking period of the horizontal synchronization signal is A pseudo signal with a period determined by an external capacitor C and a resistor R is applied. Therefore, the horizontal synchronization signal during the vertical blanking period has a period different from that of the input composite synchronization signal (normal).

発明が解決しようとする問題点 ビデオカメラなどを外部同期で駆動する場合、外部同期
信号の接続ケーブルを簡素化するために、外部同期信号
としてコンポジット同期信号を用いて、画像処理用のコ
ンピュータと同期させられる。
Problems to be Solved by the Invention When driving a video camera or the like using external synchronization, in order to simplify the connection cable for the external synchronization signal, a composite synchronization signal is used as the external synchronization signal to synchronize with a computer for image processing. I am made to do so.

一方、ビデオカメラの外部同期回路は、PLL回路を使
って同期させることが多い。このPLL回路で比較され
同期される信号は、水平同期信号HDが用いられている
。外部同期信号としてコンポジット同期信号を使用する
場合は、水平同期信号HDと垂直同期信号VDに分離す
る必要がある。第3図に示す従来の同期分離回路で分離
された水平同期信号HDは、垂直ブランキング期間の周
期が正規のものと異なっているために、PLL回路の電
圧制御発振器(以下VCOと略す)の発振周波数が変動
して、映像信号の同期にジッタを生じる。
On the other hand, external synchronization circuits for video cameras often use PLL circuits for synchronization. A horizontal synchronization signal HD is used as a signal to be compared and synchronized in this PLL circuit. When using a composite synchronization signal as an external synchronization signal, it is necessary to separate it into a horizontal synchronization signal HD and a vertical synchronization signal VD. The horizontal synchronization signal HD separated by the conventional synchronization separation circuit shown in FIG. The oscillation frequency fluctuates, causing jitter in the synchronization of the video signal.

問題点を解決するための手段 本発明はコンポジット外部同期信号の水平同期信号でト
リガされる第1の単安定マルチバイブレータの出力パル
ス幅を水平同期パルス幅よりもやや大きく設定し、第1
の単安定マルチバイブレータの出力と遅延回路を通した
コンポジット同期信号とをNORゲートに入力すること
で垂直同期信号を分離し、さらに、出力パルス幅を水平
同期パルスの幅Hの約3/4Hに設定された第2の単安
定マルチバイブレータのトリガ端子につながるNORゲ
ートの入力端子に、前記第1の単安定マルチバイブレー
タの出力信号と第2の単安定マルチバイブレータ自身の
出力信号とを入力することによって、第2の単安定マル
チバイブレータからIH周期のパルス信号を出力するも
のであり、第2の単安定マルチバイブレータの出力信号
を微分回路およびインバータを通し、同インバータがら
IH周期の水平同期信号を得る構成である。
Means for Solving the Problems The present invention sets the output pulse width of the first monostable multivibrator that is triggered by the horizontal synchronization signal of the composite external synchronization signal to be slightly larger than the horizontal synchronization pulse width, and
The vertical synchronization signal is separated by inputting the output of the monostable multivibrator and the composite synchronization signal passed through the delay circuit into a NOR gate, and the output pulse width is made approximately 3/4H of the width H of the horizontal synchronization pulse. Inputting the output signal of the first monostable multivibrator and the output signal of the second monostable multivibrator itself to an input terminal of a NOR gate connected to a trigger terminal of the set second monostable multivibrator. This outputs an IH period pulse signal from the second monostable multivibrator, passes the output signal of the second monostable multivibrator through a differentiating circuit and an inverter, and outputs an IH period horizontal synchronizing signal from the same inverter. This is the configuration to obtain.

作用 本発明によると、第2の単安定マルチバイブレータから
出力されるパルス信号は、入力されたコンポジット外部
同期信号の水平同期信号に同期し、垂直ブランキング期
間の周期もIHになっている。従って、本発明の同期分
離回路をビデオカメラに使用した場合、その外部同期回
路を形成するPLL回路のVCOの発振周波数が変動し
ないために、映像信号の同期にジッタを生じることがな
い。
According to the present invention, the pulse signal output from the second monostable multivibrator is synchronized with the horizontal synchronization signal of the input composite external synchronization signal, and the period of the vertical blanking period is also IH. Therefore, when the synchronization separation circuit of the present invention is used in a video camera, since the oscillation frequency of the VCO of the PLL circuit forming the external synchronization circuit does not vary, jitter does not occur in the synchronization of the video signal.

実施例 第1図は本発明の同期分離回路であり、1はコンポジッ
ト外部同期信号入力端子、2は第1の単安定マルチバイ
ブレータ、3,4はNORゲート、5は第2の単安定マ
ルチバイブレータ、6゜7はインバータである。第2図
は第1図の同期分離回路の、垂直ブランキング期間にお
ける各部の信号波形を示したものである。
Embodiment FIG. 1 shows a synchronous separation circuit of the present invention, in which 1 is a composite external synchronous signal input terminal, 2 is a first monostable multivibrator, 3 and 4 are NOR gates, and 5 is a second monostable multivibrator. , 6°7 is an inverter. FIG. 2 shows signal waveforms at various parts of the synchronization separation circuit shown in FIG. 1 during the vertical blanking period.

以下、第2図の信号波形を参照して詳細に説明する。A detailed explanation will be given below with reference to the signal waveforms shown in FIG.

入力端子1に、コンポジット同期信号Aが入力されると
、その水平同期信号で第1の単安定マルチバイブレータ
2がトリガされ、タイミングコンデンサC1と抵抗R+
 との積C+R+の時定数で決まるパルス幅のパルス信
号Bを出力する。このC,R,の時定数は、パルス信号
Bのパルス幅が水平同期信号よりもやや大きくなるよう
設定されている。入力端子1に入力されたコンポジット
同期信号は、コンデンサC2と抵抗R2との積C2R2
の時定数をもつ遅延回路で第1の単安定マルチバイブレ
ータ2のトリガ入力がら同遅延回路の遅延時間だけ遅ら
せて、NORゲート3に入力される。NORゲート3の
他方の入力端子には、第1の単安定マルチバイブレータ
2の出力信号Bが入力されているために、NORゲート
3の出力は、垂直同期部分が分離されたパルス信号Cに
なる。NORゲート3の出力信号CをコンデンサC3お
よび抵抗R3からなる積分回路を介してインバータ6に
入力すると、インバータ6から垂直同期信号りが出力さ
れる。
When the composite synchronization signal A is input to the input terminal 1, the first monostable multivibrator 2 is triggered by the horizontal synchronization signal, and the timing capacitor C1 and the resistor R+
A pulse signal B having a pulse width determined by the time constant of the product C+R+ is output. The time constants of C and R are set so that the pulse width of pulse signal B is slightly larger than that of the horizontal synchronizing signal. The composite synchronization signal input to input terminal 1 is the product C2R2 of capacitor C2 and resistor R2.
The trigger input of the first monostable multivibrator 2 is delayed by the delay time of the first monostable multivibrator 2 through a delay circuit having a time constant of , and is then input to the NOR gate 3. Since the output signal B of the first monostable multivibrator 2 is input to the other input terminal of the NOR gate 3, the output of the NOR gate 3 becomes a pulse signal C with the vertical synchronization part separated. . When the output signal C of the NOR gate 3 is input to the inverter 6 via an integrating circuit consisting of a capacitor C3 and a resistor R3, the inverter 6 outputs a vertical synchronizing signal.

一方、第1の単安定マルチバイブレータ2の出力信号B
は、NORゲート4の一方の入力端子に入力され、第2
の単安定マルチバイブレータ5をトリガする。第2の単
安定マルチバイブレータ5の出力パルス幅は、約3/4
HになるようタイミングコンデンサC4および抵抗R4
で設定されている。このパルス信号EをNORゲート4
の他方の入力端子にフィードバックすることで、第2の
単安定マルチバイブレータ5は、3/4Hよリモ長い周
期のみでしかトリガされない。従って、第2図のパルス
信号Eに示すように、垂直ブランキング期間においても
第2の単安定マルチバイブレータ5はIHの周期でトリ
ガされるために、その出力信号Eは、入力されたコンポ
ジット同期信号に同期し、IH周期のパルス信号になる
On the other hand, the output signal B of the first monostable multivibrator 2
is input to one input terminal of the NOR gate 4, and the second
Trigger the monostable multivibrator 5. The output pulse width of the second monostable multivibrator 5 is approximately 3/4
Timing capacitor C4 and resistor R4 so that
is set. This pulse signal E is applied to the NOR gate 4.
By feeding back to the other input terminal of the second monostable multivibrator 5, the second monostable multivibrator 5 is triggered only at periods longer than 3/4H. Therefore, as shown in the pulse signal E in FIG. 2, since the second monostable multivibrator 5 is triggered at the IH period even during the vertical blanking period, its output signal E is It is synchronized with the signal and becomes a pulse signal with an IH cycle.

第2の単安定マルチバイブレータ5の出力信号Eはコン
デンサC5および抵抗R5でなる微分回路を介してイン
バータ7に入力される。この微分回路の定数c、、R5
は、インバータ7の出力パルス幅が約5μSになるよう
に設定される。従って、インバータ7の出力端子からは
パルス幅が約5μsでIH周期の水平同期信号Fが出力
される。
The output signal E of the second monostable multivibrator 5 is input to the inverter 7 via a differentiating circuit consisting of a capacitor C5 and a resistor R5. The constants c, , R5 of this differentiation circuit
is set so that the output pulse width of the inverter 7 is about 5 μS. Therefore, the output terminal of the inverter 7 outputs a horizontal synchronizing signal F with a pulse width of approximately 5 μs and an IH period.

発明の効果 本発明によると、同期分離回路から出力された水平同期
信号が、PLL回路の位相比較回路で内部発振された水
平同期信号と比較され、同期分離回路から水平同期信号
の周期が一定しているために、位相比較回路につながる
vCOの発振周波数は安定したものになる。ビデオカメ
ラの映像信号は、VCOから出力された信号を使って形
成される。従って、本発明の同期分離回路を応用したビ
デオカメラは、コンポジット外部同期信号で駆動した場
合、映像信号にジッタを生じることがない。
Effects of the Invention According to the present invention, the horizontal synchronization signal output from the synchronization separation circuit is compared with the horizontal synchronization signal internally oscillated by the phase comparison circuit of the PLL circuit, and the period of the horizontal synchronization signal from the synchronization separation circuit is kept constant. Therefore, the oscillation frequency of the vCO connected to the phase comparison circuit becomes stable. The video signal of the video camera is formed using the signal output from the VCO. Therefore, when a video camera to which the sync separation circuit of the present invention is applied is driven by a composite external sync signal, jitter does not occur in the video signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例同期分離回路の回路図、第2図
は第1図の各部の信号波形図、第3図は従来の同期分離
回路の回路図である。 1・・・・・・コンポジット外部同期信号入力端子、2
・・・・・・第1の単安定マルチバイブレータ、3,4
・・・・・・NORゲート、5・・・・・・第2の単安
定マルチバイブレータ、6,7・・・・・・インバータ
FIG. 1 is a circuit diagram of a synchronous separation circuit according to an embodiment of the present invention, FIG. 2 is a signal waveform diagram of each part of FIG. 1, and FIG. 3 is a circuit diagram of a conventional synchronous separation circuit. 1...Composite external synchronization signal input terminal, 2
・・・・・・First monostable multivibrator, 3, 4
...NOR gate, 5...second monostable multivibrator, 6,7...inverter.

Claims (1)

【特許請求の範囲】[Claims] コンポジット同期信号の水平同期パルスをトリガ入力す
る第1の単安定マルチバイブレータと前記第1の単安定
マルチバイブレータの出力信号および自らの出力信号の
論理合成信号をトリガ入力する第2の単安定マルチバイ
ブレータと、前記第1の単安定マルチバイブレータの出
力信号と前記コンポジット同期信号遅延回路を介してか
らの遅延信号との論理合成信号を積分回路を介して入力
するインバータと、第2の単安定マルチバイブレータの
出力信号を微分回路を介して入力するインバータとから
なる同期分離回路。
A first monostable multivibrator which receives a horizontal synchronization pulse of a composite synchronization signal as a trigger input, and a second monostable multivibrator which receives a trigger input with a logical composite signal of the output signal of the first monostable multivibrator and its own output signal. an inverter that inputs, via an integrator circuit, a logical composite signal of the output signal of the first monostable multivibrator and the delayed signal from the composite synchronization signal delay circuit; and a second monostable multivibrator. A synchronous separation circuit that consists of an inverter that inputs the output signal of the 2000 through a differentiating circuit.
JP6156387A 1987-03-17 1987-03-17 Synchronizing separator circuit Pending JPS63227280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6156387A JPS63227280A (en) 1987-03-17 1987-03-17 Synchronizing separator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6156387A JPS63227280A (en) 1987-03-17 1987-03-17 Synchronizing separator circuit

Publications (1)

Publication Number Publication Date
JPS63227280A true JPS63227280A (en) 1988-09-21

Family

ID=13174707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6156387A Pending JPS63227280A (en) 1987-03-17 1987-03-17 Synchronizing separator circuit

Country Status (1)

Country Link
JP (1) JPS63227280A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895483A (en) * 1981-12-01 1983-06-07 Pioneer Video Corp Separating circuit for horizontal synchronizing signal
JPS60206269A (en) * 1984-03-30 1985-10-17 Pioneer Electronic Corp Separating circuit for vertical synchronizing signal
JPS6216682A (en) * 1985-07-15 1987-01-24 Yokogawa Electric Corp Synchronizing separator circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895483A (en) * 1981-12-01 1983-06-07 Pioneer Video Corp Separating circuit for horizontal synchronizing signal
JPS60206269A (en) * 1984-03-30 1985-10-17 Pioneer Electronic Corp Separating circuit for vertical synchronizing signal
JPS6216682A (en) * 1985-07-15 1987-01-24 Yokogawa Electric Corp Synchronizing separator circuit

Similar Documents

Publication Publication Date Title
FI883670A0 (en) Clock signal generation system
JPS63227280A (en) Synchronizing separator circuit
EP0454153B1 (en) Synchronizing circuit
KR0161400B1 (en) The control signal generation apparatus of a stable image for digital image process
JPS61177871A (en) Television camera device
JP3405008B2 (en) Vertical sync signal circuit
JP2730031B2 (en) Drive circuit for solid-state image sensor
JP3219160B2 (en) Television signal processor
JPH0628382B2 (en) Vertical sync signal generation circuit
JPS625515B2 (en)
JPS6221114Y2 (en)
JPS63196175A (en) Monitoring camera apparatus
JPS6231270A (en) External synchronous circuit for video camera
JPS6286976A (en) Television camera device
JPS637078B2 (en)
JPS6218871A (en) Phase synchronizing device
JP2000156794A (en) External synchronization system and camera system using the same
JPH03195275A (en) Pedestal clamp circuit
JPH06245099A (en) Delay line device
JPH08223444A (en) External synchronization method for television receiver or the like
JPH0340667A (en) Synchronizing circuit for video signal
JPH03106268A (en) Synchronizing circuit for television camera
JPS6247032B2 (en)
JPH08205078A (en) Synchronizing signal generation circuit
JPH03295368A (en) Dc level control circuit