JPS63225850A - スレ−ブプロセツサのバスドライバ／レシ−バパワ制御方式 - Google Patents
スレ−ブプロセツサのバスドライバ／レシ−バパワ制御方式Info
- Publication number
- JPS63225850A JPS63225850A JP62059864A JP5986487A JPS63225850A JP S63225850 A JPS63225850 A JP S63225850A JP 62059864 A JP62059864 A JP 62059864A JP 5986487 A JP5986487 A JP 5986487A JP S63225850 A JPS63225850 A JP S63225850A
- Authority
- JP
- Japan
- Prior art keywords
- power
- slave processor
- processor
- slave
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000002411 adverse Effects 0.000 claims description 5
- 230000037431 insertion Effects 0.000 abstract 1
- 238000003780 insertion Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マルチプロセッサシステムに於いて。
システム全体のパワを“ＯＮ”Ｌ、た状態でスレーブプ
ロセッサ塔載回路を抜き差ししようとする際に問題とな
るバス上のアクティブデータに与える悪影響を除去する
ことを目的としたスレーブプロセッサのバスドライバ／
レシーバパワ制御方式に関するものである。
ロセッサ塔載回路を抜き差ししようとする際に問題とな
るバス上のアクティブデータに与える悪影響を除去する
ことを目的としたスレーブプロセッサのバスドライバ／
レシーバパワ制御方式に関するものである。
従来の技術
従来、この種のシステムでは、主プロセッサ、スレーブ
プロセッサ間を共通バスを用いてマルチ接続しているた
めに、スレーブプロセッサ塔載回路を抜き差しするとき
には、システム全体のパワを“ＯＦＦ”にする必要があ
った。
プロセッサ間を共通バスを用いてマルチ接続しているた
めに、スレーブプロセッサ塔載回路を抜き差しするとき
には、システム全体のパワを“ＯＦＦ”にする必要があ
った。
発明が解決しようとする問題点
上述した従来のマルチプロセッサシステムでは。
システム全体のパワを“ＯＮ”していれば、スレーブプ
ロセッサのバスドライバ／レシーバのパワも常に“ＯＮ
″状態となっていたために、この状態でスレーブプロセ
ッサ塔載回路を抜き差しすると、バス上のアクティブデ
ータに悪影響を与える可能性があるので、いったんシス
テム全体のパヮを“ＯＦＦ”しなければならないという
欠点があった。
ロセッサのバスドライバ／レシーバのパワも常に“ＯＮ
″状態となっていたために、この状態でスレーブプロセ
ッサ塔載回路を抜き差しすると、バス上のアクティブデ
ータに悪影響を与える可能性があるので、いったんシス
テム全体のパヮを“ＯＦＦ”しなければならないという
欠点があった。
本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、バス上の
アクティブデータに悪影響を与えることなく、システム
全体のパワを“ＯＮ”した状態でスレーブプロセッサ塔
載回路を抜き差しすることを可能としたスレーブプロセ
ッサの新規なバスドライバ／レシーバパワ制御方式を提
供することにある。
なされたものであり、従って本発明の目的は、バス上の
アクティブデータに悪影響を与えることなく、システム
全体のパワを“ＯＮ”した状態でスレーブプロセッサ塔
載回路を抜き差しすることを可能としたスレーブプロセ
ッサの新規なバスドライバ／レシーバパワ制御方式を提
供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係るマルチプロセッ
サシステムのバスドライバ／レシーバパワ制御方式は、
主プロセッサ、スレーブプロセッサ間にマルチ接続され
たいるデータバス以外に主プロセッサからスレーブプロ
セッサに対して１本ずつスレーブプロセッサのバスドラ
イバ／レシーバのパワの０Ｎ１０ＦＦ制御を行う制御線
を具備し、システム全体のパワを“ＯＮ”状態で前記ス
レーブプロセッサが塔載されている回路を抜き差ししよ
うとするときに、前記主プロセッサに接続されているタ
イプライタを操作して該主プロセッサから前記スレーブ
プロセッサに対して該スレーブプロセッサのバスドライ
バ／レシーバのパワを“ＯＦＦ”とするための信号を送
出し、バス上のアクティブデータに悪影響を与えないこ
とを特徴とする。
サシステムのバスドライバ／レシーバパワ制御方式は、
主プロセッサ、スレーブプロセッサ間にマルチ接続され
たいるデータバス以外に主プロセッサからスレーブプロ
セッサに対して１本ずつスレーブプロセッサのバスドラ
イバ／レシーバのパワの０Ｎ１０ＦＦ制御を行う制御線
を具備し、システム全体のパワを“ＯＮ”状態で前記ス
レーブプロセッサが塔載されている回路を抜き差ししよ
うとするときに、前記主プロセッサに接続されているタ
イプライタを操作して該主プロセッサから前記スレーブ
プロセッサに対して該スレーブプロセッサのバスドライ
バ／レシーバのパワを“ＯＦＦ”とするための信号を送
出し、バス上のアクティブデータに悪影響を与えないこ
とを特徴とする。
実施例
以下に本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図を参照するに、本発明に係るマルチプロセッサシ
ステムの一実施例は、主プロセッサ１、スレーブプロセ
ッサ（＃１）２、（＃２）３、（＃２ＳＧ ’） ４、
主プロセッサ１とすべてのスレーブプロセッサとを接続
しているデータバス５、スレーブプロセッサ（＃１）２
、（＃２）３、（＃２５１１ｆ ） ４に内蔵されてい
て、データバス５に対してデータを送受し、パワを“Ｏ
ＦＦ”にするとハイインピーダンスとなるバスドライバ
／レシーバ（＃１）８、（＃２）７、（＃２５Ｇ ＞
８、バスドライバ／レシーバ（＃１）８、（＃２）７
、（＃２５Ｇ ） ８のパワを制御するパワコントロー
ル（＃１）９、（＃２） Ｉｏ、（＃２５Ｇ ） １１
．パワコントロール（＃１） ９、（＃２） １０、（
＃２５Ｇ ） １１を制御する信号を主プロセッサ１よ
り運んでくる制御線（＃１）１２、（＃２）１３、（＃
２５Ｇ ＞ １４、主プロセッサ１に接続されていて、
パワコントロール（＃１）９、（＃２） ｔｏ、（＃２
５Ｇ ） ｔ＋へアクセス信号を送る命令を出すタイプ
ライタ１５から構成されている。
ステムの一実施例は、主プロセッサ１、スレーブプロセ
ッサ（＃１）２、（＃２）３、（＃２ＳＧ ’） ４、
主プロセッサ１とすべてのスレーブプロセッサとを接続
しているデータバス５、スレーブプロセッサ（＃１）２
、（＃２）３、（＃２５１１ｆ ） ４に内蔵されてい
て、データバス５に対してデータを送受し、パワを“Ｏ
ＦＦ”にするとハイインピーダンスとなるバスドライバ
／レシーバ（＃１）８、（＃２）７、（＃２５Ｇ ＞
８、バスドライバ／レシーバ（＃１）８、（＃２）７
、（＃２５Ｇ ） ８のパワを制御するパワコントロー
ル（＃１）９、（＃２） Ｉｏ、（＃２５Ｇ ） １１
．パワコントロール（＃１） ９、（＃２） １０、（
＃２５Ｇ ） １１を制御する信号を主プロセッサ１よ
り運んでくる制御線（＃１）１２、（＃２）１３、（＃
２５Ｇ ＞ １４、主プロセッサ１に接続されていて、
パワコントロール（＃１）９、（＃２） ｔｏ、（＃２
５Ｇ ） ｔ＋へアクセス信号を送る命令を出すタイプ
ライタ１５から構成されている。
次にその動作について説明する。システム全体のパワは
“ＯＮ”のままでスレーブプロセッサ塔載回路を抜き差
しするケースについて考える。
“ＯＮ”のままでスレーブプロセッサ塔載回路を抜き差
しするケースについて考える。
いま、主プロセッサ１とスレーブプロセッサ（＃１）２
、（＃２）３、（＃２５１１ｉ ） ４との間でデータ
が送受されている状態で、スレーブプロセッサ（＃２）
３にデータがアクセスされており、スレーブプロセッサ
（＃１）２を抜ぎ差しするものとする。パワコントロー
ル（＃１）９に制御線（＃１）１２を介してパワＯＦＦ
信号を送出せずに抜き差しする場合、主プロセッサ、ス
レーブプロセッサ間をマルチ接続しているデータバス５
上に、スレーブプロセッサ（＃１）２からのデータが載
ることがあり、アクティブデータを変化させる心配があ
る。そこで本方式では、スレーブプロセッサ（＃１）２
を抜き取る前にタイプライタ１５を操作して、主プロセ
ッサ１から制御線（＃１）１２を介して、パワＯＦＦ信
号を送出し、バスドライバ／レシーバ（＃１）８のパワ
を“ＯＦＦ”状態とすることでスレーブプロセッサ（＃
１）２を完全にシステムから切り離した状態にする。そ
して再び、スレーブプロセッサ（＃１）２を差し込んだ
後、機能を復活させたいときには、タイプライタＩ５を
操作して、制御線（＃１）１２からパワＯＮ信号を送出
し、バスドライバ／レシーバ（＃１）８のパワを“ＯＮ
”状態にすることによって、スレーブプロセッサ（＃１
）２をシステムに戻す。以上の方法でスレーブプロセッ
サ塔載回路の抜き差しを行えば、システム全体のパワが
“’ＯＮ”状態であっても、データバス上のアクティブ
データに悪影響を及ぼすことはない。
、（＃２）３、（＃２５１１ｉ ） ４との間でデータ
が送受されている状態で、スレーブプロセッサ（＃２）
３にデータがアクセスされており、スレーブプロセッサ
（＃１）２を抜ぎ差しするものとする。パワコントロー
ル（＃１）９に制御線（＃１）１２を介してパワＯＦＦ
信号を送出せずに抜き差しする場合、主プロセッサ、ス
レーブプロセッサ間をマルチ接続しているデータバス５
上に、スレーブプロセッサ（＃１）２からのデータが載
ることがあり、アクティブデータを変化させる心配があ
る。そこで本方式では、スレーブプロセッサ（＃１）２
を抜き取る前にタイプライタ１５を操作して、主プロセ
ッサ１から制御線（＃１）１２を介して、パワＯＦＦ信
号を送出し、バスドライバ／レシーバ（＃１）８のパワ
を“ＯＦＦ”状態とすることでスレーブプロセッサ（＃
１）２を完全にシステムから切り離した状態にする。そ
して再び、スレーブプロセッサ（＃１）２を差し込んだ
後、機能を復活させたいときには、タイプライタＩ５を
操作して、制御線（＃１）１２からパワＯＮ信号を送出
し、バスドライバ／レシーバ（＃１）８のパワを“ＯＮ
”状態にすることによって、スレーブプロセッサ（＃１
）２をシステムに戻す。以上の方法でスレーブプロセッ
サ塔載回路の抜き差しを行えば、システム全体のパワが
“’ＯＮ”状態であっても、データバス上のアクティブ
データに悪影響を及ぼすことはない。
発明の詳細
な説明したように、本発明によれば、主ブロセソサカラ
スレーブプロセソサのパワコントロールを制御すること
により、システム全体のパワが“ＯＮ”した状態で、抜
き差ししようとするスレーブプロセッサ塔載回路を完全
にシステムから切り離し、抜き差しの際に影響を受けや
すいデータバス上のアクティブデータを保護する効果が
得られる。
スレーブプロセソサのパワコントロールを制御すること
により、システム全体のパワが“ＯＮ”した状態で、抜
き差ししようとするスレーブプロセッサ塔載回路を完全
にシステムから切り離し、抜き差しの際に影響を受けや
すいデータバス上のアクティブデータを保護する効果が
得られる。
第１図は本発明によるスレーブプロセッサのバスドライ
バ／レシーバパワ制御方式の一実施例を示すブロック構
成図である。 １ 、、、 主フロセッサ、２．、、スレーブプロセッ
サ（＃１） 、３．、、スレーブプロセッサ（＃２）、
４００．スレーブプロセッサ（＃２５Ｂ ） 、５ 、
、、データバス、６００．バスドライバ／レシーバ（＃
ｌ）、７００．バスドライバ／レシーバ（＃２） 、８
．、。
バ／レシーバパワ制御方式の一実施例を示すブロック構
成図である。 １ 、、、 主フロセッサ、２．、、スレーブプロセッ
サ（＃１） 、３．、、スレーブプロセッサ（＃２）、
４００．スレーブプロセッサ（＃２５Ｂ ） 、５ 、
、、データバス、６００．バスドライバ／レシーバ（＃
ｌ）、７００．バスドライバ／レシーバ（＃２） 、８
．、。
Claims (1)
- 主プロセッサと複数のスレーブプロセッサから成り、共
通バスを経由して接続されているマルチプロセッサシス
テムに於いて、システム全体のパワを“ＯＮ”状態で前
記スレーブプロセッサが塔載されている回路を抜き差し
しようとするときに、前記主プロセッサに接続されてい
るタイプライタを操作して該主プロセッサから前記スレ
ーブプロセッサに対して該スレーブプロセッサのバスド
ライバ／レシーバのパワを“ＯＦＦ”とするための信号
を送出し、バス上のアクティブデータに悪影響を与えな
いことを特徴とするスレーブプロセッサのバスドライバ
／レシーバパワ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059864A JPS63225850A (ja) | 1987-03-14 | 1987-03-14 | スレ−ブプロセツサのバスドライバ／レシ−バパワ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059864A JPS63225850A (ja) | 1987-03-14 | 1987-03-14 | スレ−ブプロセツサのバスドライバ／レシ−バパワ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63225850A true JPS63225850A (ja) | 1988-09-20 |
Family
ID=13125465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059864A Pending JPS63225850A (ja) | 1987-03-14 | 1987-03-14 | スレ−ブプロセツサのバスドライバ／レシ−バパワ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63225850A (ja) |
-
1987
- 1987-03-14 JP JP62059864A patent/JPS63225850A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU589815B2 (en) | Bus interface circuit for digital data processor | |
| MY109682A (en) | Exchanging data and clock lines on multiple format data buses. | |
| JPS60192447A (ja) | 異常デ−タ受信防止回路 | |
| JPS63225850A (ja) | スレ−ブプロセツサのバスドライバ／レシ−バパワ制御方式 | |
| EP0344999A3 (en) | Data transmission system | |
| CN111984296B (zh) | 一种COMe板卡的双BIOS监控系统 | |
| JPS54136144A (en) | Shared input/output bus control unit | |
| JPS60169961A (ja) | バス拡張アダプタ制御方式 | |
| JPS6145271B2 (ja) | ||
| JPS5844427Y2 (ja) | 情報処理装置 | |
| JP2594280B2 (ja) | 活線挿抜方法 | |
| JPH0752377B2 (ja) | 電子回路基板 | |
| JPS5949240U (ja) | 多重化制御システム | |
| JPH01185757A (ja) | データ転送装置 | |
| JPS55153021A (en) | Data transfer system of multiprocessor system | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPS5622157A (en) | Process system multiplexing system | |
| JP2000215148A (ja) | Ｉｄｅ番号変更装置 | |
| JPH0256011A (ja) | パネル挿抜方法 | |
| JPH1049267A (ja) | 電源制御システム | |
| JPH0776946B2 (ja) | 多重書きフアイルサブシステム | |
| JPH08101808A (ja) | パーソナルコンピュータシステムのｄｍａ要求信号制御方式 | |
| JPH06326681A (ja) | 集中監視または集中制御回路 | |
| JPS5674726A (en) | Automatic return control system at the time of fault | |
| JPH0782468B2 (ja) | 転送制御装置 |