JPS63224294A - 電気配線を形成する方法 - Google Patents

電気配線を形成する方法

Info

Publication number
JPS63224294A
JPS63224294A JP5846887A JP5846887A JPS63224294A JP S63224294 A JPS63224294 A JP S63224294A JP 5846887 A JP5846887 A JP 5846887A JP 5846887 A JP5846887 A JP 5846887A JP S63224294 A JPS63224294 A JP S63224294A
Authority
JP
Japan
Prior art keywords
electrical wiring
wiring
offset printing
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5846887A
Other languages
English (en)
Inventor
舜平 山崎
晃 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5846887A priority Critical patent/JPS63224294A/ja
Publication of JPS63224294A publication Critical patent/JPS63224294A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「本発明の利用分野」 この発明は低コスト化を図るために、プリント基板等の
基板上に電気配線を精密印刷する方法を提案するにある
また、サーマルヘッド、イメージセンサ、液晶表示装置
等、絶縁基板上に配線を有する装置において、電気配線
を精密印刷す−る方法を提案するにある。
「従来の技術」 従来のプリント基板はガラスエポキシ等の絶縁基板上に
銅箔を貼り付け、公知であるフォトリソグラフィ一工程
を用いて、ウェットエツチング法により回路を形成する
手法がとられていた。
マタサーマルヘソド等の装Uの場合においては絶縁体で
あるセラミック基1反上にAuを中心とする導電金属を
基板表面全体にイオンブレーティング法等により蒸着し
、公知であるフォトリソグラフィーを用いてウェットエ
ツチング法により回路を形成する手法がとられていた。
「発明が解決しようとする問題点」 半導体素子の端子を入れる穴と穴のピン間隔は0.1イ
ンチ(2,45mm)で、この間に3本以上の回路を描
く高密度プリント配線板のパターン形成はもっばらフォ
トリソグラフィー法が用いられていた。
プリント配線板にドライフィルムを貼り、この上に露光
、現像という写真技術で配線パターンを描いて、不要部
分を溶剤で溶かしてパターンを形成する方法が採られて
きた。
この方法に使用される銅箔およびドライフィルム、現像
液等の材料費が高価であるとともに、露光装置も高価で
あるために、製造原価をあげていた。
さらに、フォトリソグラフィー法はその工程が複雑であ
りまたその工程にかかる所要時間も長くこの方法自身が
コスト高につながっていた。
またサーマルヘッド、イメージセンサ、液晶表示装置の
電極パターン形成時のフォトレジストしかりである。
かかる問題を解決するため、導電性のあるインクをオフ
セント印刷法により直接形成することで配線のベースと
なる銅箔、フォトレジスト、現像液等の材料費を省くこ
とができ、コストの低減を行うものがあった。
この方法はガラス質層を表面に有するガラス、ガラスエ
ポキシ、セラミック等の絶縁基板上に、または既に配線
の設けられた基板上にガラス質の絶縁層を形成したその
上に銀、金、銅、鉛、ニッケル、炭素鉄、アルミ、錫の
うち少なくとも1種類の金属粉または少なくとも1種類
を含む合金属物を全体量の20重量%以上望ましくは3
0〜70%をその組成比率に含み、かつ600℃以下の
融点を示すガラス粉体を組成比10重量%以上を含む導
電性インクを公知のオフセット印刷法により1〜20μ
m程度の膜厚を有するパターンの印刷を行うものであり
、この膜厚は必要とする抵抗値と導電物の種類、パター
ンの大きさより決定されるものであり、本発明により制
約されるものではない。ただし同一パターンを重ね印刷
することにより、目的の膜厚は自由にコントロール可能
である。
次にこの印刷パターンを大気圧中望ましくは非酸化性雰
囲気において、400〜700℃の温度にて焼成を行う
以上により電気的な導体が得られ、プロセスの省略化が
図れるとともに、前記材料費の省略ができ、製造コスト
の低減が可能となった。
然しなから、イメージセンサ−1液晶表示装置等におい
て基板上に直接半導体集積回路チップを載せる(以下C
OGという)場合に、この方法を用いようとすると基板
上の配線において配線が接触せずに交差する部分が必ず
必要になる。このような場合には、この方法は使用でき
ないという問題点があった。
〔問題を解決するための手段〕
本願発明はこのようなCOGを行う場合に必要な絶縁基
板上の多層配線を印刷法により形成する方法を提供する
ものであります。すなわち表面にガラス質層を有する絶
縁基板上もしくは表面にガラス質層を有する基板上にオ
フセット印刷法を用いて少な(とも1種類以上の導電金
属粉を含有し、かつ600°C以下の融点を示すガラス
フリットを含有する印刷用インクを用いて第1のオフセ
ント印刷することにより、前記絶縁基板上に電気配線パ
ターンを形成し、加熱処理を施し、第1の電気配線とし
た後、前記電気配線の少なくとも1部分をおおって、絶
縁物を前記電気配線と同様のオフセット印刷法により形
成した後さらに導電ペーストを用いて同様のオフセント
印刷法により前記絶縁物上に第1の電気配線の一部を接
続する第2の電気配線パターンを印刷した後加熱処理を
施し第2の電気配線とし絶縁基板上に多層構造を有する
電気配線を形成する方法であります。
さらにこの第2の電気配線パターン形成時に第1の電気
配線上に第2の電気配線と同一材料にてCOG用のバン
プを形成することも本発明においては可能でありまず。
以下、実施例により本発明を説明する。
「実施例」 第1図に本発明の工程、第2図に本発明により作成した
第1の電気配線(2)の様子の拡大図を示す0.1 μ
mを平均粒径とする銀粉を55%、低融点のガラスフリ
ットを30%、それにオフセット印刷の為のアマニ油を
15%の組成重量比となる導電インクを使用した。
第3図に本発明に使用したオフセット印刷機の概要を示
す。
3木からなる練りロール(61(7) +8)により導
電性インクを練ることでオフセット版(9)にのせるイ
ンクの量を一定量に調整する。版にのったインクは展色
板θ0)により転写されて、さらにガラス基板(1)に
転写する方法をとっている。
導電粒子が銀であることにより、その抵抗率から本実施
例では8μmの厚みを必要とすることより、4μm厚印
刷を2回繰り返して行った。
その後第4図に示す温度勾配により、銀の焼成とガラス
フリットの溶融によるガラス基板への密着性を上げる作
業を行った。
その結果得られた第1の電気配線(2)の抵抗値を表1
に示す。
表1 次に他のオフセット版により第1の電気配線を少なくと
も1部分おおってkl物、例えばポリイミド樹脂を印刷
し、100℃15分、350°C60分の加熱処理を施
し、第1図(B)に示すように絶縁物(3)を形成した
。この場合使用する絶縁物は下地絶縁基板(1)及び第
1の電気配線(2)に対してぬれ性の良ぃものであれば
他の材料を使用することが可能である。
こうして絶縁物(3)を形成した後この絶縁物(3)上
に第1の電気配線の一部を電気的に接続する第2の電気
配線パターンを同様にオフセット印別法により形成した
。この場合用いるインクとしては導電性の高い導電ペー
スト例えばAgペーストを用い印刷後、180℃30分
の熱処理を施し、第1図(C)のように第2電気配線(
4)を形成し、多層配線を行った。
本実施例ではこの時COGの際必要なICチ、プの接続
のためのバンプ(5)を第1の配線(2)上に同時に形
成し、工程数の減少を行った。
以上のような方法により、絶縁基板上に一部多層配線を
ふくむ電気配線を形成することができた。
本発明は本実施のみに限定されることなく巾広い応用が
可能である。
「効果」 導電インクをオフセット法を用いて印刷作成することで
プロセスの数を減らし、材料費を省くことで製造コスト
の低減ができた。
スクリーン印刷法では200μmビ、チが限界であった
が、100μmピッチ以下まで安定して可能になった。
基板上にガラス質層を設け、ガラス粉体をインクに混合
した事により安定した密着強度を得ることができた。
また本発明によりCOG等で必要な簡単な多層配線を低
コストで実現することが可能となった。
さらに多層電気配線形成と同時にCOGの際に必要なバ
ンプを形成することができ、よりコストの低減を行える
ことができた。
【図面の簡単な説明】
第1図は本発明の製造工程を示す。 第2図は本発明により形成された電気配線パターンを示
す。 第3図は本発明で用いた印刷機の概略図を示す。 第4図は印刷されたパターンの焼成条件を示す。

Claims (1)

  1. 【特許請求の範囲】 1、表面にガラス質層を有する絶縁基板上もしくは表面
    にガラス質層を有する基板上にオフセット印刷法を用い
    て少なくとも1種類以上の導電金属粉を含有し、かつ6
    00℃以下の融点を示すガラスフリットを含有する印刷
    用インクを用いて第1のオフセット印刷することにより
    、前記絶縁基板上に電気配線パターンを形成し、加熱処
    理を施し、第1の電気配線とした後、前記電気配線の少
    なくとも1部分をおおって、絶縁物を前記電気配線と同
    様のオフセット印刷法により形成した後さらに導電ペー
    ストを用いて同様のオフセット印刷法により前記絶縁物
    上に第1の電気配線の一部を接続する第2の電気配線パ
    ターンを印刷した後加熱処理を施し第2の電気配線とし
    絶縁基板上に多層構造を有する電気配線を形成する方法
    。 2、特許請求の範囲第2項において前記第2の電気配線
    パターン形成時に第1の電気配線上に第2の電気配線と
    同一材料にてバンプを形成することを特徴とする電気配
    線を形成する方法。
JP5846887A 1987-03-12 1987-03-12 電気配線を形成する方法 Pending JPS63224294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5846887A JPS63224294A (ja) 1987-03-12 1987-03-12 電気配線を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5846887A JPS63224294A (ja) 1987-03-12 1987-03-12 電気配線を形成する方法

Publications (1)

Publication Number Publication Date
JPS63224294A true JPS63224294A (ja) 1988-09-19

Family

ID=13085261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5846887A Pending JPS63224294A (ja) 1987-03-12 1987-03-12 電気配線を形成する方法

Country Status (1)

Country Link
JP (1) JPS63224294A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810862A (ja) * 1981-07-14 1983-01-21 Matsushita Electric Ind Co Ltd 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810862A (ja) * 1981-07-14 1983-01-21 Matsushita Electric Ind Co Ltd 固体撮像装置

Similar Documents

Publication Publication Date Title
US3729819A (en) Method and device for fabricating printed wiring or the like
JP2001160672A (ja) 受動部品を埋め込む方法
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JPS63224294A (ja) 電気配線を形成する方法
JP2646688B2 (ja) 電子部品の半田付け方法
JPS60117796A (ja) 多層配線基板及びその製造方法
JPS63192295A (ja) 精密電気配線の作成方法
CA1249065A (en) Process for forming silver conductors on a substrate
JP2001015930A (ja) 多層配線基板およびその製造方法
JPS63192294A (ja) 精密電気配線の作成方法
JPS61113298A (ja) スル−ホ−ル印刷法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP3059689B2 (ja) 配線基板の製造方法
JPH06152104A (ja) セラミック回路基板の製造方法
JPH0237734A (ja) Icチップの実装方法
JPS58196095A (ja) 多層セラミツク回路基板の製造方法
JPS62271495A (ja) 回路基板への予備はんだ供給方法
JPS59141293A (ja) 多層配線基板
JPH10112586A (ja) 印刷回路板の製造方法
JPS6318691A (ja) 導電ペ−スト回路表面のメタライズ法
JPH0380358B2 (ja)
JPH0582951A (ja) 半導体部品の実装方法
JPH0646675B2 (ja) セラミツク多層回路基板およびその製造方法
JPH0821780B2 (ja) 積層複合セラミック基板およびその製造方法
JPS63192292A (ja) プリント回路基板の製造方法