JPS6322402B2 - - Google Patents

Info

Publication number
JPS6322402B2
JPS6322402B2 JP56135888A JP13588881A JPS6322402B2 JP S6322402 B2 JPS6322402 B2 JP S6322402B2 JP 56135888 A JP56135888 A JP 56135888A JP 13588881 A JP13588881 A JP 13588881A JP S6322402 B2 JPS6322402 B2 JP S6322402B2
Authority
JP
Japan
Prior art keywords
wire
layer
copper
surface treatment
treatment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56135888A
Other languages
English (en)
Other versions
JPS5838406A (ja
Inventor
Nobuo Ogasa
Akira Ootsuka
Kazunao Kudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP56135888A priority Critical patent/JPS5838406A/ja
Publication of JPS5838406A publication Critical patent/JPS5838406A/ja
Publication of JPS6322402B2 publication Critical patent/JPS6322402B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Insulated Conductors (AREA)

Description

【発明の詳細な説明】
本発明は、ダイオード、整流素子等の半導体装
置用リード線、真空管、表示管、電球等のガラス
封着用リード線等として使用されるジユメツト線
に関し、特に表面処理層とその下地の銅層と密着
性を向上したジユメツト線に関するものである。 ジユメツト線は第1図に示す如く、鉄−ニツケ
ル合金芯材1の外周に無酸素銅2を被覆した後、
その表面にガラスとのぬれ、接着に際して有利な
ように、亜酸化銅(Cu2O)からなる酸化皮膜
(表面処理層)3が形成されたものである。 上記の構成ではCu2O皮膜とCu素地との密着強
度が弱いので、Cu層表面に形成したCu2O皮膜
が、リード線の加工工程で剥離することがある。
また、Cu2O皮膜形成のための加熱工程で、Cu層
が著しく軟化するので、Cu層がリード線の加工
工程(特に切断工程)で変形が大きく、ダレが生
じ易い、等の問題点がある。 さらに説明を補足すると、従来Siダイオード用
ジユメツト線は切断後、CP線と溶接されてリー
ド線として用いられているが、最近の面実装の動
向に対処するためのチツプダイオードではジユメ
ツト線をヘツデイング加工し、そのまゝ封着する
方式が用いられ始めている。従つて表面処理層の
密着性が良く、強度なヘツデイング加工をしても
酸化銅の剥離が生じないジユメツト線が必要にな
る。 本発明は、上記の点に鑑みなされたもので、表
面処理層と銅層との間の密着性を更に向上させ、
ジユメツト線使用時の信頼性を向上させることの
できるジユメツト線を提供するもので、その特徴
は、現在の被覆銅層の材質を無酸素銅から、Zr
を0.05〜0.60重量%含有する銅合金に変えたこと
にある。 本発明において、表面処理層とは、主として亜
酸化銅層からなる層で、硼砂を含まない、あるい
は含んだ層を意味する。 以下、本発明を図面を用いて実施例により説明
する。 〔実施例 1〕 ニツケル42%、残部鉄から成る二元合金の棒に
Zrを0.15%添加した無酸素銅を冷間圧接法やろう
付法などの方法で被覆接着させた棒を、引伸と焼
鈍をくり返して0.5mmφの銅被覆鉄ニツケル合金
線(以下素線と記す)を作製し、第2図に示すよ
うな表面処理層形成装置により表面処理層形成処
理を行つた。先ず素線4を供給機5から送出し、
電気炉またはガスバーナー等の加熱装置6で加熱
して亜酸化銅層を形成し、水槽7中で冷却し、巻
取機8に巻取る。加熱装置6による加熱温度は
800〜1000℃である。 なお比較のためZrを添加しない無酸素銅を用
いた従来のものについても同様の処理を行つた。 この間、本発明のジユメツト線と従来のものと
の相違は、使用する無酸素銅の組成のみで他の点
については全く従来の設備、条件などを適用する
ことができる。 このようにして得られた本発明によるジユメツ
ト線と従来のジユメツト線とのそれぞれの表面処
理層の密着強度を測定した結果は表1に示した通
りである。 表面処理層の密着強度の試験は、ジユメツト線
を各種半径を有する線に巻きつけた時に、表面処
理層の剥離が生じる最大半径を示す方法によつ
た。すなわち、剥離が生じる半径が小さい程、密
着強度が大きいと言うことになる。 表1より、Zrの添加量が多くなる程表面処理
層と下地銅層の密着強度が大きくなることが分
る。
【表】
【表】 本発明において、Zrの添加量を0.05〜0.60%に
規定したのは、0.05%未満では、本発明の表面処
理層(Cu2O皮膜)の密着性向上の効果が得られ
ず、Cu層の耐熱強度上昇も認められず、また0.60
%を越えると、Zrの均一含有が難しく、Zr−Cu
合金の製造が困難となり、導電性も低下するから
である。 本発明に係るジユメツト線の効果は (1) 結晶粒界部に選択生成するZrO2による
keying effectによる密着性向上で、Cu2O皮膜
とCu素地間の密着性が向上する。 (2) ジユメツト線の表面処理(加熱酸化)工程で
のCu層の軟化が抑止できるので、ジユメツト
線の加工工程でCu層の変形(切断部のダレ)
が小さくなる。 等である。
【図面の簡単な説明】
第1図はジユメツト線の構造を示す断面図、第
2図はジユメツト線の製造において表面処理層を
形成する装置の一例を示す図である。 1…ニツケルと鉄の二元合金、2…銅層、3…
表面処理層、4…銅被覆鉄ニツケル合金線(素
線)、5…供給機、6…加熱装置、7…水槽、8
…巻取機。

Claims (1)

    【特許請求の範囲】
  1. 1 銅被覆鉄ニツケル合金線の表面に表面処理層
    を形成して成るジユメツト線において、被覆銅層
    の材質がZr0.05〜0.60重量%を含有する銅合金よ
    り成ることを特徴とするジユメツト線。
JP56135888A 1981-08-29 1981-08-29 ジユメツト線 Granted JPS5838406A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56135888A JPS5838406A (ja) 1981-08-29 1981-08-29 ジユメツト線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56135888A JPS5838406A (ja) 1981-08-29 1981-08-29 ジユメツト線

Publications (2)

Publication Number Publication Date
JPS5838406A JPS5838406A (ja) 1983-03-05
JPS6322402B2 true JPS6322402B2 (ja) 1988-05-11

Family

ID=15162133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56135888A Granted JPS5838406A (ja) 1981-08-29 1981-08-29 ジユメツト線

Country Status (1)

Country Link
JP (1) JPS5838406A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142124A (en) * 1978-04-27 1979-11-06 Sumitomo Electric Ind Ltd Dumet wire
JPS559435A (en) * 1978-07-07 1980-01-23 Toshiba Corp Composite wire

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142124A (en) * 1978-04-27 1979-11-06 Sumitomo Electric Ind Ltd Dumet wire
JPS559435A (en) * 1978-07-07 1980-01-23 Toshiba Corp Composite wire

Also Published As

Publication number Publication date
JPS5838406A (ja) 1983-03-05

Similar Documents

Publication Publication Date Title
JP3883543B2 (ja) 導体基材及び半導体装置
JPH11181593A (ja) 銅被覆アルミニウム線の製造方法
JPS59145553A (ja) 複合構造体及びその形成方法
US4096983A (en) Bonding copper leads to gold film coatings on alumina ceramic substrate
US3209450A (en) Method of fabricating semiconductor contacts
JP2975246B2 (ja) 電気接点用Snめっき線とその製造方法
JPS59155161A (ja) 半導体素子のボンデイング用ワイヤ
JP2000057850A (ja) 銅被覆アルミニウム線および絶縁銅被覆アルミニウム線
JP3303594B2 (ja) 耐熱銀被覆複合体とその製造方法
JPH01257356A (ja) 半導体用リードフレーム
JPS6322402B2 (ja)
JPS5827334B2 (ja) ジユメツト線
JPH01289021A (ja) 銅被覆鋼撚線の製造方法
JP2000113730A (ja) 複合軽量化リボン線、絶縁複合軽量化リボン線およびこれらの製造方法
JP2002329741A (ja) 銅ボンディングワイヤー
JPS6047682B2 (ja) ジユメット線
JPH058276B2 (ja)
US3186084A (en) Process for securing a conductor to a semiconductor
JP2000030538A (ja) 銅被覆アルミニウム線および絶縁銅被覆アルミニウム線
JP2000040417A (ja) 銅被覆アルミニウム線および絶縁銅被覆アルミニウム線
JPH061798B2 (ja) リ−ドフレ−ム
JPH07118223B2 (ja) はんだ付け可能な軽量耐熱マグネットワイヤ
JPH0398210A (ja) 複合金属めっき線
JP3700924B2 (ja) 電解コンデンサ用リード線とその製造方法
JPS5837923B2 (ja) 耐熱性配線用電気導体