JPS63223845A - 実時間ガ−ベジコレクシヨン処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 本発明は、コピー法に準拠した実時間ガーベジコレクシ
ョン（以下ＧＣとも言う）を行う場合、処理系が参照す
る論理的なアドレスと実際にデータが格納されているメ
モリアドレスとを分離し、それらを変換するテーブルお
よび新しいデータのメモリ上への割付けやガーベジコレ
クションのためのデータの移動とテーブルの書換え処理
を行うガーベジコレクタ専用のプロセッサを設けること
によってコピー法に準拠した実時間型のガーベジコレク
ションを高速に行い、プログラムのコードサイズをコン
パクトにする事の可能な処理装置について開示している
。

［産業上の利用分野］ 本発明は、１ｊＳｐ、　Ｐｒｏｌｏｇ等の記号処理言語
をもちいた人工知能用のソフトウェアの処理において、
現在使用中のメモリの領域に使用済で不要になったデー
タが堆積して使用可能な領域が不足した場合に、新たな
領域を確保するためのガーベジコレクションに関するも
のであって、特に、現在実行中の言語に係る記号処理を
停止することなく、これと並行的に領域の確保を行なう
実時間ガーベジコレクションに係る。

［従来の技術］ ＬＩＳＰ、　Ｐｒｏｌｏｇ等の記号処理言語では、ＧＣ
による記号処理停止が、制御などの即答性が要求される
問題となっている。

そのため、ＧＣによる記号処理の停止を回避する方法と
して、記号処理と並行してＧＣを行うような実時間型の
ガーベジコレクションの方式がいくつか提案されている
。

これらのうち、コピー法にもとづく実時間ＧＣ方式が現
在もっとも実用的である。

この方式では、記憶領域は２つに分離され、記号処理は
どちらか一方の空間を使って行なわれる。そして領域が
使い尽されるとＧＣが起動される。−捨型のコピーＧＣ
方式では、この時点でユーザープログラムから参照可能
な有効なデータを、いままで使用していた空間（旧空間
）からもう一方の空間（新空間）へ一度に移動するので
、その期間中は記号処理が中断されるので、その中断時
間が長いという問題がある。

これに対して実時間型のコピ一方式では、移動する有効
データの個数を記号処理に大きな影響を与えない程度の
数（Ｋ個）に制限し、Ｋ個の移動が終わった時点で記号
処理を再開する。このように有効データの移動処理を記
号処理プログラムの実行と並行して複数回に分割して行
うことで、ＧＣによる処理の中断を短く抑えている。

第３図は、このような従来の実時間型のコピ一方式を説
明する図であって、５１はＣＰＵ、５２はメモリの旧空
間、５３はメモリの新空間。

５４はデータバス、５５はアドレスバス、５６はＣＧで
移動されたデータ、５７は移動先を表す特殊なポインタ
であることを示すタグ、５８は移動先アドレスを表して
いる。また、英字符Ａは旧空間の移動済のデータ、Ｂは
旧空間の移動前のデータ、Ｃは新空間のデータとその流
れ等を示している。

［発明が解決しようとする問題点］ 前述のようにコピー法に準拠した実時間ＧＣ方式を用い
れば、ＧＣによる記号処理の中断を有効時間内に抑える
ことができる。しかし記号処理を完全に中断して、デー
タの移動を一度に済せて空間を切換える一括型のコピ一
方式と異なり、データの移動をに個ずつ分割して行うた
め、ＧＣが開始されてから終了するまでの間はＧｃと記
号処理プログラムは交互に実行されることになる。この
間は、記号処理プログラムから参照されるデータが新、
旧両方の空間に存在し、しかも旧空間にある場合は、Ｇ
Ｃの操作によってすでに新空間へ移動されたデータであ
る可能性がある。そのなめ記号処理プログラムが正しく
動作するためにはプログラムから見える総てのデータが
新空間にあることを保証する必要がある。これはプログ
ラムからの有効データへの参照の総てについてそのデー
タを用いるまえに データが新旧どちらの空間にあるかを調べ、第３図に英
字符Ｃで示したように、新空間にある場合は、そのデー
タをそのまま用いれば良いが 旧空間にある場合には ＧＣにより既に移動済である可能性があり、もし移動済
ならば第３図において、英字符Ａで示すように該当する
データの位置に移動先アドレスが書かれているので、そ
れを読み込みそのアドレスにアクセスするという動作を
することになる。

また、第３図中の英字符Ｂに示すように旧空間で移動す
る前のデータである場合には、データを新空間の空き領
域へ移動したのちその位置に新しい移動先のアドレスを
書いておくという操作が必要となることを意味する。第
３図における英字筒Ｂで示される動作は一括型のＧＣの
場合も必要な操作であり、ＧＣの仕事の一部として還元
されるので問題ないが、英字筒Ｃで示されるような条件
判断は特にＧＣ中でなかった場合は全く無駄に終わる操
作であり、一方、英字筒Ａで示される操作も一括型では
必要のない操作で、結果として実時間型ＧＣの処理系の
速度を一括型ＧＣを行う処理系と比較して著しく低下さ
せる。さらに、これらの余分な処理を行うためにインタ
プリタや組込関数のコードサイズも非常に大きくなって
しまうという問題点があった。

本発明はこのような従来の問題点に鑑み、簡潔な構成で
効率的な処理を行なうことのできる実時間型のガーベジ
・コレクション方式を提供することを目的としている。

［問題点を解決するための手段］ 本発明によれば上述の目的は前記特許請求の範囲に記載
した手段により達成される。すなわち１本発明は１ｌＳ
ｐ、　Ｐｒｏｌｏｇ等の記号処理言語においてコピー法
に準拠した実時間ガーベジコレクションを行う場合、処
理系が参照する論理的なアドレスと実際にデータが格納
されているメモリアドレスとを分離し、それらを変換す
るテーブルおよび新しいデータのメモリ上への割付けや
ガーベジコレクションのためのデータの移動とテーブル
の書換え処理を行うガーベジコレクタ専用のプロセッサ
を設けることによって、実時間型のガーベジコレクショ
ンを高速に行い、プログラムのコードサイズをコンパク
トにすることの可能な実時間型ガーベジコレクションの
処理装置である。

以下本発明の構成と作用に関し実施例の図面に基づいて
詳細に説明する。

［実施例］ 第１図は本発明の一実施例のブロック図であり、第２図
は実施例の動作を説明する図である。

同図において、１は言語処理系の記号動作を行うための
処理系用ＣＰＵ（以下ＬＰＣＰＵとも言う　）である。

また２は変換テーブルであり、ＧＣ処理に利用するため
のＧＣフラグ部２２を持っている。３は実際にデータを
格納している記憶装置である。４はデータの移動と変換
テーブルの書換えを行うＧＣ用ＣＰＵ（以下ＧＣＣＰＵ
とも言う　）である、これは５〜８のレジスタをもちこ
れらは順に、次に処理系側で利用可能な（空いている）
記憶装置上の実アドレス、ＧＣ処理のために次にデータ
を移動する実アドレス（移動先）および移動するデータ
を決めるために次にスイープする実アドレス、および次
に利用可能なアドレス変換テーブル上の位置、すなわち
論理アドレスを保持している。１０はＬＰＣＰＵとＧＣ
ＣＰＵから供給されるアドレスの排他制御を行うための
制御装置である。さらに１１．１２はＬＰＣＰＵがあら
たにデータ格納用の領域要求をＧＣＣＰＵに対して行う
ためとＧＣ処理のはじめにＧＣＣＰＵがＬＰＣＰＵヘガ
ーベジコレクションのルートの転送を要求するための割
込信号線である。１３はＬＰＣＰＵ、ＧＣＣＰＵおよび
記憶装置間でデータを転送するためのバスである。

アドレス変換テーブル２は処理系から見えている論理的
なアドレス（以下論理アドレスと略）を記憶装置３上の
実際にデータが格納されているアドレス（以下実アドレ
スと略）に変換するためのテーブルであり、論理アドレ
スに対応する番地に、実アドレスが格納されている。さ
らに変換テーブル２はマルチボート化されており、２系
統の読出しとアドレスが異なれば読み出しと書込みを同
時にできる構成となっている。また記憶装置上３のデー
タが含むアドレスは、総て論理アドレスである。ＬＰＣ
ＰＵＩ、ＧＣＣＰＵ４とも論理アドレスによってのみ、
すなわちアドレス変換テーブル２を経由してのみデー夕
を参照する。また論理アドレスでみた場合のデータの内
容を書き換えるのはＬＰＧＰＵＩのみである。さらにＧ
ＣＣＰｔＪ４だけがアドレス変換テーブル２を書き換え
る事が可能であるような構成となっている。

以下、第１図および第２図に基づいてその動作を説明す
る。

■初期設定として、アドレス変換テーブル２のＧＣラフ
ラフ２２をクリアする。レジスタ５．６は使用する半空
間の先頭アドレスに、またレジスタ７は終端アドレスに
設定される。またレジスタ８はアドレス変換テーブルの
先頭、すなわち論理アドレスの先頭値にセットされる。

■プログラムの実行に伴って、新たにデータを割、り当
てる必要が生じると、ＬＰＣＰＵＩはＧＣＣＰＵ４に対
してトラップをかける。

■ＧＣＣＰＵ４は次に利用可能な論理アドレス、即ち、
変換テーブル２上の位置をレジスタ８に保持しているの
で、即座にこのアドレスを新しいデータの論理アドレス
としてデータバス１３を通してＬＰＣＰＵＩへ通達する
。そのあとレジスタ５に保持している、次に利用可能な
実アドレスをレジスタ８で示される変換テーブル、上の
場所へ書き込む。

■さらにＧＣＣＰＵ４はレジスタ８が示す位置からアド
レス変換テーブル２を走査し、この次に利用可能な論理
アドレスを発見する。それはそこに書かれている実アド
レスが、ＧＣ中ならば新空間をさし、ＧＣ中でないなら
ば現在使用中でない空間を指していて、しかもＧＣフラ
グ２２がセットされていない場所の位置として識別でき
る。

■最後にＧＣＣＰＵ４はレジスタ５をデクリメントする
。この値がレジスタ６の値を越えるともはやその空間に
は利用できる領域がないのでＧＣ処理が記号処理と並行
して開始される。

■ＧＣ処理が開始されると、ＧＣＣＰＵ４はまずＬＰＣ
ＰＵＩヘトラップをかけてスタック、インターンされた
シンボル、レジスタといったいわゆるＧＣのためのルー
トの論理アドレスをＬＰＣＰＵＩからデータバス１３を
通して受けとり、この論理アドレスに対応する実アドレ
ス上のデータをＧＣＣＰＵのレジスタ６で示される位置
ヘアドレス６をインクリメントしながら順次移動する。

移動にともないアドレス変換テーブルの実アドレスを新
しい移動先の実アドレスへ書き換えて、ＧＣフラグをセ
ットしていく。

この後、ＧＣＣＰＵ４はレジスタ７で示される実アドレ
ス上に移動されてきたデータの内容（これは論理アドレ
スである）を新たなルートの論理アドレスとみなして上
記の操作をレジスタ７をインクリメントしながら、レジ
スタ７がレジスタ６に追い付くまで繰り返す。

■処理中にレジスタ６がレジスタ５に追い付いてしまう
と、もはやその空間には使用可能な領域がなくなるので
、ＧＣＣＰＵ４は空間をフリップする。すなわち■にあ
げた操作をそれまで利用していなかった半空間について
行う。

■ＬＰＣＰＵＩで実行される記号処理プログラムからの
データの参照は総て論理アドレスであり、これがアドレ
ス変換テーブル２で変換されて記憶装置に対する実際の
参照がおこなわれる。

■本方式では、このようなコピー法に準拠した実時間型
のガーベジコレクションのための処理がＧ　ＣＣＰ　Ｕ
’４によりＬＰＣＰｔＪｌとは原則として非同期に並行
して進行する。ただし記憶装置に対してＬＰＣＰＵＩと
ＧＣＣＰＵ４のアクセスが競合した場合は制御装置１０
によってＬＰＣＰＵＩからのアクセスが優先されＧＣＣ
ＰＵ４からのアクセスは待たされる。

（発明の効果］ 以上説明したように本発明の方式によれば、アドレスを
処理系から見える論理アドレスと、実際にデータが格納
される実アドレスに分離し、変換テーブルを用いた管理
を行っているので、ＬＰＣＰＵすなわち言語処理系はつ
ねに（即ちＧＣ処理が並行して行なわれている間も）論
理アドレスによってデータを参照すればよく、記憶装置
上に格納されているアドレスも論理アドレスであるので
、ＬＰＣＰＵは読み込んだデータおよび書き込むデータ
をそのまま用いることができる。すなわちデータ参照に
ともなってその存在場所を判定するための処理が全く不
必要となり、実時間ガーベジ・コレクションを行うこと
による、処理時間のオーバーヘッドを全く０とすること
ができる。

更に、上記利点に加えて、処理系が行うニーサブログラ
ムの実行による記号処理とガーベジコレクションの処理
が２つのプロセッサにより、ある程度並列に非同期で実
行されるので、−活量ＧＣを行う処理系よりも実行速度
が向上することが期待される。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の詳細な説明する図、第３図は従来の実時間のコピ一
方式を説明する図である。 １・・・・・・処理系用ＣＰＵ、２・・・・・・変換テ
ーブル、３・・・・・・記憶装置、４・・・・・・ＧＣ
用ｃｐｕ、５〜８・・・・・・レジスタ、１０・・・・
・・制御装置、１１．１２・・・・・・割込信号線、１
３・・・・・・データバス、２２・・・・・・ＧＣフラ
グ 代理人　弁理士　井　析　貞　一 本発明の一実施例のブロック図 浄　ｌ　図 ５〜６　レジスタ 実施枦１の動作を説明する図 第　２　図

Claims (1)

【特許請求の範囲】
1. 記憶装置上の空間を２分して、一方の空間に未使用のた
   め廃棄したデータが堆積することにより使用可能な領域
   がなくなるかまたはその恐れがあるとき、必要なデータ
   を他方の空間に移送して該新たな空間を用いることによ
   り使用可能な空間の拡大を図る方式の、記号処理言語に
   おけるコピー法に基づく実時間ガーベジコレクションを
   行なう方式であって、処理系のプロセッサ（１）とガー
   ベジコレクション用のプロセッサ（４）を設けると共に
   、処理系のプロセッサの用いる論理アドレスと、記憶装
   置（３）上の実アドレスとを対応せしめたアドレス変換
   テーブル（２）を設け、前記ガーベジコレクション用の
   プロセッサが、該記憶装置上の旧空間から新空間へのデ
   ータを移送するに際し、前記アドレス変換テーブル上の
   論理アドレスと記憶装置上の実アドレスとの対応を調整
   することを特徴とする実時間ガーベジコレクション処理
   装置。