JPH06295265A - 仮想記憶制御における命令中断情報格納制御方法 - Google Patents
仮想記憶制御における命令中断情報格納制御方法Info
- Publication number
- JPH06295265A JPH06295265A JP5080588A JP8058893A JPH06295265A JP H06295265 A JPH06295265 A JP H06295265A JP 5080588 A JP5080588 A JP 5080588A JP 8058893 A JP8058893 A JP 8058893A JP H06295265 A JPH06295265 A JP H06295265A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- memory
- area
- interruption information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 ＴＬＢとＴＬＢを無効化するためのフラッシ
ュレジスタとを備えたアドレス変換機構において、ＣＰ
ＵによるＴＬＢの無効化制御を簡単化し、ＴＬＢ無効化
に要する時間を短縮することにある。 【構成】 発行された命令の論理アドレスを実アドレス
に変換するアドレス変換で変換例外が検出された場合に
中断される中央処理装置の状態に関する命令中断情報を
格納するメモリ上の退避領域をタスク固有領域内に設け
るとともに、該退避領域のアドレスをメモリ上の固定領
域に設定し、変換例外の検出により命令処理を中断した
中央処理装置は、上記固定領域に設定されているアドレ
スを読み出し、該アドレスにより定まるメモリ上の退避
領域に命令中断情報を格納する処理を行うことを特徴と
する。
ュレジスタとを備えたアドレス変換機構において、ＣＰ
ＵによるＴＬＢの無効化制御を簡単化し、ＴＬＢ無効化
に要する時間を短縮することにある。 【構成】 発行された命令の論理アドレスを実アドレス
に変換するアドレス変換で変換例外が検出された場合に
中断される中央処理装置の状態に関する命令中断情報を
格納するメモリ上の退避領域をタスク固有領域内に設け
るとともに、該退避領域のアドレスをメモリ上の固定領
域に設定し、変換例外の検出により命令処理を中断した
中央処理装置は、上記固定領域に設定されているアドレ
スを読み出し、該アドレスにより定まるメモリ上の退避
領域に命令中断情報を格納する処理を行うことを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ・システ
ムの仮想記憶制御技術に関するものであり、特にアドレ
ス変換処理時に変換例外が検出された際の命令中断情報
の効率的な格納制御方法に関する。
ムの仮想記憶制御技術に関するものであり、特にアドレ
ス変換処理時に変換例外が検出された際の命令中断情報
の効率的な格納制御方法に関する。
【０００２】
【従来の技術】仮想記憶方式のコンピュータ・システム
では、アプリケーションプログラム中の命令のアドレス
は仮想空間の論理アドレスで表されており、命令実行時
にメモリの実アドレスに変換してメモリアクセスが行わ
れる。仮想空間はセグメントおよびページを用いて管理
され、実メモリの実空間に対して動的に割り当てる仮想
記憶制御が行われる。
では、アプリケーションプログラム中の命令のアドレス
は仮想空間の論理アドレスで表されており、命令実行時
にメモリの実アドレスに変換してメモリアクセスが行わ
れる。仮想空間はセグメントおよびページを用いて管理
され、実メモリの実空間に対して動的に割り当てる仮想
記憶制御が行われる。
【０００３】アプリケーションプログラム中で発行され
た命令の論理アドレスを実アドレスに変換する処理にお
いて、変換先の実アドレスが存在しない場合、つまりそ
の仮想アドレスを含む仮想空間の仮想ページに対して実
メモリの実ページの割り当てが行われていないときは、
アドレス変換が不可能であるため変換例外として検出さ
れ、ＯＳに割り込みが行われて実ページの割り当て処理
が行われる。
た命令の論理アドレスを実アドレスに変換する処理にお
いて、変換先の実アドレスが存在しない場合、つまりそ
の仮想アドレスを含む仮想空間の仮想ページに対して実
メモリの実ページの割り当てが行われていないときは、
アドレス変換が不可能であるため変換例外として検出さ
れ、ＯＳに割り込みが行われて実ページの割り当て処理
が行われる。
【０００４】ところで単純な機能を実行する命令では、
処理の途中で変換例外が発生した場合でも実ページを割
り当てた後で再度最初から実行させることが可能であ
る。しかし、多くの機能を持たせた命令の処理の途中で
変換例外が発生した場合は、命令を最初から再実行する
ことができないことが多い。たとえば１つの領域の複数
のデータを他の領域に１命令で転送する機能をもつＭＯ
ＶＥ（領域転送）命令の場合、途中のデータの転送先ア
ドレスの変換で変換例外が発生するとその時点では転送
元の領域の転送済みデータの一部が既に破壊されていて
命令の再実行が不可能となっていることがある。このた
め、変換例外による割り込みで命令処理を中断し、その
ときのＣＰＵ状態を復元するのに必要な中断情報を退避
しておいて、実ページの割り当て後にＣＰＵ状態を復元
し、命令処理を中断した時点から再開する制御が行われ
ている。次にその制御の詳細を説明する。
処理の途中で変換例外が発生した場合でも実ページを割
り当てた後で再度最初から実行させることが可能であ
る。しかし、多くの機能を持たせた命令の処理の途中で
変換例外が発生した場合は、命令を最初から再実行する
ことができないことが多い。たとえば１つの領域の複数
のデータを他の領域に１命令で転送する機能をもつＭＯ
ＶＥ（領域転送）命令の場合、途中のデータの転送先ア
ドレスの変換で変換例外が発生するとその時点では転送
元の領域の転送済みデータの一部が既に破壊されていて
命令の再実行が不可能となっていることがある。このた
め、変換例外による割り込みで命令処理を中断し、その
ときのＣＰＵ状態を復元するのに必要な中断情報を退避
しておいて、実ページの割り当て後にＣＰＵ状態を復元
し、命令処理を中断した時点から再開する制御が行われ
ている。次にその制御の詳細を説明する。
【０００５】図３は従来例における命令中断情報の格納
制御方法を示す説明図である。図において、１はＣＰＵ
であり、ハードウェア機能を表している。２はＯＳ（オ
ペレーティングシステム）であり、３はメモリ、４は命
令中断情報が退避される固定領域、５はタスクを管理す
る制御情報が設定されるタスク制御領域（ＴＣＢ）を示
している。またないしは動作手順を表す番号であ
る。また図４は、固定領域とタスク制御領域の情報内容
を示す。
制御方法を示す説明図である。図において、１はＣＰＵ
であり、ハードウェア機能を表している。２はＯＳ（オ
ペレーティングシステム）であり、３はメモリ、４は命
令中断情報が退避される固定領域、５はタスクを管理す
る制御情報が設定されるタスク制御領域（ＴＣＢ）を示
している。またないしは動作手順を表す番号であ
る。また図４は、固定領域とタスク制御領域の情報内容
を示す。
【０００６】ＣＰＵは、命令処理中にアクセスする仮想
アドレスに実メモリが割り当てられていない場合、まず
命令処理を中断し、変換例外割り込みを発生させるが
、この時、同時に変換例外を発生した仮想アドレスと
命令の処理を再開するために必要なＣＰＵ内部の情報
（中断情報）をメモリ上の固定領域４に退避し、中断
状態であることを記憶するためプログラム状態語（ＰＳ
Ｗ）内に中断を表示するフラグ（ＩＲフラグ）をセット
する。
アドレスに実メモリが割り当てられていない場合、まず
命令処理を中断し、変換例外割り込みを発生させるが
、この時、同時に変換例外を発生した仮想アドレスと
命令の処理を再開するために必要なＣＰＵ内部の情報
（中断情報）をメモリ上の固定領域４に退避し、中断
状態であることを記憶するためプログラム状態語（ＰＳ
Ｗ）内に中断を表示するフラグ（ＩＲフラグ）をセット
する。
【０００７】オペレーティング・システム（ＯＳ）は変
換例外割り込みが発生すると例外を起こした仮想アドレ
スに実メモリを割り当てる処理を行う。この処理で入
出力が必要な場合は、中断情報をタスク制御領域（ＴＣ
Ｂ）の退避領域に転送して退避し、例外を発生したタス
クを待ち状態にして他のタスクを実行状態にする。
換例外割り込みが発生すると例外を起こした仮想アドレ
スに実メモリを割り当てる処理を行う。この処理で入
出力が必要な場合は、中断情報をタスク制御領域（ＴＣ
Ｂ）の退避領域に転送して退避し、例外を発生したタス
クを待ち状態にして他のタスクを実行状態にする。
【０００８】ＯＳは、実メモリの割り当てが終了すると
中断情報をＴＣＢからメモリ固定領域に復元し、例外を
発生させたタスクを実行状態に戻し、制御をタスクに渡
す。
中断情報をＴＣＢからメモリ固定領域に復元し、例外を
発生させたタスクを実行状態に戻し、制御をタスクに渡
す。
【０００９】ＣＰＵは、ＰＳＷのＩＲフラグによって中
断状態であることを判断し、中断情報から命令処理の状
態を復元し、例外が発生した所から処理を再開する。
ここで中断された命令を再開するために必要な中断情報
はＣＰＵを構成するハードウェアのアーキテクチャによ
って異なってくる。一般にそのデータ量は数バイトから
数百バイトの範囲となる。たとえばＭＯＶＥ命令の場合
は、アドレス２個とカウンタ１個分の領域が必要であ
り、１０進系の演算命令の場合は、中間演算結果として
１６桁のデータを格納する必要があるためデータ量は多
くなる。従来の仮想記憶制御装置においては、中断情報
を格納するための領域はＣＰＵアーキテクチャで一義的
に規定されたメモリ固定領域（固定アドレス／固定長）
であった。
断状態であることを判断し、中断情報から命令処理の状
態を復元し、例外が発生した所から処理を再開する。
ここで中断された命令を再開するために必要な中断情報
はＣＰＵを構成するハードウェアのアーキテクチャによ
って異なってくる。一般にそのデータ量は数バイトから
数百バイトの範囲となる。たとえばＭＯＶＥ命令の場合
は、アドレス２個とカウンタ１個分の領域が必要であ
り、１０進系の演算命令の場合は、中間演算結果として
１６桁のデータを格納する必要があるためデータ量は多
くなる。従来の仮想記憶制御装置においては、中断情報
を格納するための領域はＣＰＵアーキテクチャで一義的
に規定されたメモリ固定領域（固定アドレス／固定長）
であった。
【００１０】このため、ＯＳは、実際の中断情報の有効
長に係わらず、規定された固定長の領域をＴＣＢなどの
領域に退避し、そこから復元しているが、退避／復元す
る情報に多くの無駄な部分を含む場合があった。また、
ＣＰＵを再設計した結果、ＣＰＵの内部状態を規定する
情報が増加した場合、中断情報も増加し、ＯＳを変更す
る必要があった。
長に係わらず、規定された固定長の領域をＴＣＢなどの
領域に退避し、そこから復元しているが、退避／復元す
る情報に多くの無駄な部分を含む場合があった。また、
ＣＰＵを再設計した結果、ＣＰＵの内部状態を規定する
情報が増加した場合、中断情報も増加し、ＯＳを変更す
る必要があった。
【００１１】
【発明が解決しようとする課題】本発明は、アドレス変
換の際の変換例外発生時に命令中断情報を格納するＯＳ
の処理において無駄な転送処理をなくすとともに、ＯＳ
を改変することなく共通に適用できるＣＰＵのアーキテ
クチャの範囲を拡大できるようにＯＳの処理を最適化す
ることを目的としている。
換の際の変換例外発生時に命令中断情報を格納するＯＳ
の処理において無駄な転送処理をなくすとともに、ＯＳ
を改変することなく共通に適用できるＣＰＵのアーキテ
クチャの範囲を拡大できるようにＯＳの処理を最適化す
ることを目的としている。
【００１２】
【課題を解決するための手段】本発明では、命令中断情
報を格納する退避領域として、ＣＰＵの命令中断情報の
最大情報量に見合った大きさの領域を、ＯＳがタスク固
有の領域に設定する。一方、メモリの固定領域には、そ
のアドレスのみを格納してＣＰＵから参照可能にする。
これによって、従来のように固定領域に命令中断情報を
格納してからタスク制御ブロック（ＴＣＢ）などにさら
に転送する処理は不要となる。
報を格納する退避領域として、ＣＰＵの命令中断情報の
最大情報量に見合った大きさの領域を、ＯＳがタスク固
有の領域に設定する。一方、メモリの固定領域には、そ
のアドレスのみを格納してＣＰＵから参照可能にする。
これによって、従来のように固定領域に命令中断情報を
格納してからタスク制御ブロック（ＴＣＢ）などにさら
に転送する処理は不要となる。
【００１３】また本発明では、命令中断情報の最大情報
量をＯＳに通知する手段を備え、ＯＳは通知された最大
情報量の値に基づいてタスク固有領域内に設定する命令
中断情報退避領域の大きさを定める。これにより、ＣＰ
Ｕのアーキテクチャの違いにより命令中断情報の最大情
報量が変わっても、ＯＳ自体を改変することなく容易に
適合させることができる。
量をＯＳに通知する手段を備え、ＯＳは通知された最大
情報量の値に基づいてタスク固有領域内に設定する命令
中断情報退避領域の大きさを定める。これにより、ＣＰ
Ｕのアーキテクチャの違いにより命令中断情報の最大情
報量が変わっても、ＯＳ自体を改変することなく容易に
適合させることができる。
【００１４】それによる本発明の構成は、仮想記憶方式
のコンピュータ・システムで、かつ、発行された命令の
論理アドレスを実アドレスに変換するアドレス変換で変
換例外が検出された場合に中断される中央処理装置の状
態に関する命令中断情報を退避するシステムにおいて、
中央処理装置に対して該命令中断情報を格納するメモリ
上の位置を指定する手段を設け、ＯＳは該命令中断情報
を格納するメモリ上の退避領域をタスク固有領域内に設
けるとともに、該退避領域のアドレスをメモリ上の固定
領域または中央処理装置の制御レジスタに設定し、変換
例外の検出により命令処理を中断した中央処理装置は、
上記固定領域または中央処理装置の制御レジスタに設定
されているアドレスを読み出し、該アドレスにより定ま
るメモリ上の退避領域に命令中断情報を格納する処理を
行い、中断した命令を再開する場合は上記固定領域また
は中央処理装置の制御レジスタに設定されているアドレ
スにより定まるメモリ上の命令中断情報を読み出して、
中央処理装置の内部状態を復旧する処理を行うことを特
徴とする。
のコンピュータ・システムで、かつ、発行された命令の
論理アドレスを実アドレスに変換するアドレス変換で変
換例外が検出された場合に中断される中央処理装置の状
態に関する命令中断情報を退避するシステムにおいて、
中央処理装置に対して該命令中断情報を格納するメモリ
上の位置を指定する手段を設け、ＯＳは該命令中断情報
を格納するメモリ上の退避領域をタスク固有領域内に設
けるとともに、該退避領域のアドレスをメモリ上の固定
領域または中央処理装置の制御レジスタに設定し、変換
例外の検出により命令処理を中断した中央処理装置は、
上記固定領域または中央処理装置の制御レジスタに設定
されているアドレスを読み出し、該アドレスにより定ま
るメモリ上の退避領域に命令中断情報を格納する処理を
行い、中断した命令を再開する場合は上記固定領域また
は中央処理装置の制御レジスタに設定されているアドレ
スにより定まるメモリ上の命令中断情報を読み出して、
中央処理装置の内部状態を復旧する処理を行うことを特
徴とする。
【００１５】図１は、本発明の原理説明図である。図に
おいて、１は仮想記憶方式のＣＰＵであり、アプリケー
ションプログラムの命令を実行する際に命令中の論理ア
ドレスを実アドレスに変換するアドレス変換機構を備え
ている。該当する実ページが存在せず変換例外が検出さ
れると、その命令処理を中断し、ＯＳに割り込む。実ペ
ージの割り当て処理が完了すると中断状態を復元し、命
令処理を再開する。
おいて、１は仮想記憶方式のＣＰＵであり、アプリケー
ションプログラムの命令を実行する際に命令中の論理ア
ドレスを実アドレスに変換するアドレス変換機構を備え
ている。該当する実ページが存在せず変換例外が検出さ
れると、その命令処理を中断し、ＯＳに割り込む。実ペ
ージの割り当て処理が完了すると中断状態を復元し、命
令処理を再開する。
【００１６】２はＯＳであり、仮想空間を実メモリに割
り当てる仮想記憶制御機能をもつ。また変換例外発生時
にＣＰＵ１の命令中断情報を退避するための領域を、そ
の最大情報量として指定された大きさでかつＣＰＵ１か
ら参照可能に設定する機能をもつ。
り当てる仮想記憶制御機能をもつ。また変換例外発生時
にＣＰＵ１の命令中断情報を退避するための領域を、そ
の最大情報量として指定された大きさでかつＣＰＵ１か
ら参照可能に設定する機能をもつ。
【００１７】３はメモリであり、ＣＰＵ１に対する主記
憶として機能する。６はタスク固有領域であり、ＯＳ２
がタスク毎に資源として獲得するタスク制御ブロック
（ＴＣＢ）などの領域である。
憶として機能する。６はタスク固有領域であり、ＯＳ２
がタスク毎に資源として獲得するタスク制御ブロック
（ＴＣＢ）などの領域である。
【００１８】７は命令中断情報退避領域であり、ＯＳ２
によって設定され、変換例外発生時にＣＰＵ１によって
命令中断情報が格納される。８はメモリの固定領域であ
り、命令中断情報退避領域７の先頭アドレスがＯＳ２に
よって設定され、ＣＰＵ１によって命令中断時あるいは
命令中断復旧時に参照され、退避領域７にアクセスが行
われる。
によって設定され、変換例外発生時にＣＰＵ１によって
命令中断情報が格納される。８はメモリの固定領域であ
り、命令中断情報退避領域７の先頭アドレスがＯＳ２に
よって設定され、ＣＰＵ１によって命令中断時あるいは
命令中断復旧時に参照され、退避領域７にアクセスが行
われる。
【００１９】
【作用】図１に示されている本発明の動作を、図中の手
順番号ないしを参照して説明する。
順番号ないしを参照して説明する。
【００２０】ＯＳ２は、アプリケーションプログラムの
ジョブ実行に際して、タスクを生成する毎にタスク資源
の１つとしてメモリ３にタスク固有領域６を獲得し、同
時に命令中断情報退避領域７の設定と、固定領域８への
アドレスの格納とを行う。ＯＳ２が設定する退避領域
７の大きさはコマンドにより外部から指定可能にされ、
ＣＰＵアーキテクチャの相違あるいは変更などによる命
令中断情報の最大情報量の変化に容易に適応できるよう
にする。
ジョブ実行に際して、タスクを生成する毎にタスク資源
の１つとしてメモリ３にタスク固有領域６を獲得し、同
時に命令中断情報退避領域７の設定と、固定領域８への
アドレスの格納とを行う。ＯＳ２が設定する退避領域
７の大きさはコマンドにより外部から指定可能にされ、
ＣＰＵアーキテクチャの相違あるいは変更などによる命
令中断情報の最大情報量の変化に容易に適応できるよう
にする。
【００２１】ＣＰＵ１は、実行中の命令のアドレス変換
で論理アドレスを実アドレスに変換できずに、変換例外
を検出すると、命令処理を中断し、固定領域８からア
ドレスを読み出し、そのアドレスで退避領域７にアクセ
スして命令中断情報を格納し、ＯＳ２に割り込みを上
げる。
で論理アドレスを実アドレスに変換できずに、変換例外
を検出すると、命令処理を中断し、固定領域８からア
ドレスを読み出し、そのアドレスで退避領域７にアクセ
スして命令中断情報を格納し、ＯＳ２に割り込みを上
げる。
【００２２】ＯＳ２は、変換例外による割り込みによ
り、変換例外となった変換対象の論理アドレスを含む仮
想ページに実ページを割り当て、必要であればページ・
イン／アウトの入出力処理を行う。この割り込み処理
が終了すると、ＣＰＵ１は、再び固定領域８のアドレス
により退避領域７にアクセスし、命令中断情報を読み出
してＣＰＵの中断状態を復元し、命令処理を再開する
。
り、変換例外となった変換対象の論理アドレスを含む仮
想ページに実ページを割り当て、必要であればページ・
イン／アウトの入出力処理を行う。この割り込み処理
が終了すると、ＣＰＵ１は、再び固定領域８のアドレス
により退避領域７にアクセスし、命令中断情報を読み出
してＣＰＵの中断状態を復元し、命令処理を再開する
。
【００２３】このような動作を行うことによって、変換
例外の割り込み処理でＯＳが入出力処理を行う場合も命
令中断情報を再退避する必要がないため、処理時間が短
縮され、また命令中断情報の最大情報量をＯＳに指定で
きるため命令中断情報の最大情報量のみが異なるような
種々のＣＰＵに対して同じＯＳを適用することが可能と
なる。
例外の割り込み処理でＯＳが入出力処理を行う場合も命
令中断情報を再退避する必要がないため、処理時間が短
縮され、また命令中断情報の最大情報量をＯＳに指定で
きるため命令中断情報の最大情報量のみが異なるような
種々のＣＰＵに対して同じＯＳを適用することが可能と
なる。
【００２４】
【実施例】図２に本発明の実施例を示す。図２におい
て、１はＣＰＵ、２はＯＳ、３はメモリ、８は中断情報
退避領域のアドレスを格納する固定領域、９は中断情報
の最大バイト数をＯＳに通知するための特殊命令であ
り、１０は中断情報の最大バイト数を設定するために用
意された固定領域である。１１−０，１１−１，…，１
１−Ｎは、それぞれタスク０，タスク１，…，タスクＮ
の資源つまりＴＣＢなどのタスク固有の領域である。１
２−０，１２−１，…，１２−Ｎは、それぞれタスク
０，タスク１，…，タスクＮの資源内に割り付けられた
中断情報退避領域であり、中断情報の最大バイト数分の
大きさをもつ。
て、１はＣＰＵ、２はＯＳ、３はメモリ、８は中断情報
退避領域のアドレスを格納する固定領域、９は中断情報
の最大バイト数をＯＳに通知するための特殊命令であ
り、１０は中断情報の最大バイト数を設定するために用
意された固定領域である。１１−０，１１−１，…，１
１−Ｎは、それぞれタスク０，タスク１，…，タスクＮ
の資源つまりＴＣＢなどのタスク固有の領域である。１
２−０，１２−１，…，１２−Ｎは、それぞれタスク
０，タスク１，…，タスクＮの資源内に割り付けられた
中断情報退避領域であり、中断情報の最大バイト数分の
大きさをもつ。
【００２５】特殊命令９は、オぺランド・アドレスで指
定したメモリの固定領域１０にオペランドで指定した中
断情報最大バイト数の値を格納する命令であり、管理者
はこの特殊命令を発行して、ＣＰＵ１のアーキテクチャ
に最適の中断情報最大バイト数をＯＳ２に指示する。
定したメモリの固定領域１０にオペランドで指定した中
断情報最大バイト数の値を格納する命令であり、管理者
はこの特殊命令を発行して、ＣＰＵ１のアーキテクチャ
に最適の中断情報最大バイト数をＯＳ２に指示する。
【００２６】ＯＳ２は、タスクを生成するごとにメモリ
３上にタスク資源を１１−０，１１−１，…，１１−Ｎ
のように割り付ける。その際、固定領域１０を参照して
先に格納されている中断情報最大バイト数を読み出し、
その値の大きさ分の中断情報退避領域を、１２−０，１
２−１，…，１２−Ｎのようにそれぞれ各タスク資源１
１−０，１１−１，…，１１−Ｎ内に設定する。実行状
態にあるタスクの中断情報退避領域へのポインタとなる
アドレスは、ＯＳ２によって固定領域８に格納される。
ＯＳ２が実行するタスクを切り替えるとき、固定領域８
内のアドレスもタスク固有の退避領域に対応させて更新
する。ＣＰＵ１のファームウェアあるいは制御プログラ
ムは、どのタスクを実行しているときでも、アドレス変
換時に変換例外が検出されると、固定領域８にアクセス
し、アドレスを読み出してそれがポイントするタスク資
源内の退避領域に中断情報を格納する。
３上にタスク資源を１１−０，１１−１，…，１１−Ｎ
のように割り付ける。その際、固定領域１０を参照して
先に格納されている中断情報最大バイト数を読み出し、
その値の大きさ分の中断情報退避領域を、１２−０，１
２−１，…，１２−Ｎのようにそれぞれ各タスク資源１
１−０，１１−１，…，１１−Ｎ内に設定する。実行状
態にあるタスクの中断情報退避領域へのポインタとなる
アドレスは、ＯＳ２によって固定領域８に格納される。
ＯＳ２が実行するタスクを切り替えるとき、固定領域８
内のアドレスもタスク固有の退避領域に対応させて更新
する。ＣＰＵ１のファームウェアあるいは制御プログラ
ムは、どのタスクを実行しているときでも、アドレス変
換時に変換例外が検出されると、固定領域８にアクセス
し、アドレスを読み出してそれがポイントするタスク資
源内の退避領域に中断情報を格納する。
【００２７】ＯＳ２が、変換例外の割り込み処理で変換
に失敗した論理アドレスのページに実ページを割り当て
た後、ディスク装置との間で入出力処理を行う必要が生
じた場合、実行中であったタスクを待ち状態にして他の
実行可能なタスクを起動するが、待ち状態にしたタスク
のメモリ資源の退避領域には既に中断情報が格納されて
いるので、図３の従来例のような転送処理を行う必要は
ない。
に失敗した論理アドレスのページに実ページを割り当て
た後、ディスク装置との間で入出力処理を行う必要が生
じた場合、実行中であったタスクを待ち状態にして他の
実行可能なタスクを起動するが、待ち状態にしたタスク
のメモリ資源の退避領域には既に中断情報が格納されて
いるので、図３の従来例のような転送処理を行う必要は
ない。
【００２８】
【発明の効果】本発明によれば、変換例外が検出された
ときの中断情報は、固定領域にではなくタスク固有の領
域にＣＰＵによって直接格納されるため処理が簡潔とな
り、効率化される。
ときの中断情報は、固定領域にではなくタスク固有の領
域にＣＰＵによって直接格納されるため処理が簡潔とな
り、効率化される。
【００２９】また本発明では、ＣＰＵのアーキテクチャ
が変更されて中断情報の最大情報量が変化しても、前述
した特殊命令を発行してＯＳに新しい最大情報量を容易
に通知することができる。そのためＯＳ自体を修正する
ことなくＣＰＵアーキテクチャの変更あるいは異なるア
ーキテクチャのＣＰＵに適応させることができ開発負担
を軽減させることができる。
が変更されて中断情報の最大情報量が変化しても、前述
した特殊命令を発行してＯＳに新しい最大情報量を容易
に通知することができる。そのためＯＳ自体を修正する
ことなくＣＰＵアーキテクチャの変更あるいは異なるア
ーキテクチャのＣＰＵに適応させることができ開発負担
を軽減させることができる。
【図１】本発明の原理説明図である。
【図２】本発明実施例の説明図である。
【図３】従来例の説明図である。
【図４】従来例におけるメモリの固定領域とタスク制御
領域の情報内容の説明図である。
領域の情報内容の説明図である。
１ ＣＰＵ ２ ＯＳ ３ メモリ ６ タスク固有領域（ＴＣＢ） ７ 命令中断情報退避領域 ８ メモリの固定領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒木 悟 石川県河北郡宇ノ気町字宇野気ヌ98番地の ２ 株式会社ピーエフユー内 (72)発明者 野田 敬人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 浦田 正博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 仮想記憶方式のコンピュータ・システム
で、かつ、発行された命令の論理アドレスを実アドレス
に変換するアドレス変換で変換例外が検出された場合に
中断される中央処理装置の状態に関する命令中断情報を
メモリ上に避するシステムにおいて、 中央処理装置に対して該命令中断情報を格納するメモリ
上の位置を指定する手段を設け、ＯＳは該命令中断情報
を格納するメモリ上の退避領域をタスク固有領域内に設
けるとともに、該退避領域のアドレスをメモリ上の固定
領域または中央処理装置の制御レジスタに設定し、 変換例外の検出により命令処理を中断した中央処理装置
は、上記固定領域または中央処理装置の制御レジスタに
設定されているアドレスを読み出し、該アドレスにより
定まるメモリ上の退避領域に命令中断情報を格納する処
理を行い、中断した命令を再開する場合は上記固定領域
または中央処理装置の制御レジスタに設定されているア
ドレスにより定まるメモリ上の命令中断情報を読み出し
て、中央処理装置の内部状態を復旧する処理を行うこと
を特徴とする仮想記憶制御における命令中断情報格納制
御方法。 - 【請求項２】 請求項１において、命令中断情報の最大
情報量をＯＳに通知する手段を設け、ＯＳは生成したタ
スク毎に命令中断情報の最大情報量に見合う大きさの退
避領域をメモリ上のタスク固有領域内に設定することを
特徴とする仮想記憶制御における命令中断情報格納制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08058893A JP3163196B2 (ja) | 1993-04-07 | 1993-04-07 | 仮想記憶制御における命令中断情報格納制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08058893A JP3163196B2 (ja) | 1993-04-07 | 1993-04-07 | 仮想記憶制御における命令中断情報格納制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295265A true JPH06295265A (ja) | 1994-10-21 |
| JP3163196B2 JP3163196B2 (ja) | 2001-05-08 |
Family
ID=13722509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08058893A Expired - Fee Related JP3163196B2 (ja) | 1993-04-07 | 1993-04-07 | 仮想記憶制御における命令中断情報格納制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163196B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140315A (ja) * | 2007-12-07 | 2009-06-25 | Nec Corp | コンピュータシステム、仮想記憶制御方法、及びプログラム |
| JP2015075898A (ja) * | 2013-10-08 | 2015-04-20 | 富士通株式会社 | 処理再開方法、処理再開プログラムおよび情報処理システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2016277722B2 (en) | 2016-01-06 | 2021-01-14 | Nagaki Seiki Co., Ltd. | Wire gripper |
-
1993
- 1993-04-07 JP JP08058893A patent/JP3163196B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140315A (ja) * | 2007-12-07 | 2009-06-25 | Nec Corp | コンピュータシステム、仮想記憶制御方法、及びプログラム |
| JP2015075898A (ja) * | 2013-10-08 | 2015-04-20 | 富士通株式会社 | 処理再開方法、処理再開プログラムおよび情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3163196B2 (ja) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3546678B2 (ja) | マルチｏｓ構成方法 | |
| US9304794B2 (en) | Virtual machine control method and virtual machine system using prefetch information | |
| US5109329A (en) | Multiprocessing method and arrangement | |
| US5161226A (en) | Microprocessor inverse processor state usage | |
| USRE36462E (en) | Method to control paging subsystem processing in virtual memory data processing system during execution of critical code sections | |
| EP0239181B1 (en) | Interrupt requests serializing in a virtual memory data processing system | |
| US8738890B2 (en) | Coupled symbiotic operating system | |
| JPH05250183A (ja) | マイクロプロセッサ装置及びｃｐｕ割込方法 | |
| US20230205713A1 (en) | Computer device, exception processing method, and interrupt processing method | |
| JP4026667B2 (ja) | マルチｏｓ構成方法 | |
| JP2005122334A (ja) | メモリダンプ方法、メモリダンプ用プログラム及び仮想計算機システム | |
| JP5131269B2 (ja) | マルチプロセッシングシステム | |
| JP4316882B2 (ja) | エミュレートされるコンピューティング環境におけるプロセッサ制御の論理的置換のためのシステムおよび方法 | |
| JPH06295265A (ja) | 仮想記憶制御における命令中断情報格納制御方法 | |
| JP2001216172A (ja) | マルチｏｓ構成方法 | |
| JP5584811B2 (ja) | 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム | |
| WO1995024683A1 (en) | A virtual memory system that is portable between different cpu types | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPS603229B2 (ja) | 情報処理方式 | |
| JPH0554141B2 (ja) | ||
| JP3209560B2 (ja) | マイクロプロセッサ・システムの割込管理方法 | |
| JP2020135555A (ja) | 処理実行方法 | |
| JP2004038995A (ja) | マルチｏｓ構成方法 | |
| JPH05265846A (ja) | メモリ管理方式 | |
| JPH11120011A (ja) | 割込み処理方法およびマルチタスク実行システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |