JP4531890B2 - 原子的更新処理を実行する方法 - Google Patents
原子的更新処理を実行する方法 Download PDFInfo
- Publication number
- JP4531890B2 JP4531890B2 JP28666099A JP28666099A JP4531890B2 JP 4531890 B2 JP4531890 B2 JP 4531890B2 JP 28666099 A JP28666099 A JP 28666099A JP 28666099 A JP28666099 A JP 28666099A JP 4531890 B2 JP4531890 B2 JP 4531890B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- instruction
- exportable
- lock
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0837—Cache consistency protocols with software control, e.g. non-cacheable data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コンピュータシステムにおけるメモリアクセス操作に関する。より具体的には、本発明は、典型的にはセマフォにアクセスするのに使用される原子的メモリ更新処理に関する。
【０００２】
【従来の技術】
コンピュータシステムにおいては、２つ以上のプロセスが同じリソースに対して競合することがよくある。例えば、２つ以上のプロセスが、特定のコマンドシーケンスをビデオコントローラに書き込もうとすることがある。これらのプロセスは、１つの中央処理装置（ＣＰＵ）により実行されることもあれば、マルチプロセッサコンピュータシステムの２つ以上のＣＰＵにより実行されることもある。ここでは、「ＣＰＵ」及び「プロセッサ」という用語を、互いに取り替え可能に使用する。
【０００３】
複数のプロセスが、同時に１つのリソースをアクセスすることができないので、コンピュータのオペレーティングシステムは、リソースへのアクセスをスケジュールするなんらかの機構を提供しなければならない。当該技術分野で知られている一般的な機構の１つとして、「番号取得（take-a-number）」スケジューリング・アルゴリズムがある。このアルゴリズムは、１人の店員の手があくのを待っている顧客の集団に多少似ている。顧客は店に入るときに番号を受け取る。店員がその番号を呼ぶと、その顧客は店員のサービスを受けることができる。
【０００４】
これに類似したものとして、「番号」をプロセスに提供する機構は、当該技術分野ではセマフォとして知られている。典型的には、セマフォはメモリ位置に記憶される。セマフォをアクセスしようとするプロセスは、最初にメモリ位置を読み出し、このメモリ位置から読み出した値をインクリメントし、結果をそのメモリ位置に記憶し戻す。メモリ位置から読み出された値は、そのプロセスの「番号」の役割を果たし、メモリ位置に記憶し戻された結果は、そのリソースをアクセスしようとする次のプロセスの次の「番号」の役割を果たす。特定の「番号」の保持者がリソースにアクセスしてもよいことをオペレーティングシステムが示すとき、その「番号」を持つプロセスがアクセスを行う。
【０００５】
「番号取得」スケジューリングアルゴリズムが正確に作動するには、メモリ読み出し、インクリメントおよびメモリ書き込み処理が、「原子的」に発生しなければならない。言い換えると、第１のプロセスがメモリ位置を読み出した時点から、第１のプロセスがインクリメントした値をメモリ位置に記憶し戻す時点までの間は、セマフォを保持するメモリ位置を第２のプロセスが読み出す機会があってはならないということである。もし第２のプロセスによるそのような読み出し処理が発生すると、第１および第２のプロセスはそれぞれ同じ「番号」を持つことになり、リソースへのアクセスを同時に試みようとすることがある。
【０００６】
セマフォ操作が原子的に発生するのを確実にすることは、バスに連結される他の装置が直接記憶アクセス（ＤＭＡ）処理を行わない単一ＣＰＵのコンピュータシステムにおいては比較的簡単なことである。例えば、３２ビットのIntel（商標）のアーキテクチャ（ＩＡ−３２）は、Intel i486TM 、Pentium（商標）、Pentium Pro、Pentium IIおよびCeleronTM のＣＰＵにより使用され、「ＸＡＤＤ（exchange and add；交換および加算) 」命令を含んでいる。この命令を使ってセマフォを含むメモリ位置をアクセスするとき、ＸＡＤＤ命令は通常以下のように用いられる。
ＸＡＤＤ 宛先メモリ位置，ソースレジスタ
【０００７】
この命令は、宛先メモリ位置およびソースレジスタに含まれる値の合計を一時レジスタに記憶し、宛先メモリ位置の内容をソースレジスタに記憶し、一時レジスタの内容を宛先メモリ位置に記憶する。従って、命令が実行されるときに値「１」がソースレジスタに記憶されていると、命令が完了した時に宛先メモリ位置の値は「１」だけインクリメントし、宛先メモリ位置にもともとあった値はソースレジスタに記憶される。命令が完了するまでは割込みが処理されることは無く、またこの例のコンピュータシステムが単一ＣＰＵ（他の装置は、ＤＭＡ処理を行わない）であるので、ＸＡＤＤ命令によって実行される「読み出し−変更−書き込み（read-modify-write；リードモディファイライト）」処理の間は、他のプロセスはセマフォにアクセスすることができない。したがって、セマフォ処理は原子的に発生する。ＩＡ−３２のＸＣＨＧ（exchange；交換）命令及びＣＭＰＸＣＨＧ（compareおよびexchange；比較および交換）命令もまた、セマフォへの原子的アクセスを確実にするのに広く用いられている。
【０００８】
マルチプロセッサコンピュータシステムおよびＤＭＡ処理を実行するデバイスを備えるシステムにおいては、第１のＣＰＵがインクリメントしてセマフォをメモリ位置にと書き戻す前に、第２のＣＰＵまたはデバイスがセマフォにアクセスしようとすることがあるので、原子性を保証するのがより複雑になる。このようなコンピュータシステムでは、バスのロック機構またはキャッシュのコヒーレンシー機構のいずれかを使用することにより原子性が提供される。これらの機構を詳細を述べる前に、ＣＰＵのキャッシュメモリの処理を最初に考えるのが有用である。
【０００９】
キャッシュメモリは、メインメモリの内容のサブセットを保持する比較的小容量で高速のメモリである。例えば、Pentium（商標) IIのＣＰＵをベースとしたコンピュータシステムは、レベル１（Ｌ１）のキャッシュをＣＰＵと同じ集積回路（ＩＣ）上に有しており、レベル２（Ｌ２）のキャッシュをＣＰＵと同じモジュールではあるが異なるＩＣ上に有している。Ｌ１キャッシュはＬ２キャッシュより小さく、より高速である。メインメモリの内容は、キャッシュラインと呼ばれる単位でキャッシュメモリに記憶される。Pentium IIのＣＰＵでは、Ｌ１およびＬ２キャッシュのキャッシュラインの大きさが３２バイトである。
【００１０】
Intel（商標）i486TMのＣＰＵは、「ライトスルー（write-through）」のＬ１キャッシュを採用する。このようなキャッシュにおいては、ＣＰＵからのメモリ書き込みが、キャッシュおよびメインメモリに同時に書込まれる。Intel PentiumのＣＰＵ以降、Intelのプロセッサは、「ライトバック（write-back）」のキャッシュをサポートしている。ライトバックキャッシュにおいては、ＣＰＵからのメモリ書き込みがキャッシュにのみ書込まれる。その後、キャッシュ機構が、そのメモリ書き込みが実際にメインメモリにコミットされたかどうか（および、いつコミットされたか）を判断する。これにより、メインメモリがビジーでなくなるまでメインメモリへの書き込みを遅らせることができるので、性能（パフォーマン）が上がる。さらに、メモリオペランドをメインメモリに書き戻す前に、メモリオペランドが何回か変わることがある。また、メモリにキャッシュラインを書き戻す前に、キャッシュラインの変更を完全に組み立てる機会がキャッシュに与えられるが、これは当該技術分野ではコウレシング（coalescing；併合）として知られている。
【００１１】
キャッシュ・コヒーレンシー機構は、ＣＰＵキャッシュおよびメインメモリに記憶されたメモリ内容が確実にコヒーレンス（一貫性）に保たれるようにする。例えば、第１のＣＰＵのキャッシュが、メインメモリにまだ書き戻されていない、変更された（即ち「ダーティな(dirty)」）内容を持つキャッシュラインを含んでおり、第２のＣＰＵが、メインメモリから対応するメモリ位置を読み出そうと試みる場合、キャッシュ・コヒーレンシー機構は、メインメモリに現在記憶された正しくない内容ではなく、第１のＣＰＵのキャッシュからの正しい内容が、確実に第２のＣＰＵに提供されるようにする。キャッシュ・コヒーレンシー機構は、これを幾つかの方法で実現することができる。１つの手法は、単純に第１のＣＰＵのキャッシュに対し、変更されたキャッシュラインをメインメモリに強制的に書き戻させることである。他の手法は、第２のＣＰＵのキャッシュが、第１のＣＰＵのキャッシュに対する変更を「スヌープ（snoop；監視する)」できるようにすることにより、第１のＣＰＵのキャッシュで行われた変更で、第２のＣＰＵのキャッシュを継続的に更新できるようにする。
【００１２】
さらに、ＣＰＵは、キャッシュラインが「共用（shared）」または「専有（exclusive）」としてロードされるよう要求することができる。共用キャッシュラインはＣＰＵにより変更することができず、従ってキャッシュラインの内容が変更されないことがわかっているような状況（例えば、プログラムコード）で有利に使用される。専有（または、代わりに「専用（private）」とも言う）キャッシュラインは、ＣＰＵにより変更することができる。典型的には、「ダーティビット（dirty-bit）」が、専有キャッシュラインに関連しており、内容が変更されたかどうかを示す。ダーティビットが設定され、キャッシュラインが変更されたことを示すならば、キャッシュラインをメインメモリに書き戻さなくてはならない。ダーティビットがクリアされ、キャッシュラインが変更されていないことを示すならば、メインメモリに書き戻されたものとしてキャッシュラインを廃棄することができる。通常、いずれの時点においても、１のみのＣＰＵが特定のキャッシュラインを専有として保持することができる。
【００１３】
原子性の話に戻ると、初期のＩＡ−３２のＣＰＵは、キャッシュ不可のメモリまたはライトスルー方法を使ってキャッシュされたメモリにセマフォを記憶することにより、そしてセマフォにアクセスするときに「バスロック（bus lock）」を発行することにより、原子性を提供する。バスロックは、セマフォ処理によって必要とされる「読み出し−変更−書き込み」トランザクションの間、１つのＣＰＵが確実にバスの排他的所有権を持つようにする。この方法では、他のＣＵＰがセマフォを含むメモリ領域にアクセスする必要がないとしても、「読み出し−変更−書き込み」トランザクションが完了するまでの間は、すべての他のＣＰＵが、バスにアクセスすることからブロックされるので、パフォーマンスにかなり重い負担をかける。様々な相互接続構造を使用するハイエンドのマルチプロセッサシステムにおいては、「バス」という概念が完全に消えてしまうことがあり、したがって「バスロック」という概念も完全に消えてしまうことがあるということに注意されたい。例えば、４つのプロセッサから成るポッド（pod）を持ち、１つのポッドにおけるそれぞれのプロセッサが従来のバスを介して結合され、ポッドのそれぞれがリング・トポロジーで相互接続されているマルチプロセッサシステムにおいては、１つのポッドにおけるＣＰＵが、他のポッドにおけるバスをロックすることが通常できない。
【００１４】
後のＩＡ−３２ＣＰＵは、キャッシュ・コヒーレンシー機構を介して原子性を提供する。ＣＰＵがセマフォをアクセスするとき、ＣＰＵのＬ１キャッシュが、セマフォを保持するメモリ位置を含むキャッシュラインの専有使用を要求する。従って、トランザクション中に他のＣＰＵがセマフォにアクセスできる可能性無しに、ＣＰＵは、セマフォ処理により必要とされる「読み出し−変更−書き込み」トランザクションを実行することができる。従って、他のＣＰＵは引き続きバスにアクセスすることができるので、引き続きメモリにアクセスすることができる。他のＣＰＵに対してアクセス可能でないメインメモリ領域だけが、セマフォ処理を実行するＣＰＵのキャッシュに専有として保持されるキャッシュラインであるので、本質的に、「キャッシュ内（in-cache）」の原子的更新が、「アドレスロック（address lock）」を介して実行される。そのキャッシュライン全体が専有として保持されるので、１つのキャッシュラインに複数のセマフォを記憶しない方が望ましい場合が多いということに注意されたい。
【００１５】
このキャッシュ・コヒーレンシーを介した原子性の提供は、バスロックを介してキャッシュ・コヒーレンスを提供するよりもかなり良いパフォーマンスを提供するが、「セマフォのキャッシュラインのスラッシング」によってパフォーマンスがなお制限されることがある。セマフォのキャッシュラインのスラッシングは、２つ以上のＣＰＵが同じリソース、よって同じセマフォについて継続的に競合する時に発生する。したがって、それぞれのＣＰＵがセマフォを含むキャッシュラインの排他制御を得ようと継続的に試み、そのキャッシュラインが継続的にそれぞれのＣＰＵのキャッシュにロードされて書き込まれる。通常、ＣＰＵがセマフォを含むキャッシュラインに対する専有アクセス権を得るために待っている間は、そのＣＰＵの処理は進行することができない。
【００１６】
従来技術において、大型マルチプロセッサシステムの中には、ＦＥＴＣＨＡＤＤ（fetch and add（フェッチおよび加算））命令を用いてこの問題に対処してきたものがある。「ＦＥＴＣＨＡＤＤ」命令に関連する「インクリメント」処理は、メモリコントローラのような中央ロケーションにエクスポートされる。したがって、ＣＰＵが、メモリ位置に記憶されたセマフォを参照するＦＥＴＣＨＡＤＤ命令を実行するとき、メモリコントローラは、メモリ位置に記憶されたセマフォ値をそのＣＰＵに提供する。さらに、メモリコントローラはセマフォをインクリメントし、その結果をそのメモリ位置に記憶し戻す。従って、ＣＰＵが、セマフォを含むメモリ位置に書き込む必要が無いので、ＣＰＵは、セマフォを含むキャッシュラインへの専有アクセスを獲得する必要はなく、それによりセマフォのキャッシュラインのスラッシングが取り除かれる。加えて、複数のセマフォが、パフォーマンスを犠牲にすることなくキャッシュラインの境界内に存在することができるので、セマフォをより効率的にメモリに記憶することが可能になる。
【００１７】
【発明が解決しようとする課題】
コンピュータ産業においては、より高性能なハードウェアに向かって積極的な動きが続いている。しかしながら、それとは相反するように、原子的セマフォ更新を提供するよう設計されたバスロック、キャッシュ・コヒーレンシー機構および命令のエクスポートを介して原子性を提供するハードウェア・アーキテクチャも含め、幅広い多様なハードウェア・アーキテクチャ上で実行可能な、より低コストの「既製品でシュリンクラップされた（off-the-shelf shrink-wrapped）」オペレーティングシステム（およびその他のソフトウェア）に積極的に向かう傾向もある。しかし、従来技術による原子性を提供する方法は、通常、どの方法で原子性が提供されるのかをソフトウェアが「認識して」いることを当然としている。したがって、バスロックを使用してセマフォにアクセスするよう設計されたソフトウェアは、原子的セマフォ更新を提供するよう設計されたキャッシュ・コヒーレンシー機構、および命令エクスポートによって提供されるより高いセマフォのパフォーマンスを使用することができない。同様に、キャッシュ・コヒーレンシー機構を使用してセマフォにアクセスするよう設計されたソフトウェアも、原子的セマフォ更新を提供するよう設計された命令エクスポートにより提供される、より高いセマフォのパフォーマンスを使用することができない。当該技術分野において必要なのは、特定の原子的更新方法を利用するようソフトウェアを明確にコード化する必要なく、低コストの「既製品でシュリンクラップされた」ソフトウェアが、それが実行されるコンピュータシステムのハードウェアにより提供される最高のパフォーマンスの原子的更新方法にアクセスできるようにするコンピュータアーキテクチャである。
【００１８】
【課題を解決するための手段】
上記の課題を解決するため、この発明は、メモリ属性フィールドをアクセスして、原子的更新処理によりアクセスされるメモリ位置が、エクスポート可能な命令をサポートしているかどうかを判断するステップと、前記原子的更新処理によりアクセスされるメモリ位置がエクスポート可能な命令をサポートしているならば、該原子的更新処理を中央ロケーションにエクスポートするステップと、前記原子的更新処理によりアクセスされるメモリ位置がエクスポート可能な命令をサポートしていないならば、キャッシュ・コヒーレンシー機構を使用して原子的更新処理を実行するステップとを含む原子的更新処理を実行する方法を提供する。
この発明は、バスロックを必要とするＩＡ−３２命令が、原子性を提供する優れた方法を提供するコンピュータハードウェア上で効率的に実行するような、６４ビットのアーキテクチャ・フレームワークを提供するものである。さらに、この発明は、「既製品でシュリンクラップ」のソフトウェアにコード化することのできるエクスポート可能な６４ビットのＦＥＴＣＨＡＤＤ（フェッチおよび加算）命令を定義するアーキテクチャ・フレームワークを提供し、命令をエクスポートすることにより、またはキャッシュ・コヒーレンシー機構を用いることにより、ＦＥＴＣＨＡＤＤ命令を実行する上でハードウェアが原子性を保証するプログラム可能な方法を提供する。
【００１９】
ＩＡ−３２命令セットにおいては、ＬＯＣＫプレフィクスを、メモリオペランドにアクセスする形の命令に限り、それらの命令の前につけることができる。すなわち、ＡＤＤ、ＡＤＣ、ＡＮＤ、ＢＴＣ、ＢＴＲ、ＢＴＳ、ＣＭＰＸＣＨＧ、ＤＥＣ、ＩＮＣ、ＮＥＧ、ＮＯＴ、ＯＲ、ＳＢＢ、ＳＵＢ、ＸＯＲ、ＸＡＤＤ、ＸＣＨＧ命令の前につけることができる。この発明によれば、ＣＰＵは、ＩＡ−３２ロックチェック・イネーブルビット（ＬＣ）を含む省略時制御レジスタを備える。ＬＣビットが「１」に設定されており、ＩＡ−３２の原子的メモリ参照が、外部バスロック下でプロセッサの外部の「読み出し−変更−書き込み」処理を要求する（例えば、命令が、ＬＯＣＫプレフィクスを含む）とき、ＩＡ−３２インターセプト・ロックフォールトが発生し、ＩＡ−３２インターセプト・ロックフォールト・ハンドラーが呼び出される。フォールト・ハンドラーは、割り込みの原因となったＩＡ−３２命令を調べ、命令を原子的にエミュレートするために適切なコードへと分岐する。従ってこの発明は、この発明に基づいた６４ビットのアーキテクチャを持つコンピュータシステムが、ＩＡ−３２命令と２値（バイナリ）互換性を維持することができるようにし、バスをロックしないことによって、６４ビットのアーキテクチャにより提供される優れたパフォーマンスを保つことができるようにする。
【００２０】
さらに、この発明は、以下のフォーマットを持つエクスポート可能なＦＥＴＣＨＡＤＤ命令を定義する。
【数１】
ＦＥＴＣＨＡＤＤ Ｒ１＝［Ｒ３],ＩＮＣ
【００２１】
この命令は、レジスタＲ３でのインデックスがついたメモリ位置を読み出し、そのメモリ位置から読み出された内容をレジスタＲ１に置き、そのメモリ位置から読み出された内容にＩＮＣ値を加算し、そしてその和をそのメモリ位置に記憶しなおす。
【００２２】
それぞれの仮想メモリページに関連するのは、「ライトバック方式を用いたキャッシュ可（ＷＢ）」、「キャッシュ不可（ＵＣ）」または「キャッシュ不可で、エクスポート可（ＵＣＥ）」の状態をとることができるメモリ属性である。ＦＥＴＣＨＡＤＤ命令が実行され、アクセスされたメモリ位置が、ＷＢに設定された属性を持つページにあるとき、そのメモリ位置を含むキャッシュラインの専有使用を得ることで、ＣＰＵによりＦＥＴＣＨＡＤＤ命令が原子的に実行される。しかしながら、ＦＥＴＣＨＡＤＤ命令が実行され、アクセスされたメモリ位置が、ＵＣＥに設定された属性を持つページにあるときは、ＦＥＴＣＨＡＤＤ命令を、メモリコントローラのような中央ロケーションにエクスポートすることにより、そのＦＥＴＣＨＡＤＤ命令は原子的に実行され、それによりセマフォのキャッシュラインのスラッシングを除去することができる。
【００２３】
したがって、この発明は、原子性が、キャッシュ・コヒーレンシー機構により提供されるのか、またはＦＥＴＣＨＡＤＤ命令をメモリコントローラのような中央ロケーションにエクスポートすることにより提供されるのかをソフトウェアが「認識しなく」ても、ＦＥＴＣＨＡＤＤ命令によりアクセスされるセマフォで、「既製品でシュリンクラップの」ソフトウェアをコード化することのできるアーキテクチャ・フレームワークを提供する。したがって、そのようなソフトウェアは、それぞれの方法に対して個々のコードセグメントを必要とするソフトウェア無しで、コンピュータのハードウェア上で利用可能な原子的更新処理を提供する最速の方法にアクセスすることができる。
【００２４】
【発明の実施の形態】
この発明は、キャッシュ・コヒーレンスを提供する優れた方法を提供するコンピュータハードウェア上で、バスロックを必要とするＩＡ−３２命令が効率的に実行する６４ビットのアーキテクチャ・フレームワークを提供する。さらに、この発明は、「既製品でシュリンクラップ」のソフトウェアにコード化することのできるエクスポート可能な６４ビットのＦＥＴＣＨＡＤＤ命令を定義するアーキテクチャと、命令をエクスポートすることにより、またはキャッシュ・コヒーレンシー機構を用いることにより、ＦＥＴＣＨＡＤＤ命令を実行する上で原子性をハードウェアが保証することのできるプログラム可能な方法を提供する。
【００２５】
図１はコンピュータシステム１０の概略図であり、この発明を説明するのに使用される。コンピュータシステム１０は、ＣＰＵ１２および１４のようなＮ個のＣＰＵを備える。また、システム１０は、メモリコントローラ１６およびメインメモリ１８を備える。メモリコントローラ１６は、エクスポート可能なＦＥＴＣＨＡＤＤ命令の実行をサポートする。
【００２６】
以下にＣＰＵ１２および１４について説明する前に、この発明に従って定義されるＦＥＴＣＨＡＤＤ命令について最初に述べる。この命令は、以下のフォーマットを持つ。
【数２】
ＦＥＴＣＨＡＤＤ Ｒ１＝［Ｒ３],ＩＮＣ
【００２７】
この命令は、レジスタＲ３のインデックスがついたメモリ位置を読み出し、そのメモリ位置から読み出した内容をレジスタＲ１に置く。さらに、この命令は、値ＩＮＣを、そのメモリ位置から読み出した内容に加算し、その和をそのメモリ位置に記憶しなおす。上記のＦＥＴＣＨＡＤＤ命令の表現は簡略化したものである。追加の命令「コンプリーターズ（completers）」は、メモリから読み出されるべきオペランドのサイズ、他の命令に対するその命令の順序づけセマンティクス（ordering semantics）、およびＦＥＴＣＨＡＤＤ命令をＣＰＵキャッシュにプリフェッチ（先読み）するときに使用されるプリフェッチヒントなどのようなオプションを指定する。しかしながら、この発明を理解するには上記の命令のフォーマットで充分である。
【００２８】
図２は、図１のＣＰＵ１２のブロック図である。当然ながら、図２は、コンピュータシステム１０におけるすべてのＣＰＵを代表する。ＣＰＵ１２には、命令レジスタ２０、命令解読実行ロジック２２、フォールト・ハンドラー・ポインタ２４、プログラムカウンタ２６、ソフトウェアベースのＩＡ−３２インターセプト・ロックフォールト・ハンドラー２８、省略時制御レジスタ（ＤＣＲ）３０、変換索引バッファ（ＴＬＢ）３６、Ｌ１およびＬ２キャッシュメモリ４０を備える。図２は概略図であり、この発明を実現するＣＰＵがこれよりも著しく複雑であることは当業者には明らかであろう。しかしながら、図２は、この発明の新規な側面を説明するのには充分である。
【００２９】
当該技術分野で知られているように、ほとんどのコンピュータシステムは、実際に存在する物理メモリより多くのメモリがあるようシミュレートする仮想メモリと呼ばれる技術を用いる。メインメモリアドレスに対する仮想アドレスのマッピングは、仮想アドレス変換として知られるプロセスである。仮想アドレスおよび物理アドレス空間は、典型的にはページと呼ばれる等サイズのメモリブロックに分割され、ページテーブルが、仮想アドレスおよび物理アドレスの間の変換を行う。それぞれのページテーブルのエントリは、典型的には物理アドレスと、ページに関する保護および状態情報とを含む。保護および状態情報は、典型的にはページが受けたアクセスの種類についての情報およびページ保護情報を含む。例えば、ダーティビットは、そのページのデータに対して変更が加えられていることを示す。通常、ページテーブルは大きいのでメモリに記憶される。従って、それぞれの規則的なメモリアクセスは、少なくとも２つのアクセスを実際には要求することができ、１つは変換を得るためのものであり、２つめは物理メモリ位置にアクセスするためのものである。
【００３０】
仮想アドレス変換をサポートするほとんどのコンピュータシステムは、変換索引バッファ（ＴＬＢ）を使用する。ＴＬＢは、典型的には小容量で高速の連想メモリであり、ＣＰＵ上またはＣＰＵの近傍に通常は位置し、最近使用された仮想および物理アドレスの対を記憶する。ＴＬＢは、ページテーブルにおける変換のサブセットを含み、より高速にアクセスされることができる。処理装置は、メインメモリから情報を必要とするとき、仮想アドレスをＴＬＢに送る。ＴＬＢは、仮想アドレスのページ番号を受け取り、物理ページ番号を返す。物理ページ番号は、メインメモリにおける所望のバイトまたはワードをアクセスするため、下位のアドレス情報と組み合わされる。その仮想アドレスの変換がＴＬＢに無いならば、ページテーブルから抽出される。ページテーブルにその変換が無いならば、ページフォールトが生成される。
【００３１】
この発明によると、ＴＬＢ３６は、ＴＬＢエントリにより表わされるページに対して読み出しおよび書き込みを行うＦＥＴＣＨＡＤＤ命令を、エクスポート可能であるか否かを決めるメモリアクセスビットを含む。例えば、ＴＬＢエントリ３８は、メモリアクセスビットフィールド４４を含む。上述したように、ＴＬＢは通常、ページテーブルに含まれる仮想−物理マッピングのサブセットを含んでいる。従って、この発明で使用するのに適合したページテーブルも、メモリアクセスビットのコピーを含む。
【００３２】
表１は、メモリアクセスビットにより表すことができる仮想アドレッシングメモリ属性のコード化を示す。
【表１】
【００３３】
表１に示されるコードは、この発明をよりわかりやすく説明するため簡略化されたものであることに注意されたい。他の実施形態においては、追加の機能性をメモリアクセスビットにコード化するのが望ましいこともある。
【００３４】
これらのコードがどのように使用されるのかを説明するため、ＣＰＵ１２、またはＣＰＵ１２が作動するコンピュータシステムのいずれも、エクスポート可能のＦＥＴＣＨＡＤＤ命令をサポートしていない場合を想定する。そのようなコンピュータシステムにおいては、原子性は、キャッシュ・コヒーレンシーのアルゴリズムによって提供される。セマフォを含むメモリ位置について仮想−物理マッピングが確立されると、ページテーブルにおけるメモリアクセスビット、およびセマフォが記憶されたページに対応するＴＬＢエントリが、ＷＢのメモリ方式に指定され、従ってメモリアクセスビットが「００」に設定される。
【００３５】
従って、ＦＥＴＣＨＡＤＤ命令が命令レジスタ２０にロードされると、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令により指定されたメモリ位置に対応するＴＬＢエントリに記憶されたメモリアクセスビットを調べる。メモリアクセスビットは、ライトバック方式を用いてキャッシュされたメモリページにセマフォが記憶されることを示すので、セマフォを含むキャッシュラインがＬ１およびＬ２キャッシュ４０にロードされ、専有として保持される。その後、命令解読実行ロジック２２は、セマフォをＬ１キャッシュから抽出し、そのセマフォを、ＦＥＴＣＨＡＤＤ命令中に指定されたレジスタファイル４２のレジスタにロードし、セマフォをインクリメントし、インクリメントされたセマフォをＬ１キャッシュに記憶し直す。セマフォが他のＣＰＵにより要求されるとき、ＣＰＵ１２は、セマフォを含むキャッシュラインの専有使用を放棄し、他のＣＰＵがそのキャッシュラインの専有使用を獲得する。これにより、ある量のキャッシュラインのスラッシングとなるけれども、パフォーマンスは、ローエンドからミドルレンジのコンピュータシステムにおいては充分過ぎると言える。
【００３６】
次に、ＣＰＵ１２、およびＣＰＵ１２が作動するコンピュータシステムの両方が、エクスポート可能なＦＥＴＣＨＡＤＤ命令をサポートする場合を想定する。そのようなコンピュータシステムにおいては、ＦＥＴＣＨＡＤＤ命令の原子性は、ＦＥＴＣＨＡＤＤ命令をメモリコントローラ（または、その他の中央ロケーション）にエクスポートすることによるか、またはキャッシュ・コヒーレンシー機構によるかのいずれかによって提供することができる。仮想−物理マッピングが、セマフォを含むメモリ位置について確立されるとき、ページテーブルのメモリアクセスビット、およびセマフォが記憶されているページに対応するＴＬＢエントリが、ＵＣＥメモリ方式に指定され、従ってメモリアクセスビットは「１０」に設定される。
【００３７】
従って、ＦＥＴＣＨＡＤＤ命令が命令レジスタ２０にロードされるとき、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令により指定されたメモリ位置に対応するＴＬＢエントリに記憶されたメモリアクセスビットを調べる。メモリアクセスビットは、セマフォが、キャッシュ不可でエクスポート可能なメモリページに記憶されていることを示す。従って、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令を図１のメモリコントローラ１６にエクスポートする。コントローラ１６は、図１のメインメモリ１８からセマフォを読み出し、そのセマフォを命令解読実行ロジック２２に提供し、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令中に指定されたレジスタファイル４２のレジスタにセマフォを記憶する。メモリコントローラ１６は、セマフォをインクリメントし、結果をメインメモリ１８に記憶しなおす。セマフォがキャッシュラインに専有として保持されることが無いので、他のＣＰＵは、セマフォを含むキャッシュラインの専有使用を得る必要なく、即座にセマフォにアクセスすることができる。従って、キャッシュラインのスラッシングが除去される。メモリコントローラ１６が、ＦＥＴＣＨＡＤＤ命令によりアクセスされるセマフォのキャッシュを保持するのが好ましく、これにより、メモリコントローラ１６は、メインメモリ１８にアクセスする必要がなくなってより速い応答が可能となる点に注意されたい。
【００３８】
要約すると、この発明は、原子性がキャッシュ・コヒーレンシー機構により提供されるのか、またはＦＥＴＣＨＡＤＤ命令をメモリコントローラ１６のような中央ロケーションへとエクスポートすることにより提供されるのかを「既製品でシュリンクラップの」ソフトウェアが「知らない」場合でも、該ソフトウェアを、ＦＥＴＣＨＡＤＤ命令によりアクセスされるセマフォでコード化することのできるアーキテクチャ・フレームワークを提供する。従って、このようなソフトウェアは、それぞれの方法について個々のコードセグメントを必要とするソフトウェアなしで、コンピュータハードウェア上で利用可能な原子性更新処理を提供するもっとも高速な方法をアクセスすることができる。
【００３９】
この発明により提供される他の利点は、ＦＥＴＣＡＤＤ命令のエクスポートをサポートするのに、非常に狭い範囲のメモリ位置を選択的にイネーブル（使用可能）にできるということである。従って、オペレーティングシステムは、メモリの小さな部分を、キャッシュ不可でエクスポート可能なよう構成することができ、アプリケーションプログラムが、オペレーティングシステムからセマフォ用のメモリ空間を要求するとき、オペレーティングシステムは、そのような空間を、キャッシュ不可でエクスポート可能なよう構成された領域に割り振ることができる。また、この発明は、オペレーティングシステムが、Ｉ／Ｏ装置にマッピングされたメモリ位置のような、エクスポート可能なＦＥＴＣＨＡＤＤ命令をサポートしないメモリ範囲に対するＦＥＴＣＨＡＤＤ命令のエクスポートを防ぐことができるようにする。
【００４０】
この発明は、キャッシュ・コヒーレンシー機構またはＦＥＴＣＨＡＤＤ命令のエクスポートのいずれかを選択することにより原子性を提供する、６４ビットのＦＥＴＣＨＡＤＤ命令およびそれをサポートするアーキテクチャ・フレームワークを提供するけれども、この発明は、バスロックのプレフィクスを介して原子性を提供するＩＡ−３２命令をもサポートする。ＩＡ−３２命令セットの詳細は、「Intel 命令セットリファレンス」に見つけることができ、ここで参照により取り入れる。
【００４１】
ＩＡ−３２の命令セットにおいて、ＬＯＣＫプレフィクスは、メモリオペランドにアクセスする形の命令に限り、それらの命令の前に付けることが出来る。すなわち、ＡＤＤ、ＡＤＣ、ＡＮＤ、ＢＴＣ、ＢＴＲ、ＢＴＳ、ＣＭＰＸＣＨＧ、ＤＥＣ、ＩＮＣ、ＮＥＧ、ＮＯＴ、ＯＲ、ＳＢＢ、ＳＵＢ、ＸＯＲ、ＸＡＤＤ、ＸＣＨＧ命令につけることができる。
【００４２】
図２を参照すると、省略時制御レジスタ（ＤＣＲ）３０は、ＩＡ−３２ロックチェック・イネーブルビット（ＬＣ）３２を含む。ＬＣビット３２が「１」に設定され、ＩＡ−３２の原子的メモリ参照が、外部バスロック下でプロセッサの外部の「読み出し−変更−書き込み」処理を要求する（例えば、命令がＬＯＣＫプレフィクスを含む）とき、ＩＡ−３２インターセプト・ロックフォールトが起こる。ＬＣビット３２が「０」にクリアされ、ＩＡ−３２原子的メモリ参照が、外部バスロック下でプロセッサの外部の「読み出し−変更−書き込み」処理を要求とするとき、プロセッサは、ＩＡ−３２インターセプト・ロックフォールトを生成するか（バスロックが、コンピュータシステムのハードウェアによりサポートされていない場合）、または外部バスロックでトランザクションを実行することができる。ＩＡ−３２アーキテクチャにおいては、ライトバックのキャッシュ方式を使用してキャッシュされないメモリに対して行われる原子的メモリアクセスには、外部バスロックが必要となる点に注意されたい。言い換えると、メモリがキャッシュ不可またはライトスルー方式でキャッシュされる場合には、ＩＡ−３２アーキテクチャには外部バスロックが必要となる。
【００４３】
複数の相互接続トポロジーで接続された複数のプロセッサを持つコンピュータシステムのように、バスをロックすることができないコンピュータシステムにおいては、当然ながら、ＬＯＣＫプレフィクスが前についたＩＡ−３２命令は、ＩＡ−３２インターセプト・ロックフォールトにより取り扱われなければならない。そのようなシステムでは、ＬＣビット３２の値は問題とならない。
【００４４】
しかしながら、バスをロックすることができるコンピュータシステムを考えてみる。バスをロックすることが可能であるけれども、継続的にそうすることによりパフォーマンスが著しく低下することがある。従って、バスをロックしない命令を使ってＬＯＣＫプレフィクスのついたＩＡ−３２命令をエミュレートするのが望ましい。エミュレーションは、ハードウェアによって直接実行する程速くはないが、ＬＯＣＫプレフィクスのついたＩＡ−３２命令がエミュレートされる間に他のＣＰＵおよび装置がアクセスを続けることができるので、システム全体のパフォーマンスを上げることができる。このようなシステムにおいては、ＬＯＣＫプレフィクスのついたＩＡ−３２命令が、バスロックを使用してハードウェアにより実行されるのか、またはバスロックを使用せずにソフトウェアでエミュレートされるのかを、ＬＣビット３２の値が決定する。ＬＯＣＫプレフィクスのついたＩＡ−３２命令をエミュレートするとき、当然ながら、エミュレーションコードは、キャッシュ・コヒーレンシー機構および／またはエクスポート可能なＦＥＴＣＨＡＤＤ命令を使用して原子性を確保することができる。
【００４５】
図２に戻ると、ＡＤＤ、ＡＤＣ、ＡＮＤ、ＢＴＣ、ＢＴＲ、ＢＴＳ、ＣＭＰＸＣＨＧ、ＤＥＣ、ＩＮＣ、ＮＥＧ、ＮＯＴ、ＯＲ、ＳＢＢ、ＳＵＢ、ＸＯＲ、ＸＡＤＤおよびＸＣＨＧの命令セットからのＩＡ−３２命令が、ＬＯＣＫプレフィクスが前につけられており、メモリ位置をアクセスし、命令レジスタ２０にロードされると想定する。さらに、ＤＣＲ３０のＬＣビット３２が「１」に設定されていると想定する。このような命令に応答して、命令解読実行ロジック２２は、ＩＡ−３２インターセプト・ロックフォールトを生成する。ロジック２２は、フォールト・ハンドラー・ポインタ２４におけるＩＡ−３２インターセプト・ロックフォールトエントリ３４に記憶されたアドレスを、プログラムカウンタ２６にロードする。これにより、フォールト・ハンドラー２８の最初の命令が命令レジスタ２０にロードされ、ソフトウェアベースのＩＡ−３２インターセプト・ロックフォールト・ハンドラー２８の最初の命令が実行される。フォールト・ハンドラー２８は、割り込みを引き起こしたＩＡ−３２命令を調べ、原子的にその命令をエミュレートするため適切なコードへと分岐する。ＩＡ−３２命令がエミュレートされ、適切な値がレジスタファイル４２、Ｌ１およびＬ２キャッシュ４０および図１のメインメモリ１８に記憶された後、フォールト・ハンドラー２８は終了し、フォールトを引き起こした命令のすぐ後の命令を続けて実行する。
【００４６】
フォールト・ハンドラー２８が、上述したようなエクスポート可能なＦＥＴＣＨＡＤＤ命令を含むことができる点に注意されたい。例えば、宛先メモリ位置を「１」だけインクリメントするようコード化されたＩＡ−３２ＸＡＤＤ命令を、「１」に設定されたインクリメント値（ＩＮＣ）を持つＦＥＴＣＨＡＤＤ命令によりエミュレートすることができる。ＦＥＴＣＨＡＤＤ命令によりエミュレートすることのできない他の命令については、変更されるべきメモリ位置を含むキャッシュラインの専有使用を得る命令によりエミュレートすることができる。
【００４７】
要約すると、ＤＣＲ３０のＬＣビット３２およびソフトウェアベースのＩＡ−３２インターセプト・ロックフォールト・ハンドラー２８により、ＣＰＵ１２は、バスをロックすることなくＬＯＣＫプレフィクスのついたＩＡ−３２命令を原子的に実行することができるようになる。従って、この発明により、６４ビットのアーキテクチャを持つコンピュータシステムは、６４ビットのアーキテクチャにより提供される優れたパフォーマンスを維持しつつ、ＩＡ−３２命令との２値互換性を維持することができるようになる。
【００４８】
この発明を、好ましい実施形態を参照しつつ説明してきたけれども、当該技術分野の当業者には、この発明の精神および範囲から離れること無く、形式および詳細において変更を加えることができるということが明らかであろう。
【発明の効果】
特定の原子的更新方法を利用するようソフトウェアを明確にコード化することなく、ソフトウェアは、ハードウェアにより提供される最高のパフォーマンスの原子的更新方法をアクセスできるようになる。
【図面の簡単な説明】
【図１】Ｎ個のＣＰＵ、メモリコントローラおよびメインメモリを備えるコンピュータシステムの概略図。
【図２】この発明による、図１のＣＰＵのうちの１つのブロック図。
【符号の説明】
１２、１４ ＣＰＵ
１６ メモリコントローラ
１８ メインメモリ
３６ ＴＬＢ
４４ メモリ属性フィールド
【発明の属する技術分野】
本発明は、コンピュータシステムにおけるメモリアクセス操作に関する。より具体的には、本発明は、典型的にはセマフォにアクセスするのに使用される原子的メモリ更新処理に関する。
【０００２】
【従来の技術】
コンピュータシステムにおいては、２つ以上のプロセスが同じリソースに対して競合することがよくある。例えば、２つ以上のプロセスが、特定のコマンドシーケンスをビデオコントローラに書き込もうとすることがある。これらのプロセスは、１つの中央処理装置（ＣＰＵ）により実行されることもあれば、マルチプロセッサコンピュータシステムの２つ以上のＣＰＵにより実行されることもある。ここでは、「ＣＰＵ」及び「プロセッサ」という用語を、互いに取り替え可能に使用する。
【０００３】
複数のプロセスが、同時に１つのリソースをアクセスすることができないので、コンピュータのオペレーティングシステムは、リソースへのアクセスをスケジュールするなんらかの機構を提供しなければならない。当該技術分野で知られている一般的な機構の１つとして、「番号取得（take-a-number）」スケジューリング・アルゴリズムがある。このアルゴリズムは、１人の店員の手があくのを待っている顧客の集団に多少似ている。顧客は店に入るときに番号を受け取る。店員がその番号を呼ぶと、その顧客は店員のサービスを受けることができる。
【０００４】
これに類似したものとして、「番号」をプロセスに提供する機構は、当該技術分野ではセマフォとして知られている。典型的には、セマフォはメモリ位置に記憶される。セマフォをアクセスしようとするプロセスは、最初にメモリ位置を読み出し、このメモリ位置から読み出した値をインクリメントし、結果をそのメモリ位置に記憶し戻す。メモリ位置から読み出された値は、そのプロセスの「番号」の役割を果たし、メモリ位置に記憶し戻された結果は、そのリソースをアクセスしようとする次のプロセスの次の「番号」の役割を果たす。特定の「番号」の保持者がリソースにアクセスしてもよいことをオペレーティングシステムが示すとき、その「番号」を持つプロセスがアクセスを行う。
【０００５】
「番号取得」スケジューリングアルゴリズムが正確に作動するには、メモリ読み出し、インクリメントおよびメモリ書き込み処理が、「原子的」に発生しなければならない。言い換えると、第１のプロセスがメモリ位置を読み出した時点から、第１のプロセスがインクリメントした値をメモリ位置に記憶し戻す時点までの間は、セマフォを保持するメモリ位置を第２のプロセスが読み出す機会があってはならないということである。もし第２のプロセスによるそのような読み出し処理が発生すると、第１および第２のプロセスはそれぞれ同じ「番号」を持つことになり、リソースへのアクセスを同時に試みようとすることがある。
【０００６】
セマフォ操作が原子的に発生するのを確実にすることは、バスに連結される他の装置が直接記憶アクセス（ＤＭＡ）処理を行わない単一ＣＰＵのコンピュータシステムにおいては比較的簡単なことである。例えば、３２ビットのIntel（商標）のアーキテクチャ（ＩＡ−３２）は、Intel i486TM 、Pentium（商標）、Pentium Pro、Pentium IIおよびCeleronTM のＣＰＵにより使用され、「ＸＡＤＤ（exchange and add；交換および加算) 」命令を含んでいる。この命令を使ってセマフォを含むメモリ位置をアクセスするとき、ＸＡＤＤ命令は通常以下のように用いられる。
ＸＡＤＤ 宛先メモリ位置，ソースレジスタ
【０００７】
この命令は、宛先メモリ位置およびソースレジスタに含まれる値の合計を一時レジスタに記憶し、宛先メモリ位置の内容をソースレジスタに記憶し、一時レジスタの内容を宛先メモリ位置に記憶する。従って、命令が実行されるときに値「１」がソースレジスタに記憶されていると、命令が完了した時に宛先メモリ位置の値は「１」だけインクリメントし、宛先メモリ位置にもともとあった値はソースレジスタに記憶される。命令が完了するまでは割込みが処理されることは無く、またこの例のコンピュータシステムが単一ＣＰＵ（他の装置は、ＤＭＡ処理を行わない）であるので、ＸＡＤＤ命令によって実行される「読み出し−変更−書き込み（read-modify-write；リードモディファイライト）」処理の間は、他のプロセスはセマフォにアクセスすることができない。したがって、セマフォ処理は原子的に発生する。ＩＡ−３２のＸＣＨＧ（exchange；交換）命令及びＣＭＰＸＣＨＧ（compareおよびexchange；比較および交換）命令もまた、セマフォへの原子的アクセスを確実にするのに広く用いられている。
【０００８】
マルチプロセッサコンピュータシステムおよびＤＭＡ処理を実行するデバイスを備えるシステムにおいては、第１のＣＰＵがインクリメントしてセマフォをメモリ位置にと書き戻す前に、第２のＣＰＵまたはデバイスがセマフォにアクセスしようとすることがあるので、原子性を保証するのがより複雑になる。このようなコンピュータシステムでは、バスのロック機構またはキャッシュのコヒーレンシー機構のいずれかを使用することにより原子性が提供される。これらの機構を詳細を述べる前に、ＣＰＵのキャッシュメモリの処理を最初に考えるのが有用である。
【０００９】
キャッシュメモリは、メインメモリの内容のサブセットを保持する比較的小容量で高速のメモリである。例えば、Pentium（商標) IIのＣＰＵをベースとしたコンピュータシステムは、レベル１（Ｌ１）のキャッシュをＣＰＵと同じ集積回路（ＩＣ）上に有しており、レベル２（Ｌ２）のキャッシュをＣＰＵと同じモジュールではあるが異なるＩＣ上に有している。Ｌ１キャッシュはＬ２キャッシュより小さく、より高速である。メインメモリの内容は、キャッシュラインと呼ばれる単位でキャッシュメモリに記憶される。Pentium IIのＣＰＵでは、Ｌ１およびＬ２キャッシュのキャッシュラインの大きさが３２バイトである。
【００１０】
Intel（商標）i486TMのＣＰＵは、「ライトスルー（write-through）」のＬ１キャッシュを採用する。このようなキャッシュにおいては、ＣＰＵからのメモリ書き込みが、キャッシュおよびメインメモリに同時に書込まれる。Intel PentiumのＣＰＵ以降、Intelのプロセッサは、「ライトバック（write-back）」のキャッシュをサポートしている。ライトバックキャッシュにおいては、ＣＰＵからのメモリ書き込みがキャッシュにのみ書込まれる。その後、キャッシュ機構が、そのメモリ書き込みが実際にメインメモリにコミットされたかどうか（および、いつコミットされたか）を判断する。これにより、メインメモリがビジーでなくなるまでメインメモリへの書き込みを遅らせることができるので、性能（パフォーマン）が上がる。さらに、メモリオペランドをメインメモリに書き戻す前に、メモリオペランドが何回か変わることがある。また、メモリにキャッシュラインを書き戻す前に、キャッシュラインの変更を完全に組み立てる機会がキャッシュに与えられるが、これは当該技術分野ではコウレシング（coalescing；併合）として知られている。
【００１１】
キャッシュ・コヒーレンシー機構は、ＣＰＵキャッシュおよびメインメモリに記憶されたメモリ内容が確実にコヒーレンス（一貫性）に保たれるようにする。例えば、第１のＣＰＵのキャッシュが、メインメモリにまだ書き戻されていない、変更された（即ち「ダーティな(dirty)」）内容を持つキャッシュラインを含んでおり、第２のＣＰＵが、メインメモリから対応するメモリ位置を読み出そうと試みる場合、キャッシュ・コヒーレンシー機構は、メインメモリに現在記憶された正しくない内容ではなく、第１のＣＰＵのキャッシュからの正しい内容が、確実に第２のＣＰＵに提供されるようにする。キャッシュ・コヒーレンシー機構は、これを幾つかの方法で実現することができる。１つの手法は、単純に第１のＣＰＵのキャッシュに対し、変更されたキャッシュラインをメインメモリに強制的に書き戻させることである。他の手法は、第２のＣＰＵのキャッシュが、第１のＣＰＵのキャッシュに対する変更を「スヌープ（snoop；監視する)」できるようにすることにより、第１のＣＰＵのキャッシュで行われた変更で、第２のＣＰＵのキャッシュを継続的に更新できるようにする。
【００１２】
さらに、ＣＰＵは、キャッシュラインが「共用（shared）」または「専有（exclusive）」としてロードされるよう要求することができる。共用キャッシュラインはＣＰＵにより変更することができず、従ってキャッシュラインの内容が変更されないことがわかっているような状況（例えば、プログラムコード）で有利に使用される。専有（または、代わりに「専用（private）」とも言う）キャッシュラインは、ＣＰＵにより変更することができる。典型的には、「ダーティビット（dirty-bit）」が、専有キャッシュラインに関連しており、内容が変更されたかどうかを示す。ダーティビットが設定され、キャッシュラインが変更されたことを示すならば、キャッシュラインをメインメモリに書き戻さなくてはならない。ダーティビットがクリアされ、キャッシュラインが変更されていないことを示すならば、メインメモリに書き戻されたものとしてキャッシュラインを廃棄することができる。通常、いずれの時点においても、１のみのＣＰＵが特定のキャッシュラインを専有として保持することができる。
【００１３】
原子性の話に戻ると、初期のＩＡ−３２のＣＰＵは、キャッシュ不可のメモリまたはライトスルー方法を使ってキャッシュされたメモリにセマフォを記憶することにより、そしてセマフォにアクセスするときに「バスロック（bus lock）」を発行することにより、原子性を提供する。バスロックは、セマフォ処理によって必要とされる「読み出し−変更−書き込み」トランザクションの間、１つのＣＰＵが確実にバスの排他的所有権を持つようにする。この方法では、他のＣＵＰがセマフォを含むメモリ領域にアクセスする必要がないとしても、「読み出し−変更−書き込み」トランザクションが完了するまでの間は、すべての他のＣＰＵが、バスにアクセスすることからブロックされるので、パフォーマンスにかなり重い負担をかける。様々な相互接続構造を使用するハイエンドのマルチプロセッサシステムにおいては、「バス」という概念が完全に消えてしまうことがあり、したがって「バスロック」という概念も完全に消えてしまうことがあるということに注意されたい。例えば、４つのプロセッサから成るポッド（pod）を持ち、１つのポッドにおけるそれぞれのプロセッサが従来のバスを介して結合され、ポッドのそれぞれがリング・トポロジーで相互接続されているマルチプロセッサシステムにおいては、１つのポッドにおけるＣＰＵが、他のポッドにおけるバスをロックすることが通常できない。
【００１４】
後のＩＡ−３２ＣＰＵは、キャッシュ・コヒーレンシー機構を介して原子性を提供する。ＣＰＵがセマフォをアクセスするとき、ＣＰＵのＬ１キャッシュが、セマフォを保持するメモリ位置を含むキャッシュラインの専有使用を要求する。従って、トランザクション中に他のＣＰＵがセマフォにアクセスできる可能性無しに、ＣＰＵは、セマフォ処理により必要とされる「読み出し−変更−書き込み」トランザクションを実行することができる。従って、他のＣＰＵは引き続きバスにアクセスすることができるので、引き続きメモリにアクセスすることができる。他のＣＰＵに対してアクセス可能でないメインメモリ領域だけが、セマフォ処理を実行するＣＰＵのキャッシュに専有として保持されるキャッシュラインであるので、本質的に、「キャッシュ内（in-cache）」の原子的更新が、「アドレスロック（address lock）」を介して実行される。そのキャッシュライン全体が専有として保持されるので、１つのキャッシュラインに複数のセマフォを記憶しない方が望ましい場合が多いということに注意されたい。
【００１５】
このキャッシュ・コヒーレンシーを介した原子性の提供は、バスロックを介してキャッシュ・コヒーレンスを提供するよりもかなり良いパフォーマンスを提供するが、「セマフォのキャッシュラインのスラッシング」によってパフォーマンスがなお制限されることがある。セマフォのキャッシュラインのスラッシングは、２つ以上のＣＰＵが同じリソース、よって同じセマフォについて継続的に競合する時に発生する。したがって、それぞれのＣＰＵがセマフォを含むキャッシュラインの排他制御を得ようと継続的に試み、そのキャッシュラインが継続的にそれぞれのＣＰＵのキャッシュにロードされて書き込まれる。通常、ＣＰＵがセマフォを含むキャッシュラインに対する専有アクセス権を得るために待っている間は、そのＣＰＵの処理は進行することができない。
【００１６】
従来技術において、大型マルチプロセッサシステムの中には、ＦＥＴＣＨＡＤＤ（fetch and add（フェッチおよび加算））命令を用いてこの問題に対処してきたものがある。「ＦＥＴＣＨＡＤＤ」命令に関連する「インクリメント」処理は、メモリコントローラのような中央ロケーションにエクスポートされる。したがって、ＣＰＵが、メモリ位置に記憶されたセマフォを参照するＦＥＴＣＨＡＤＤ命令を実行するとき、メモリコントローラは、メモリ位置に記憶されたセマフォ値をそのＣＰＵに提供する。さらに、メモリコントローラはセマフォをインクリメントし、その結果をそのメモリ位置に記憶し戻す。従って、ＣＰＵが、セマフォを含むメモリ位置に書き込む必要が無いので、ＣＰＵは、セマフォを含むキャッシュラインへの専有アクセスを獲得する必要はなく、それによりセマフォのキャッシュラインのスラッシングが取り除かれる。加えて、複数のセマフォが、パフォーマンスを犠牲にすることなくキャッシュラインの境界内に存在することができるので、セマフォをより効率的にメモリに記憶することが可能になる。
【００１７】
【発明が解決しようとする課題】
コンピュータ産業においては、より高性能なハードウェアに向かって積極的な動きが続いている。しかしながら、それとは相反するように、原子的セマフォ更新を提供するよう設計されたバスロック、キャッシュ・コヒーレンシー機構および命令のエクスポートを介して原子性を提供するハードウェア・アーキテクチャも含め、幅広い多様なハードウェア・アーキテクチャ上で実行可能な、より低コストの「既製品でシュリンクラップされた（off-the-shelf shrink-wrapped）」オペレーティングシステム（およびその他のソフトウェア）に積極的に向かう傾向もある。しかし、従来技術による原子性を提供する方法は、通常、どの方法で原子性が提供されるのかをソフトウェアが「認識して」いることを当然としている。したがって、バスロックを使用してセマフォにアクセスするよう設計されたソフトウェアは、原子的セマフォ更新を提供するよう設計されたキャッシュ・コヒーレンシー機構、および命令エクスポートによって提供されるより高いセマフォのパフォーマンスを使用することができない。同様に、キャッシュ・コヒーレンシー機構を使用してセマフォにアクセスするよう設計されたソフトウェアも、原子的セマフォ更新を提供するよう設計された命令エクスポートにより提供される、より高いセマフォのパフォーマンスを使用することができない。当該技術分野において必要なのは、特定の原子的更新方法を利用するようソフトウェアを明確にコード化する必要なく、低コストの「既製品でシュリンクラップされた」ソフトウェアが、それが実行されるコンピュータシステムのハードウェアにより提供される最高のパフォーマンスの原子的更新方法にアクセスできるようにするコンピュータアーキテクチャである。
【００１８】
【課題を解決するための手段】
上記の課題を解決するため、この発明は、メモリ属性フィールドをアクセスして、原子的更新処理によりアクセスされるメモリ位置が、エクスポート可能な命令をサポートしているかどうかを判断するステップと、前記原子的更新処理によりアクセスされるメモリ位置がエクスポート可能な命令をサポートしているならば、該原子的更新処理を中央ロケーションにエクスポートするステップと、前記原子的更新処理によりアクセスされるメモリ位置がエクスポート可能な命令をサポートしていないならば、キャッシュ・コヒーレンシー機構を使用して原子的更新処理を実行するステップとを含む原子的更新処理を実行する方法を提供する。
この発明は、バスロックを必要とするＩＡ−３２命令が、原子性を提供する優れた方法を提供するコンピュータハードウェア上で効率的に実行するような、６４ビットのアーキテクチャ・フレームワークを提供するものである。さらに、この発明は、「既製品でシュリンクラップ」のソフトウェアにコード化することのできるエクスポート可能な６４ビットのＦＥＴＣＨＡＤＤ（フェッチおよび加算）命令を定義するアーキテクチャ・フレームワークを提供し、命令をエクスポートすることにより、またはキャッシュ・コヒーレンシー機構を用いることにより、ＦＥＴＣＨＡＤＤ命令を実行する上でハードウェアが原子性を保証するプログラム可能な方法を提供する。
【００１９】
ＩＡ−３２命令セットにおいては、ＬＯＣＫプレフィクスを、メモリオペランドにアクセスする形の命令に限り、それらの命令の前につけることができる。すなわち、ＡＤＤ、ＡＤＣ、ＡＮＤ、ＢＴＣ、ＢＴＲ、ＢＴＳ、ＣＭＰＸＣＨＧ、ＤＥＣ、ＩＮＣ、ＮＥＧ、ＮＯＴ、ＯＲ、ＳＢＢ、ＳＵＢ、ＸＯＲ、ＸＡＤＤ、ＸＣＨＧ命令の前につけることができる。この発明によれば、ＣＰＵは、ＩＡ−３２ロックチェック・イネーブルビット（ＬＣ）を含む省略時制御レジスタを備える。ＬＣビットが「１」に設定されており、ＩＡ−３２の原子的メモリ参照が、外部バスロック下でプロセッサの外部の「読み出し−変更−書き込み」処理を要求する（例えば、命令が、ＬＯＣＫプレフィクスを含む）とき、ＩＡ−３２インターセプト・ロックフォールトが発生し、ＩＡ−３２インターセプト・ロックフォールト・ハンドラーが呼び出される。フォールト・ハンドラーは、割り込みの原因となったＩＡ−３２命令を調べ、命令を原子的にエミュレートするために適切なコードへと分岐する。従ってこの発明は、この発明に基づいた６４ビットのアーキテクチャを持つコンピュータシステムが、ＩＡ−３２命令と２値（バイナリ）互換性を維持することができるようにし、バスをロックしないことによって、６４ビットのアーキテクチャにより提供される優れたパフォーマンスを保つことができるようにする。
【００２０】
さらに、この発明は、以下のフォーマットを持つエクスポート可能なＦＥＴＣＨＡＤＤ命令を定義する。
【数１】
ＦＥＴＣＨＡＤＤ Ｒ１＝［Ｒ３],ＩＮＣ
【００２１】
この命令は、レジスタＲ３でのインデックスがついたメモリ位置を読み出し、そのメモリ位置から読み出された内容をレジスタＲ１に置き、そのメモリ位置から読み出された内容にＩＮＣ値を加算し、そしてその和をそのメモリ位置に記憶しなおす。
【００２２】
それぞれの仮想メモリページに関連するのは、「ライトバック方式を用いたキャッシュ可（ＷＢ）」、「キャッシュ不可（ＵＣ）」または「キャッシュ不可で、エクスポート可（ＵＣＥ）」の状態をとることができるメモリ属性である。ＦＥＴＣＨＡＤＤ命令が実行され、アクセスされたメモリ位置が、ＷＢに設定された属性を持つページにあるとき、そのメモリ位置を含むキャッシュラインの専有使用を得ることで、ＣＰＵによりＦＥＴＣＨＡＤＤ命令が原子的に実行される。しかしながら、ＦＥＴＣＨＡＤＤ命令が実行され、アクセスされたメモリ位置が、ＵＣＥに設定された属性を持つページにあるときは、ＦＥＴＣＨＡＤＤ命令を、メモリコントローラのような中央ロケーションにエクスポートすることにより、そのＦＥＴＣＨＡＤＤ命令は原子的に実行され、それによりセマフォのキャッシュラインのスラッシングを除去することができる。
【００２３】
したがって、この発明は、原子性が、キャッシュ・コヒーレンシー機構により提供されるのか、またはＦＥＴＣＨＡＤＤ命令をメモリコントローラのような中央ロケーションにエクスポートすることにより提供されるのかをソフトウェアが「認識しなく」ても、ＦＥＴＣＨＡＤＤ命令によりアクセスされるセマフォで、「既製品でシュリンクラップの」ソフトウェアをコード化することのできるアーキテクチャ・フレームワークを提供する。したがって、そのようなソフトウェアは、それぞれの方法に対して個々のコードセグメントを必要とするソフトウェア無しで、コンピュータのハードウェア上で利用可能な原子的更新処理を提供する最速の方法にアクセスすることができる。
【００２４】
【発明の実施の形態】
この発明は、キャッシュ・コヒーレンスを提供する優れた方法を提供するコンピュータハードウェア上で、バスロックを必要とするＩＡ−３２命令が効率的に実行する６４ビットのアーキテクチャ・フレームワークを提供する。さらに、この発明は、「既製品でシュリンクラップ」のソフトウェアにコード化することのできるエクスポート可能な６４ビットのＦＥＴＣＨＡＤＤ命令を定義するアーキテクチャと、命令をエクスポートすることにより、またはキャッシュ・コヒーレンシー機構を用いることにより、ＦＥＴＣＨＡＤＤ命令を実行する上で原子性をハードウェアが保証することのできるプログラム可能な方法を提供する。
【００２５】
図１はコンピュータシステム１０の概略図であり、この発明を説明するのに使用される。コンピュータシステム１０は、ＣＰＵ１２および１４のようなＮ個のＣＰＵを備える。また、システム１０は、メモリコントローラ１６およびメインメモリ１８を備える。メモリコントローラ１６は、エクスポート可能なＦＥＴＣＨＡＤＤ命令の実行をサポートする。
【００２６】
以下にＣＰＵ１２および１４について説明する前に、この発明に従って定義されるＦＥＴＣＨＡＤＤ命令について最初に述べる。この命令は、以下のフォーマットを持つ。
【数２】
ＦＥＴＣＨＡＤＤ Ｒ１＝［Ｒ３],ＩＮＣ
【００２７】
この命令は、レジスタＲ３のインデックスがついたメモリ位置を読み出し、そのメモリ位置から読み出した内容をレジスタＲ１に置く。さらに、この命令は、値ＩＮＣを、そのメモリ位置から読み出した内容に加算し、その和をそのメモリ位置に記憶しなおす。上記のＦＥＴＣＨＡＤＤ命令の表現は簡略化したものである。追加の命令「コンプリーターズ（completers）」は、メモリから読み出されるべきオペランドのサイズ、他の命令に対するその命令の順序づけセマンティクス（ordering semantics）、およびＦＥＴＣＨＡＤＤ命令をＣＰＵキャッシュにプリフェッチ（先読み）するときに使用されるプリフェッチヒントなどのようなオプションを指定する。しかしながら、この発明を理解するには上記の命令のフォーマットで充分である。
【００２８】
図２は、図１のＣＰＵ１２のブロック図である。当然ながら、図２は、コンピュータシステム１０におけるすべてのＣＰＵを代表する。ＣＰＵ１２には、命令レジスタ２０、命令解読実行ロジック２２、フォールト・ハンドラー・ポインタ２４、プログラムカウンタ２６、ソフトウェアベースのＩＡ−３２インターセプト・ロックフォールト・ハンドラー２８、省略時制御レジスタ（ＤＣＲ）３０、変換索引バッファ（ＴＬＢ）３６、Ｌ１およびＬ２キャッシュメモリ４０を備える。図２は概略図であり、この発明を実現するＣＰＵがこれよりも著しく複雑であることは当業者には明らかであろう。しかしながら、図２は、この発明の新規な側面を説明するのには充分である。
【００２９】
当該技術分野で知られているように、ほとんどのコンピュータシステムは、実際に存在する物理メモリより多くのメモリがあるようシミュレートする仮想メモリと呼ばれる技術を用いる。メインメモリアドレスに対する仮想アドレスのマッピングは、仮想アドレス変換として知られるプロセスである。仮想アドレスおよび物理アドレス空間は、典型的にはページと呼ばれる等サイズのメモリブロックに分割され、ページテーブルが、仮想アドレスおよび物理アドレスの間の変換を行う。それぞれのページテーブルのエントリは、典型的には物理アドレスと、ページに関する保護および状態情報とを含む。保護および状態情報は、典型的にはページが受けたアクセスの種類についての情報およびページ保護情報を含む。例えば、ダーティビットは、そのページのデータに対して変更が加えられていることを示す。通常、ページテーブルは大きいのでメモリに記憶される。従って、それぞれの規則的なメモリアクセスは、少なくとも２つのアクセスを実際には要求することができ、１つは変換を得るためのものであり、２つめは物理メモリ位置にアクセスするためのものである。
【００３０】
仮想アドレス変換をサポートするほとんどのコンピュータシステムは、変換索引バッファ（ＴＬＢ）を使用する。ＴＬＢは、典型的には小容量で高速の連想メモリであり、ＣＰＵ上またはＣＰＵの近傍に通常は位置し、最近使用された仮想および物理アドレスの対を記憶する。ＴＬＢは、ページテーブルにおける変換のサブセットを含み、より高速にアクセスされることができる。処理装置は、メインメモリから情報を必要とするとき、仮想アドレスをＴＬＢに送る。ＴＬＢは、仮想アドレスのページ番号を受け取り、物理ページ番号を返す。物理ページ番号は、メインメモリにおける所望のバイトまたはワードをアクセスするため、下位のアドレス情報と組み合わされる。その仮想アドレスの変換がＴＬＢに無いならば、ページテーブルから抽出される。ページテーブルにその変換が無いならば、ページフォールトが生成される。
【００３１】
この発明によると、ＴＬＢ３６は、ＴＬＢエントリにより表わされるページに対して読み出しおよび書き込みを行うＦＥＴＣＨＡＤＤ命令を、エクスポート可能であるか否かを決めるメモリアクセスビットを含む。例えば、ＴＬＢエントリ３８は、メモリアクセスビットフィールド４４を含む。上述したように、ＴＬＢは通常、ページテーブルに含まれる仮想−物理マッピングのサブセットを含んでいる。従って、この発明で使用するのに適合したページテーブルも、メモリアクセスビットのコピーを含む。
【００３２】
表１は、メモリアクセスビットにより表すことができる仮想アドレッシングメモリ属性のコード化を示す。
【表１】
表１に示されるコードは、この発明をよりわかりやすく説明するため簡略化されたものであることに注意されたい。他の実施形態においては、追加の機能性をメモリアクセスビットにコード化するのが望ましいこともある。
【００３４】
これらのコードがどのように使用されるのかを説明するため、ＣＰＵ１２、またはＣＰＵ１２が作動するコンピュータシステムのいずれも、エクスポート可能のＦＥＴＣＨＡＤＤ命令をサポートしていない場合を想定する。そのようなコンピュータシステムにおいては、原子性は、キャッシュ・コヒーレンシーのアルゴリズムによって提供される。セマフォを含むメモリ位置について仮想−物理マッピングが確立されると、ページテーブルにおけるメモリアクセスビット、およびセマフォが記憶されたページに対応するＴＬＢエントリが、ＷＢのメモリ方式に指定され、従ってメモリアクセスビットが「００」に設定される。
【００３５】
従って、ＦＥＴＣＨＡＤＤ命令が命令レジスタ２０にロードされると、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令により指定されたメモリ位置に対応するＴＬＢエントリに記憶されたメモリアクセスビットを調べる。メモリアクセスビットは、ライトバック方式を用いてキャッシュされたメモリページにセマフォが記憶されることを示すので、セマフォを含むキャッシュラインがＬ１およびＬ２キャッシュ４０にロードされ、専有として保持される。その後、命令解読実行ロジック２２は、セマフォをＬ１キャッシュから抽出し、そのセマフォを、ＦＥＴＣＨＡＤＤ命令中に指定されたレジスタファイル４２のレジスタにロードし、セマフォをインクリメントし、インクリメントされたセマフォをＬ１キャッシュに記憶し直す。セマフォが他のＣＰＵにより要求されるとき、ＣＰＵ１２は、セマフォを含むキャッシュラインの専有使用を放棄し、他のＣＰＵがそのキャッシュラインの専有使用を獲得する。これにより、ある量のキャッシュラインのスラッシングとなるけれども、パフォーマンスは、ローエンドからミドルレンジのコンピュータシステムにおいては充分過ぎると言える。
【００３６】
次に、ＣＰＵ１２、およびＣＰＵ１２が作動するコンピュータシステムの両方が、エクスポート可能なＦＥＴＣＨＡＤＤ命令をサポートする場合を想定する。そのようなコンピュータシステムにおいては、ＦＥＴＣＨＡＤＤ命令の原子性は、ＦＥＴＣＨＡＤＤ命令をメモリコントローラ（または、その他の中央ロケーション）にエクスポートすることによるか、またはキャッシュ・コヒーレンシー機構によるかのいずれかによって提供することができる。仮想−物理マッピングが、セマフォを含むメモリ位置について確立されるとき、ページテーブルのメモリアクセスビット、およびセマフォが記憶されているページに対応するＴＬＢエントリが、ＵＣＥメモリ方式に指定され、従ってメモリアクセスビットは「１０」に設定される。
【００３７】
従って、ＦＥＴＣＨＡＤＤ命令が命令レジスタ２０にロードされるとき、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令により指定されたメモリ位置に対応するＴＬＢエントリに記憶されたメモリアクセスビットを調べる。メモリアクセスビットは、セマフォが、キャッシュ不可でエクスポート可能なメモリページに記憶されていることを示す。従って、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令を図１のメモリコントローラ１６にエクスポートする。コントローラ１６は、図１のメインメモリ１８からセマフォを読み出し、そのセマフォを命令解読実行ロジック２２に提供し、命令解読実行ロジック２２は、ＦＥＴＣＨＡＤＤ命令中に指定されたレジスタファイル４２のレジスタにセマフォを記憶する。メモリコントローラ１６は、セマフォをインクリメントし、結果をメインメモリ１８に記憶しなおす。セマフォがキャッシュラインに専有として保持されることが無いので、他のＣＰＵは、セマフォを含むキャッシュラインの専有使用を得る必要なく、即座にセマフォにアクセスすることができる。従って、キャッシュラインのスラッシングが除去される。メモリコントローラ１６が、ＦＥＴＣＨＡＤＤ命令によりアクセスされるセマフォのキャッシュを保持するのが好ましく、これにより、メモリコントローラ１６は、メインメモリ１８にアクセスする必要がなくなってより速い応答が可能となる点に注意されたい。
【００３８】
要約すると、この発明は、原子性がキャッシュ・コヒーレンシー機構により提供されるのか、またはＦＥＴＣＨＡＤＤ命令をメモリコントローラ１６のような中央ロケーションへとエクスポートすることにより提供されるのかを「既製品でシュリンクラップの」ソフトウェアが「知らない」場合でも、該ソフトウェアを、ＦＥＴＣＨＡＤＤ命令によりアクセスされるセマフォでコード化することのできるアーキテクチャ・フレームワークを提供する。従って、このようなソフトウェアは、それぞれの方法について個々のコードセグメントを必要とするソフトウェアなしで、コンピュータハードウェア上で利用可能な原子性更新処理を提供するもっとも高速な方法をアクセスすることができる。
【００３９】
この発明により提供される他の利点は、ＦＥＴＣＡＤＤ命令のエクスポートをサポートするのに、非常に狭い範囲のメモリ位置を選択的にイネーブル（使用可能）にできるということである。従って、オペレーティングシステムは、メモリの小さな部分を、キャッシュ不可でエクスポート可能なよう構成することができ、アプリケーションプログラムが、オペレーティングシステムからセマフォ用のメモリ空間を要求するとき、オペレーティングシステムは、そのような空間を、キャッシュ不可でエクスポート可能なよう構成された領域に割り振ることができる。また、この発明は、オペレーティングシステムが、Ｉ／Ｏ装置にマッピングされたメモリ位置のような、エクスポート可能なＦＥＴＣＨＡＤＤ命令をサポートしないメモリ範囲に対するＦＥＴＣＨＡＤＤ命令のエクスポートを防ぐことができるようにする。
【００４０】
この発明は、キャッシュ・コヒーレンシー機構またはＦＥＴＣＨＡＤＤ命令のエクスポートのいずれかを選択することにより原子性を提供する、６４ビットのＦＥＴＣＨＡＤＤ命令およびそれをサポートするアーキテクチャ・フレームワークを提供するけれども、この発明は、バスロックのプレフィクスを介して原子性を提供するＩＡ−３２命令をもサポートする。ＩＡ−３２命令セットの詳細は、「Intel 命令セットリファレンス」に見つけることができ、ここで参照により取り入れる。
【００４１】
ＩＡ−３２の命令セットにおいて、ＬＯＣＫプレフィクスは、メモリオペランドにアクセスする形の命令に限り、それらの命令の前に付けることが出来る。すなわち、ＡＤＤ、ＡＤＣ、ＡＮＤ、ＢＴＣ、ＢＴＲ、ＢＴＳ、ＣＭＰＸＣＨＧ、ＤＥＣ、ＩＮＣ、ＮＥＧ、ＮＯＴ、ＯＲ、ＳＢＢ、ＳＵＢ、ＸＯＲ、ＸＡＤＤ、ＸＣＨＧ命令につけることができる。
【００４２】
図２を参照すると、省略時制御レジスタ（ＤＣＲ）３０は、ＩＡ−３２ロックチェック・イネーブルビット（ＬＣ）３２を含む。ＬＣビット３２が「１」に設定され、ＩＡ−３２の原子的メモリ参照が、外部バスロック下でプロセッサの外部の「読み出し−変更−書き込み」処理を要求する（例えば、命令がＬＯＣＫプレフィクスを含む）とき、ＩＡ−３２インターセプト・ロックフォールトが起こる。ＬＣビット３２が「０」にクリアされ、ＩＡ−３２原子的メモリ参照が、外部バスロック下でプロセッサの外部の「読み出し−変更−書き込み」処理を要求とするとき、プロセッサは、ＩＡ−３２インターセプト・ロックフォールトを生成するか（バスロックが、コンピュータシステムのハードウェアによりサポートされていない場合）、または外部バスロックでトランザクションを実行することができる。ＩＡ−３２アーキテクチャにおいては、ライトバックのキャッシュ方式を使用してキャッシュされないメモリに対して行われる原子的メモリアクセスには、外部バスロックが必要となる点に注意されたい。言い換えると、メモリがキャッシュ不可またはライトスルー方式でキャッシュされる場合には、ＩＡ−３２アーキテクチャには外部バスロックが必要となる。
【００４３】
複数の相互接続トポロジーで接続された複数のプロセッサを持つコンピュータシステムのように、バスをロックすることができないコンピュータシステムにおいては、当然ながら、ＬＯＣＫプレフィクスが前についたＩＡ−３２命令は、ＩＡ−３２インターセプト・ロックフォールトにより取り扱われなければならない。そのようなシステムでは、ＬＣビット３２の値は問題とならない。
【００４４】
しかしながら、バスをロックすることができるコンピュータシステムを考えてみる。バスをロックすることが可能であるけれども、継続的にそうすることによりパフォーマンスが著しく低下することがある。従って、バスをロックしない命令を使ってＬＯＣＫプレフィクスのついたＩＡ−３２命令をエミュレートするのが望ましい。エミュレーションは、ハードウェアによって直接実行する程速くはないが、ＬＯＣＫプレフィクスのついたＩＡ−３２命令がエミュレートされる間に他のＣＰＵおよび装置がアクセスを続けることができるので、システム全体のパフォーマンスを上げることができる。このようなシステムにおいては、ＬＯＣＫプレフィクスのついたＩＡ−３２命令が、バスロックを使用してハードウェアにより実行されるのか、またはバスロックを使用せずにソフトウェアでエミュレートされるのかを、ＬＣビット３２の値が決定する。ＬＯＣＫプレフィクスのついたＩＡ−３２命令をエミュレートするとき、当然ながら、エミュレーションコードは、キャッシュ・コヒーレンシー機構および／またはエクスポート可能なＦＥＴＣＨＡＤＤ命令を使用して原子性を確保することができる。
【００４５】
図２に戻ると、ＡＤＤ、ＡＤＣ、ＡＮＤ、ＢＴＣ、ＢＴＲ、ＢＴＳ、ＣＭＰＸＣＨＧ、ＤＥＣ、ＩＮＣ、ＮＥＧ、ＮＯＴ、ＯＲ、ＳＢＢ、ＳＵＢ、ＸＯＲ、ＸＡＤＤおよびＸＣＨＧの命令セットからのＩＡ−３２命令が、ＬＯＣＫプレフィクスが前につけられており、メモリ位置をアクセスし、命令レジスタ２０にロードされると想定する。さらに、ＤＣＲ３０のＬＣビット３２が「１」に設定されていると想定する。このような命令に応答して、命令解読実行ロジック２２は、ＩＡ−３２インターセプト・ロックフォールトを生成する。ロジック２２は、フォールト・ハンドラー・ポインタ２４におけるＩＡ−３２インターセプト・ロックフォールトエントリ３４に記憶されたアドレスを、プログラムカウンタ２６にロードする。これにより、フォールト・ハンドラー２８の最初の命令が命令レジスタ２０にロードされ、ソフトウェアベースのＩＡ−３２インターセプト・ロックフォールト・ハンドラー２８の最初の命令が実行される。フォールト・ハンドラー２８は、割り込みを引き起こしたＩＡ−３２命令を調べ、原子的にその命令をエミュレートするため適切なコードへと分岐する。ＩＡ−３２命令がエミュレートされ、適切な値がレジスタファイル４２、Ｌ１およびＬ２キャッシュ４０および図１のメインメモリ１８に記憶された後、フォールト・ハンドラー２８は終了し、フォールトを引き起こした命令のすぐ後の命令を続けて実行する。
【００４６】
フォールト・ハンドラー２８が、上述したようなエクスポート可能なＦＥＴＣＨＡＤＤ命令を含むことができる点に注意されたい。例えば、宛先メモリ位置を「１」だけインクリメントするようコード化されたＩＡ−３２ＸＡＤＤ命令を、「１」に設定されたインクリメント値（ＩＮＣ）を持つＦＥＴＣＨＡＤＤ命令によりエミュレートすることができる。ＦＥＴＣＨＡＤＤ命令によりエミュレートすることのできない他の命令については、変更されるべきメモリ位置を含むキャッシュラインの専有使用を得る命令によりエミュレートすることができる。
【００４７】
要約すると、ＤＣＲ３０のＬＣビット３２およびソフトウェアベースのＩＡ−３２インターセプト・ロックフォールト・ハンドラー２８により、ＣＰＵ１２は、バスをロックすることなくＬＯＣＫプレフィクスのついたＩＡ−３２命令を原子的に実行することができるようになる。従って、この発明により、６４ビットのアーキテクチャを持つコンピュータシステムは、６４ビットのアーキテクチャにより提供される優れたパフォーマンスを維持しつつ、ＩＡ−３２命令との２値互換性を維持することができるようになる。
【００４８】
この発明を、好ましい実施形態を参照しつつ説明してきたけれども、当該技術分野の当業者には、この発明の精神および範囲から離れること無く、形式および詳細において変更を加えることができるということが明らかであろう。
【発明の効果】
特定の原子的更新方法を利用するようソフトウェアを明確にコード化することなく、ソフトウェアは、ハードウェアにより提供される最高のパフォーマンスの原子的更新方法をアクセスできるようになる。
【図面の簡単な説明】
【図１】Ｎ個のＣＰＵ、メモリコントローラおよびメインメモリを備えるコンピュータシステムの概略図。
【図２】この発明による、図１のＣＰＵのうちの１つのブロック図。
【符号の説明】
１２、１４ ＣＰＵ
１６ メモリコントローラ
１８ メインメモリ
３６ ＴＬＢ
４４ メモリ属性フィールド
Claims (6)
- 外部のメモリコントローラに接続可能な中央処理装置であって、
エクスポート可能なフェッチおよび加算(FETCHADD)命令を受け取ることが可能な命令レジスタと、
仮想対物理メモリ変換を記憶する複数のエントリを有する変換索引バッファ（ＴＬＢ）であって、それぞれの該エントリは、該エントリに記憶された該仮想対物理メモリ変換に関連付けられた物理ページが、ライトバックのメモリ方式をサポートするのか、または、キャッシュ不可であるがエクスポート可能なメモリ方式をサポートするのか、を示すメモリアクセスビットを含む、変換索引バッファと、
前記変換索引バッファおよび前記外部のメモリコントローラとの間に接続されたキャッシュメモリと、
前記命令レジスタ、前記外部のメモリコントローラ、および前記変換索引バッファに接続された、命令を解読して実行する命令解読実行ロジックと、を備え、
前記命令解読実行ロジックは、前記エクスポート可能なフェッチおよび加算命令により示される目標メモリ位置に対応する該変換索引バッファのエントリのメモリ属性を調べることにより、該エクスポート可能なフェッチおよび加算命令を実行し、該目標メモリ位置が前記ライトバックのメモリ方式をサポートすることを該メモリ属性が示すならば、該目標メモリ位置のコピーを含むキャッシュラインが、「排他」なコヒーレンシ状態で前記キャッシュメモリにロードされると共に、前記エクスポート可能なフェッチおよび加算命令は、該キャッシュメモリに記憶された該目標メモリ位置のコピーを使用して完了され、前記目標メモリ位置が前記キャッシュ不可であるがエクスポート可能なメモリ方式であることを前記メモリ属性が示すならば、該エクスポート可能なフェッチおよび加算命令は、前記外部のメモリコントローラによって実行されるために該メモリコントローラにエクスポートされる、
中央処理装置。 - 前記命令レジスタは、バスロックのプレフィックスが付いた命令を受け取ることができ、
前記中央処理装置は、さらに、
ソフトウェアベースのバスロック・フォールト・ハンドラーのルーチンを指す割り込みハンドラー・ポインターと、
ロックチェック・イネーブルビットを有する省略時制御レジスタと、を備え、
前記命令解読実行ロジックは、前記ロックチェック・イネーブルビットがセットされている時、該バスロックのプレフィックスが付いた前記命令をエミュレートするソフトウェアベースの前記バスロック・フォールト・ハンドラーのルーチンを実行し、前記ロックチェック・イネーブルビットがセットされていない時、該中央処理装置を前記外部のメモリコントローラに接続するバスをロックすることにより、該バスロックのプレフィックスが付いた前記命令を実行する、
請求項１に記載の中央処理装置。 - 外部のメモリコントローラに接続されることが可能な中央処理装置であって、
バスロックのプレフィックスが付いた命令を受け取ることができる命令レジスタと、
ソフトウェアベースのバスロック・フォールト・ハンドラーのルーチンを指す割り込みハンドラーのポインタと、
ロックチェック・イネーブルビットを有する省略時制御レジスタと、
前記命令レジスタ、前記外部のメモリコントローラ、前記割り込みハンドラーのポインタ、および前記省略時制御レジスタに接続され、命令を解読して実行する命令解読実行ロジックと、を備え、
前記ロジックは、前記ロックチェック・イネーブルビットがセットされている時は、該バスロックのプレフィックスが付いた前記命令をエミュレートする前記ソフトウェアベースのバスロック・フォールト・ハンドラーのルーチンを実行し、前記ロックチェック・イネーブルビットがセットされていない時は、該中央処理装置を前記外部のメモリコントローラに接続するバスをロックすることにより、該バスロックのプレフィックスが付いた前記命令を実行する、
中央処理装置。 - 前記命令レジスタは、エクスポート可能なフェッチおよび加算(FETCHADD)命令を受け取ることができ、前記中央処理装置は、さらに、
仮想対物理メモリ変換を記憶する複数のエントリを有する変換索引バッファ（ＴＬＢ）であって、それぞれの該エントリは、該エントリに記憶された該仮想対物理メモリ変換に関連付けられた物理ページが、ライトバックのメモリ方式をサポートするのか、または、キャッシュ不可であるがエクスポート可能なメモリ方式をサポートするのか、を示すメモリアクセスビットを含む、変換索引バッファと、
前記変換索引バッファおよび前記外部のメモリコントローラとの間に接続されたキャッシュメモリと、を備え、
前記命令解読実行ロジックは、前記変換索引バッファに接続されており、該ロジックは、前記エクスポート可能なフェッチおよび加算命令により示される目標メモリ位置に対応する該変換索引バッファのエントリのメモリ属性を調べることによって、該エクスポート可能なフェッチおよび加算命令を実行し、該目標メモリ位置が前記ライトバックのメモリ方式をサポートすることを該メモリ属性が示すならば、該目標メモリ位置のコピーを含むキャッシュラインが、排他として前記キャッシュメモリにロードされると共に、該エクスポート可能なフェッチおよび加算命令は、該キャッシュメモリに記憶された該目標メモリ位置のコピーを使用して完了され、前記目標メモリ位置がキャッシュ不可であるがエクスポート可能なメモリ方式であることを該メモリ属性が示すならば、該エクスポート可能なフェッチおよび加算命令は、前記外部のメモリコントローラによって実行されるために該メモリコントローラにエクスポートされる、
請求項３に記載の中央処理装置。 - マルチプロセッサコンピュータシステムであって、
メインメモリユニットと、
前記メインメモリユニットに接続されたメモリコントローラであって、エクスポート可能なフェッチおよび加算命令を受け取って実行することができるメモリコントローラと、
前記メモリコントローラに接続された複数の中央処理装置と、を備え、それぞれの該中央処理装置は、
エクスポート可能なフェッチおよび加算命令を受け取ることが可能な命令レジスタと、
仮想対物理メモリ変換を記憶する複数のエントリを有する変換索引バッファ（ＴＬＢ）であって、それぞれの該エントリは、該エントリに記憶された該仮想対物理メモリ変換に関連付けられた物理ページが、ライトバックのメモリ方式をサポートするのか、または、キャッシュ不可であるがエクスポート可能なメモリ方式をサポートするのか、を示すメモリアクセスビットを含む、変換索引バッファと、
前記変換索引バッファおよび前記外部のメモリコントローラとの間に接続されたキャッシュメモリと、
前記命令レジスタ、前記外部のメモリコントローラ、および前記変換索引バッファに接続された、命令を解読して実行する命令解読実行ロジックと、を備え、
前記ロジックは、前記エクスポート可能なフェッチおよび加算命令により示される目標メモリ位置に対応する該変換索引バッファのエントリのメモリ属性を調べることによって、該エクスポート可能なフェッチおよび加算命令を実行し、該目標メモリ位置が前記ライトバックのメモリ方式をサポートすることを、該メモリ属性が示すならば、該目標メモリ位置のコピーを含むキャッシュラインが、排他として前記キャッシュメモリにロードされると共に、前記エクスポート可能なフェッチおよび加算命令は、該キャッシュメモリに記憶された該目標メモリ位置のコピーを使用して完了され、前記目標メモリ位置がキャッシュ不可であるがエクスポート可能なメモリ方式であることを、該メモリ属性が示すならば、該エクスポート可能なフェッチおよび加算命令は、前記外部のメモリコントローラによって実行されるために該メモリコントローラにエクスポートされる、
マルチプロセッサコンピュータシステム。 - それぞれの前記中央処理装置の前記命令レジスタは、バスロックのプレフィックスが付いた命令を受け取ることができ、それぞれの該中央処理装置は、さらに、
ソフトウェアベースのバスロック・フォールト・ハンドラーのルーチンを指す割り込みハンドラーのポインタと、
ロックチェック・イネーブルビットを有する省略時制御レジスタと、を備え、
前記命令解読実行ロジックは、前記ロックチェック・イネーブルビットがセットされている時は、該バスロックのプレフィックスが付いた前記命令をエミュレートする前記ソフトウェアベースのバスロック・フォールト・ハンドラーのルーチンを実行し、前記ロックチェック・イネーブルビットがセットされていない時は、該中央処理装置を前記外部のメモリコントローラに接続するバスをロックすることにより、該バスロックのプレフィックスが付いた前記命令を実行する、
請求項５に記載のマルチプロセッサコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US170137 | 1980-07-18 | ||
| US09/170,137 US6430657B1 (en) | 1998-10-12 | 1998-10-12 | Computer system that provides atomicity by using a tlb to indicate whether an exportable instruction should be executed using cache coherency or by exporting the exportable instruction, and emulates instructions specifying a bus lock |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000122916A JP2000122916A (ja) | 2000-04-28 |
| JP2000122916A5 JP2000122916A5 (ja) | 2006-11-16 |
| JP4531890B2 true JP4531890B2 (ja) | 2010-08-25 |
Family
ID=22618690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28666099A Expired - Fee Related JP4531890B2 (ja) | 1998-10-12 | 1999-10-07 | 原子的更新処理を実行する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6430657B1 (ja) |
| JP (1) | JP4531890B2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6341338B1 (en) * | 1999-02-04 | 2002-01-22 | Sun Microsystems, Inc. | Protocol for coordinating the distribution of shared memory |
| US6587964B1 (en) * | 2000-02-18 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Transparent software emulation as an alternative to hardware bus lock |
| US6802057B1 (en) | 2000-05-03 | 2004-10-05 | Sun Microsystems, Inc. | Automatic generation of fortran 90 interfaces to fortran 77 code |
| US6986130B1 (en) | 2000-07-28 | 2006-01-10 | Sun Microsystems, Inc. | Methods and apparatus for compiling computer programs using partial function inlining |
| US6594736B1 (en) * | 2000-08-15 | 2003-07-15 | Src Computers, Inc. | System and method for semaphore and atomic operation management in a multiprocessor |
| US6804741B2 (en) * | 2002-01-16 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Coherent memory mapping tables for host I/O bridge |
| US7971030B2 (en) | 2002-08-07 | 2011-06-28 | Mmagix Technology Limited | Method for using multiple processing resources which share multiple co-processor resources |
| US7146607B2 (en) * | 2002-09-17 | 2006-12-05 | International Business Machines Corporation | Method and system for transparent dynamic optimization in a multiprocessing environment |
| US9043194B2 (en) * | 2002-09-17 | 2015-05-26 | International Business Machines Corporation | Method and system for efficient emulation of multiprocessor memory consistency |
| US7496494B2 (en) * | 2002-09-17 | 2009-02-24 | International Business Machines Corporation | Method and system for multiprocessor emulation on a multiprocessor host system |
| US7953588B2 (en) * | 2002-09-17 | 2011-05-31 | International Business Machines Corporation | Method and system for efficient emulation of multiprocessor address translation on a multiprocessor host |
| US8108843B2 (en) | 2002-09-17 | 2012-01-31 | International Business Machines Corporation | Hybrid mechanism for more efficient emulation and method therefor |
| US7103528B2 (en) * | 2002-09-19 | 2006-09-05 | Lsi Logic Corporation | Emulated atomic instruction sequences in a multiprocessor system |
| US7130969B2 (en) * | 2002-12-19 | 2006-10-31 | Intel Corporation | Hierarchical directories for cache coherency in a multiprocessor system |
| US7917646B2 (en) * | 2002-12-19 | 2011-03-29 | Intel Corporation | Speculative distributed conflict resolution for a cache coherency protocol |
| US7636815B1 (en) * | 2003-04-09 | 2009-12-22 | Klaiber Alexander C | System and method for handling direct memory accesses |
| US8751753B1 (en) | 2003-04-09 | 2014-06-10 | Guillermo J. Rozas | Coherence de-coupling buffer |
| US20040263386A1 (en) * | 2003-06-26 | 2004-12-30 | King Thomas M. | Satellite positioning system receivers and methods |
| US20050071606A1 (en) * | 2003-09-30 | 2005-03-31 | Roman Talyansky | Device, system and method of allocating spill cells in binary instrumentation using one free register |
| US7822929B2 (en) | 2004-04-27 | 2010-10-26 | Intel Corporation | Two-hop cache coherency protocol |
| US20050240734A1 (en) * | 2004-04-27 | 2005-10-27 | Batson Brannon J | Cache coherence protocol |
| US20050262250A1 (en) * | 2004-04-27 | 2005-11-24 | Batson Brannon J | Messaging protocol |
| US9280473B2 (en) | 2004-12-02 | 2016-03-08 | Intel Corporation | Method and apparatus for accessing physical memory from a CPU or processing element in a high performance manner |
| US7971002B1 (en) * | 2005-04-07 | 2011-06-28 | Guillermo Rozas | Maintaining instruction coherency in a translation-based computer system architecture |
| US7814292B2 (en) * | 2005-06-14 | 2010-10-12 | Intel Corporation | Memory attribute speculation |
| US7676796B2 (en) * | 2005-09-29 | 2010-03-09 | Intel Corporation | Device, system and method for maintaining a pre-defined number of free registers within an instrumented program |
| US7991965B2 (en) * | 2006-02-07 | 2011-08-02 | Intel Corporation | Technique for using memory attributes |
| US7487279B2 (en) * | 2007-01-23 | 2009-02-03 | International Business Machines Corporation | Achieving both locking fairness and locking performance with spin locks |
| US9032100B2 (en) * | 2008-04-03 | 2015-05-12 | International Business Machines Corporation | I/O hub-supported atomic I/O operations |
| US8275598B2 (en) * | 2009-03-02 | 2012-09-25 | International Business Machines Corporation | Software table walk during test verification of a simulated densely threaded network on a chip |
| US8788794B2 (en) | 2010-12-07 | 2014-07-22 | Advanced Micro Devices, Inc. | Programmable atomic memory using stored atomic procedures |
| US9122476B2 (en) | 2010-12-07 | 2015-09-01 | Advanced Micro Devices, Inc. | Programmable atomic memory using hardware validation agent |
| US8793471B2 (en) | 2010-12-07 | 2014-07-29 | Advanced Micro Devices, Inc. | Atomic program verification |
| CN103064375B (zh) * | 2012-12-18 | 2015-01-14 | 国核电站运行服务技术有限公司 | 一种基于核级设备检测远程操控上位机的软件结构的控制方法 |
| US9058282B2 (en) | 2012-12-31 | 2015-06-16 | Intel Corporation | Dynamic cache write policy |
| US10078613B1 (en) | 2014-03-05 | 2018-09-18 | Mellanox Technologies, Ltd. | Computing in parallel processing environments |
| US9558115B2 (en) * | 2014-04-22 | 2017-01-31 | Netapp, Inc. | Write-back caching-based atomicity in a distributed storage system |
| US11775443B2 (en) | 2014-10-23 | 2023-10-03 | Hewlett Packard Enterprise Development Lp | Supervisory memory management unit |
| FR3048526B1 (fr) * | 2016-03-07 | 2023-01-06 | Kalray | Instruction atomique de portee limitee a un niveau de cache intermediaire |
| US10402218B2 (en) * | 2016-08-30 | 2019-09-03 | Intel Corporation | Detecting bus locking conditions and avoiding bus locks |
| US10528519B2 (en) | 2017-05-02 | 2020-01-07 | Mellanox Technologies Ltd. | Computing in parallel processing environments |
| US10394653B1 (en) | 2017-05-02 | 2019-08-27 | Mellanox Technologies, Ltd. | Computing in parallel processing environments |
| US10394747B1 (en) | 2017-05-31 | 2019-08-27 | Mellanox Technologies Ltd. | Implementing hierarchical PCI express switch topology over coherent mesh interconnect |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340144A (ja) * | 1991-05-17 | 1992-11-26 | Nec Corp | バスロック制御装置 |
| US5428761A (en) * | 1992-03-12 | 1995-06-27 | Digital Equipment Corporation | System for achieving atomic non-sequential multi-word operations in shared memory |
| US5535365A (en) * | 1993-10-22 | 1996-07-09 | Cray Research, Inc. | Method and apparatus for locking shared memory locations in multiprocessing systems |
| US5535352A (en) * | 1994-03-24 | 1996-07-09 | Hewlett-Packard Company | Access hints for input/output address translation mechanisms |
| US5574922A (en) * | 1994-06-17 | 1996-11-12 | Apple Computer, Inc. | Processor with sequences of processor instructions for locked memory updates |
| US5761731A (en) * | 1995-01-13 | 1998-06-02 | Digital Equipment Corporation | Method and apparatus for performing atomic transactions in a shared memory multi processor system |
| US6519623B1 (en) * | 1996-10-31 | 2003-02-11 | International Business Machines Corporation | Generic semaphore for concurrent access by multiple operating systems |
| US5895495A (en) * | 1997-03-13 | 1999-04-20 | International Business Machines Corporation | Demand-based larx-reserve protocol for SMP system buses |
-
1998
- 1998-10-12 US US09/170,137 patent/US6430657B1/en not_active Expired - Lifetime
-
1999
- 1999-10-07 JP JP28666099A patent/JP4531890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000122916A (ja) | 2000-04-28 |
| US6430657B1 (en) | 2002-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4531890B2 (ja) | 原子的更新処理を実行する方法 | |
| US9804970B2 (en) | Invalidating a range of two or more translation table entries and instruction therefor | |
| JP4136001B2 (ja) | 入出力アドレス変換機構用の計算システム | |
| US7228389B2 (en) | System and method for maintaining cache coherency in a shared memory system | |
| US8452942B2 (en) | Invalidating a range of two or more translation table entries and instruction therefore | |
| US9304916B2 (en) | Page invalidation processing with setting of storage key to predefined value | |
| US6901505B2 (en) | Instruction causing swap of base address from segment register with address from another register | |
| US6456891B1 (en) | System and method for transparent handling of extended register states | |
| US8521964B2 (en) | Reducing interprocessor communications pursuant to updating of a storage key | |
| US5555395A (en) | System for memory table cache reloads in a reduced number of cycles using a memory controller to set status bits in the main memory table | |
| US8918601B2 (en) | Deferred page clearing in a multiprocessor computer system | |
| US8458438B2 (en) | System, method and computer program product for providing quiesce filtering for shared memory | |
| EP0669579A2 (en) | Coherence index generation for use by an input/output adapter | |
| US7310712B1 (en) | Virtual copy system and method | |
| JPH04251352A (ja) | マイクロプロセサのオンチップキャッシュ内のメモリ位置の選択的ロック | |
| EP0173909B1 (en) | Look-aside buffer least recently used marker controller | |
| JP2000339221A (ja) | 変換装置のエントリを無効化するシステム及び方法 | |
| CN113885943A (zh) | 处理单元、片上系统、计算装置及方法 | |
| EP0389886A2 (en) | Ring reduction logic mechanism | |
| CN113641403A (zh) | 微处理器和在微处理器中实现的方法 | |
| Dixon | Page associative caches on Futurebus | |
| Curley et al. | Hardware differences in the 9373 and 9375 processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100113 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4531890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |