JPS63220548A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS63220548A JPS63220548A JP5496687A JP5496687A JPS63220548A JP S63220548 A JPS63220548 A JP S63220548A JP 5496687 A JP5496687 A JP 5496687A JP 5496687 A JP5496687 A JP 5496687A JP S63220548 A JPS63220548 A JP S63220548A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- window
- polyimide
- etching
- polyimide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229920001721 polyimide Polymers 0.000 claims abstract description 46
- 239000004642 Polyimide Substances 0.000 claims abstract description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 102
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052681 coesite Inorganic materials 0.000 abstract description 12
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 12
- 239000000377 silicon dioxide Substances 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 12
- 229910052682 stishovite Inorganic materials 0.000 abstract description 12
- 229910052905 tridymite Inorganic materials 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 3
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 2
- 230000000711 cancerogenic effect Effects 0.000 description 2
- 231100000315 carcinogenic Toxicity 0.000 description 2
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
Description
【発明の詳細な説明】
主１上辺１！Ｌ肚１
本発明はパ９シベーション層等として形成されイ、ボリ
イミ１ζ層の窓明げを精度良く行うことができる半導体
装置の製造方法に関する。[Detailed description of the invention] Main 1 top side 1! BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, which allows for precise window opening of a polyimide layer formed as a passivation layer or the like.
瓶」惇プ肢ｊ社
り、 Ｓ Ｉの表面安定化のための配線層上のパシヘー
ション層、或いは多層配線の層間絶縁膜として堆積され
る有機絶縁膜は、配線層の一部に電極パッドを形成する
ため或いは下部配線層と−１一部配線）ｉとの電気的接
続を行うため一部に窓明けする必要がある。The organic insulating film deposited as a passivation layer on the wiring layer for surface stabilization of SI or as an interlayer insulating film of multilayer wiring is used to form electrode pads on part of the wiring layer. It is necessary to open a window in a part in order to form or to make an electrical connection between the lower wiring layer and the -1 partial wiring (i).
従来は、この有機絶縁層の形成並びに窓明けを次のよう
な方法によって行っていた。Conventionally, the formation of this organic insulating layer and the opening of windows have been carried out by the following method.
初めに第７図に示すように、配線層（１）か形成された
半導体ウェーハ〔以下単に基板（２）という〕に有機絶
縁層としてのポリイミド層（３）とフォトレジスト層（
４）を順に積層する。このポリイミド層（３）は、例え
ばポリイミド系樹脂をワニス状態で、基板（２）の中心
部に滴下し、この基板（２）をスピナーで高速回転させ
、遠心力で周縁部に延ばして所定厚に付着させた後、熱
硬化することにより形成される。またフォトレジスト層
（４）は、例えば感光性のゴム系材料をスピナーで所定
厚に塗布して形成される。First, as shown in FIG. 7, a polyimide layer (3) as an organic insulating layer and a photoresist layer (
4) are stacked in order. This polyimide layer (3) is made by dropping, for example, a polyimide resin in the form of a varnish onto the center of the substrate (2), rotating the substrate (2) at high speed with a spinner, and spreading it to the periphery using centrifugal force to form a predetermined thickness. It is formed by adhering it to a surface and then curing it with heat. The photoresist layer (4) is formed, for example, by applying a photosensitive rubber material to a predetermined thickness using a spinner.
次に第８図に示すように、窓明は位置のフォトレジスト
層（４）をフォトリソグラフィにより選択的に除去して
、窓（５）を形成する。Next, as shown in FIG. 8, the photoresist layer (4) at the window opening is selectively removed by photolithography to form a window (5).
次にウェットエツチングにより、第９図に示すようにポ
リイミド層（３）の窓明けを行う。Next, wet etching is performed to open a window in the polyimide layer (3) as shown in FIG.
このつｊｌ、’７トヱツチングは、抱水ヒドラジンとエ
チレンジアミンの混合液を用いる。この窓明は部分の形
状は、ウェットエツチングの等方性により、除去部分が
フォトレジスト層（４）の窓縁の丁に食い込む、いわゆ
るサイドエツチングとなっている。なお、このサイドエ
ツチングの大きさはポリイミド層（３）とフォトレジス
ト層（４）との密着性によって左右されるものである。For this touching, a mixed solution of hydrazine hydrate and ethylenediamine is used. Due to the isotropy of wet etching, the shape of this window opening is so-called side etching in which the removed portion bites into the edge of the window of the photoresist layer (4). The magnitude of this side etching depends on the adhesion between the polyimide layer (3) and the photoresist layer (4).
次に第１０図に示すように露呈した配線層（１）の表面
状態を亀の甲状に仕上げるための弗酸による表面処理を
行う。Next, as shown in FIG. 10, the surface of the exposed wiring layer (1) is subjected to surface treatment with hydrofluoric acid in order to finish it in a tortoise shell shape.
そして最後に、第１１図に示すように、所定の溶剤を用
いてフォトレジスト層（４）を除去することにより、配
線ＪＥｉ（１）の所定部分のみ窓明けがされたポリイミ
ド層（３）によるパッシベーションが形成されることに
なる。Finally, as shown in FIG. 11, by removing the photoresist layer (4) using a predetermined solvent, only a predetermined portion of the wiring JEi (1) is covered with a polyimide layer (3) in which a window is opened. Passivation will be formed.
発皿宏邂訣しよ゛とする
上記従来のポリイミド層の窓明けを行うウェットエソチ
ング工程において、エツチング液として使用される抱水
ヒドラジンとエチレンジアミンの混合液は発ガン性の疑
いが持たれており、その取扱い上問題があった。In the conventional wet etching process for opening a window in a polyimide layer, the mixture of hydrazine hydrate and ethylenediamine used as an etching solution is suspected of being carcinogenic. There were problems in its handling.
またウェットエツチングＣよエツチング方向を制御する
ことができない、いわゆる等方性をもってポリイミド層
を熔かすものである。そして上記サイドエッチのため、
エツチング形状をフォトレジスト層（４）の窓（５）の
形状のみによって決定できない問題があった。特にポリ
イミド層（３）とフォトレジスト層（４）との密着性が
悪い場合には、電極層（１）の肩部分（１ａ）が露出さ
れるまで、オーバエツチングされることがある。この場
合パッシベーションの機能が損なわれるので、生産管理
上大きな問題となっていた。Furthermore, unlike wet etching C, the etching direction cannot be controlled, and the polyimide layer is melted with so-called isotropy. And for the above side sex,
There was a problem in that the etching shape could not be determined solely by the shape of the window (5) in the photoresist layer (4). In particular, if the adhesion between the polyimide layer (3) and the photoresist layer (4) is poor, over-etching may occur until the shoulder portion (1a) of the electrode layer (1) is exposed. In this case, the passivation function is impaired, posing a major problem in terms of production control.
上記問題を根本から解決するための方法として、ポリイ
ミド層（３）の第８図に示す状態でのエツチングを、ウ
ェットエツチングではなく、０２プラズマエツチング等
のドライエツチングによって行うことも考えられる。As a method to fundamentally solve the above problem, it is conceivable to perform the etching of the polyimide layer (3) in the state shown in FIG. 8 not by wet etching but by dry etching such as 02 plasma etching.
しかし、ポリイミドＮ（３）と、これを覆うフォトレジ
スト層（４）とでは、ドライエツチングに対する選択比
が１：１程度であり、フォトレジスト層（４）の窓形状
をポリイミド層のエツチングが終了するまで保つことが
困難になり量産化には不適当である。なおこの場合に、
フォトレジスト層（４）を厚くすることも考えられるが
、これではフォトレジスト膜の窓（５）の精度が低下す
るので採用できない。However, the selectivity ratio for dry etching between polyimide N (3) and the photoresist layer (4) covering it is about 1:1, and the window shape of the photoresist layer (4) is formed when the etching of the polyimide layer is completed. It is difficult to maintain the temperature until the temperature is reached, making it unsuitable for mass production. In this case,
Although it is conceivable to make the photoresist layer (4) thicker, this cannot be adopted because the precision of the window (5) of the photoresist film will deteriorate.
そこで本発明は電極層のパッシベーション層等として形
成されるポリイミド層の窓明けを、ドライエツチングに
よって精度良く行える方法を提供することを目的とする
。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a method for accurately forming windows in a polyimide layer formed as a passivation layer of an electrode layer by dry etching.
Ｕ瑚聾（）Ｊｕ影冒哩（社）久も巨
木発明の上記目的を達成するための手段は、次の工程を
含む半導体装置の製造方法である。Means for achieving the above-mentioned object of the invention is a method of manufacturing a semiconductor device including the following steps.
■配線層が形成された基板上にポリイミド層を塗布・形
成する工程、
■上記ポリイミド層の上にＳｉ、０２膜を形成する工程
、
■Ｌ記ＳｉＯ２ 膜の上にフォトレジスト層を形成する
工程、
■上記フォトレジスト層 Ｊｉの所要部分にフォトリソ
グラフィ法により窓明けを行い、この窓に対応するＳ
ｉ １１２１ｉをエツチングにより除去する工程、
■ドライエツチングにより、上記ＳｉＯ２膜の窓に対応
するポリイミド層及び上記フォトレジスト層を除去する
工程、
及び弗酸によりポリイミド層の窓から露呈した配線層の
表面仕上げを行うと同時に、残っていたレジスト層を除
去する工程。■Process of applying and forming a polyimide layer on the substrate on which the wiring layer has been formed; ■Process of forming a SiO2 film on the polyimide layer; ■Process of forming a photoresist layer on the SiO2 film described in L. , ■ A window is opened in the required part of the photoresist layer Ji by photolithography, and a S corresponding to this window is formed.
i 1121i by etching, 2) Dry etching to remove the polyimide layer corresponding to the window of the SiO2 film and the photoresist layer, and hydrofluoric acid to finish the surface of the wiring layer exposed from the window of the polyimide layer. At the same time, the remaining resist layer is removed.
昨月−
上記製造方法において、ポリイミド層の上に形成される
５ｉＯ２１１には、ポリイミド層に比べてドライエツチ
ングに対する選択比が極めて大きい。従って薄いＳｉＯ
２ ｍを形成し、そこに精度良く窓明けをしておき、方
向性を持・つドライエツチングをすれば、この窓に沿っ
てポリイミド層を精度良く窓明けすることができる。Last month - In the above manufacturing method, 5iO211 formed on the polyimide layer has an extremely high selectivity to dry etching compared to the polyimide layer. Therefore, thin SiO
By forming a 2 m long window, opening a window there with high precision, and performing directional dry etching, the polyimide layer can be opened with high precision along this window.
尖あ貫 本発明を以下実施例に従って説明する。Tsunakan The present invention will be explained below according to examples.
初めに第１図に示すように配線層（１０）が形成された
半導体ウェーハ〔以下単に基板（１１）という〕に、有
機絶縁層としてポリイミド層（１２）、Ｓ ｉ、 ０２
膜（１３） 、及びフォトレジスト層（１４）を順に被
着・形成する。First, as shown in FIG. 1, a polyimide layer (12), Si, 02 as an organic insulating layer is applied to a semiconductor wafer (hereinafter simply referred to as a substrate (11)) on which a wiring layer (10) is formed.
A film (13) and a photoresist layer (14) are sequentially deposited and formed.
ポリイミドＮ （１２）は、例えばポリイミド系樹脂を
フェス状態で基板（１１）の中心部上に滴下し７、この
基板（１１）をスピナーで高速回転させ遠心力で周縁部
に廷ばして所定厚に付着させた後、熱硬化することによ
り形成される。Polyimide N (12) is prepared, for example, by dropping a polyimide resin in a face state onto the center of the substrate (11) 7, rotating the substrate (11) at high speed with a spinner, and spreading it around the periphery using centrifugal force. It is formed by applying a thick layer and then curing it with heat.
また５ｉ（）２Ｈ朶（１３）は、Ｓｉ、０２膜形成用の
所定の塗布液をスピナーを用いて塗布し、これを焼成”
ｊるごとにより、例えば５００〜１００ＯＡの厚さに形
成する。この膜厚は、ピンホールが形成されない稈度に
薄くシ゛ζもよいのである。またフォトレシスｌｌｉ
Ｃ１０）は感光性のゴム系材料を用い、スピナーを用い
所定厚に形成する。In addition, 5i () 2H frame (13) is prepared by applying a prescribed coating liquid for forming Si, 02 film using a spinner, and then baking it.
It is formed to a thickness of, for example, 500 to 100 OA depending on the process. This film thickness may be thin enough to prevent pinholes from forming. Also photoresislli
C10) uses a photosensitive rubber material and is formed to a predetermined thickness using a spinner.
次に第２図に示−１ように、フォトレジスト層（］４）
の電極引出し位置に対応した部分庖フＡＩ・リソグラフ
ィ法により除去して、畜（１４ａ）を形成する。Next, as shown in Figure 2-1, a photoresist layer (]4)
A portion (14a) corresponding to the electrode extraction position is removed by an AI/lithography method.
次に第３図に示すようにフォトレジスト層（１４）の窓
ｉ、ｉ４ ａ ）に対応するＳｉＯ２膜（１３）の−・
部を上ソチングにより除去して窓（１３ａ）を形成する
。このエツチングは、ＳｉＯ２膜（１３）が良く溶り、
フォトレジスト膜（Ｉ４）が溶は難いような性質をもつ
エツチング方法で行えば良く一般的なウェットエツチン
グの他、ドライエツチングによって行うこともできる。Next, as shown in FIG. 3, -.
The window (13a) is formed by removing the portion by upper sawing. This etching dissolves the SiO2 film (13) well,
The etching may be carried out by any etching method that has a property that the photoresist film (I4) is difficult to dissolve, and in addition to the general wet etching, dry etching can also be used.
次に第４図に示すように、窓（１４ａ）（ｉ３ａ）に対
応する部分のポリイミドｒ！（１２）を、ドライエツチ
ングにより除去し、ポリイミド層の窓（１，２ａ）を形
成して、電極層（１０）の一部を露呈させる。このドラ
イエツチングは、例えば０２プラズマエツチングである
。ここでドライエツチングは、基板（１１）に向かう作
用方向に集中してエツチングが進行するという方向性が
ある。またポリイミド層（１２）及びフォトレジスト層
（１４）に対するＳｉＯ２膜（１３）のエツチングの選
択比は、極めて大きい。このため、このドライエツチン
グ後の形状は、ポリイミド層（１２）に形成された窓（
１２ａ）が、ＳｉＯ２膜（１３）の窓（１３ａ）の形状
に精度高く倣い、基板（１１）に垂直な方向に沿って除
去されるという理想的な状態でエツチングされる。また
、このドライエツチングの工程時に、残っていたフォト
レジスＩ一層（１４）も除去される。Next, as shown in FIG. 4, polyimide r! of the portions corresponding to the windows (14a) (i3a). (12) is removed by dry etching to form windows (1, 2a) in the polyimide layer and expose a portion of the electrode layer (10). This dry etching is, for example, 02 plasma etching. Here, the dry etching has a direction in which the etching progresses concentratedly in the direction of action toward the substrate (11). Furthermore, the etching selectivity of the SiO2 film (13) with respect to the polyimide layer (12) and the photoresist layer (14) is extremely high. Therefore, the shape after dry etching is the same as the window formed in the polyimide layer (12).
12a) is ideally etched in such a way that it precisely follows the shape of the window (13a) of the SiO2 film (13) and is removed along a direction perpendicular to the substrate (11). Also, during this dry etching step, the remaining photoresist I layer (14) is also removed.
次にポリイミド層（１２）の窓（１２ａ）から露呈した
電極Ｍ （１０）の表面を電極引出し層の形成に通した
形状とするために弗酸を用いて第５図乙こ示すよう（、
こ表面処理をする。この処理は、その仕上げ面の形状か
ら亀の甲エツチングと呼ぽ狛るものである。この表面処
理を行うとき５ｉｏ２欣（［３） は同時に除去される
。Next, in order to give the surface of the electrode M (10) exposed through the window (12a) of the polyimide layer (12) a shape suitable for forming an electrode lead layer, hydrofluoric acid was used to form the surface of the electrode M (10) exposed through the window (12a) of the polyimide layer (12).
Perform surface treatment. This process is called tortoise shell etching because of the shape of the finished surface. When performing this surface treatment, 5io2 ([3)] is removed at the same time.
、ｒ、の結果、第５し１に示すように基板（１１）上に
、電極層（１０）の所定部分のみを露呈させ、その層部
分（１０ａ）及び他の部分を、覆ったバッジ〜、−ジョ
ンがポリイミド層（１２）によって形成されるこ２−に
なる。As a result of , r, as shown in No. 5 and 1, a badge ~ in which only a predetermined part of the electrode layer (10) is exposed on the substrate (11), and the layer part (10a) and other parts are covered , - is formed by the polyimide layer (12).
なお本発明方法によって窓明けされるポリイミド層はパ
ッシベーションとして形成される他に２、層間絶１、ナ
屓としても形成されるものである。例えば第６１ノＩに
示ｊように基板（１１）の上に下部電極層１’、１５＞
を形成した後、」−証本発明方法によって窓明ルナされ
たボリイミ１゛層（１６）を形成し、この上に上部電極
層（Ｉ７）及びバッジベーションとしてポリイミドＮ
（１８）を形成した場合、先に形成されたポリイミド層
（１６）は眉間絶縁層として機能することになる。In addition to being formed as a passivation layer, the polyimide layer that is opened by the method of the present invention can also be formed as a layer interlayer layer 2, a layer gap layer 1, and a layer layer layer 1. For example, as shown in No. 61 I, lower electrode layers 1', 15> are formed on the substrate (11).
After forming the polyimide 1 layer (16), which is annealed by the method of the present invention, an upper electrode layer (I7) and a polyimide N layer (16) is formed as a badge vation.
(18), the polyimide layer (16) formed first functions as an insulating layer between the eyebrows.
光凱■処果
本発明方法は、ＳｉＯ２の藩校によるレジスト層を形成
することにより、パッシベーション又は層間絶縁層とし
て形成されるポリイミド層の窓明けを、ドライエツチン
グによって行うことを可能にした。By forming a resist layer of SiO2, the method of the present invention makes it possible to open a window in a polyimide layer formed as a passivation or interlayer insulating layer by dry etching.
このため、ウェットエツチングによってポリイミド層を
窓明けしていた場合のように、発ガン性のおそれのある
エツチング剤を使う必要がなくなり、生産管理が容易に
なる。Therefore, unlike the case where the polyimide layer is opened by wet etching, there is no need to use an etching agent that may be carcinogenic, and production management becomes easier.
また方向性のあるドライエツチングを採用できるので、
ウェットエツチングの場合に比べて、窓明は精度を向上
するごとができ、品質並びに歩留りの向上が図れる。Also, directional dry etching can be used, so
Compared to the case of wet etching, the precision of window etching can be improved, and the quality and yield can be improved.
また本発明方法においてはフォトレジスト層及びＳｉＯ
２ＩＮの除去が後の工程で自然に行なわれ特別の除去工
程を必要としない。このため本発明方法はＳｉＯ２膜の
形成工程が増加しているにもかかわらず、全体的な工数
増加が少ない。Furthermore, in the method of the present invention, the photoresist layer and the SiO
Removal of 2IN occurs naturally in a subsequent step and no special removal step is required. Therefore, in the method of the present invention, although the number of steps for forming the SiO2 film is increased, the overall increase in the number of steps is small.
従って実施か容易である。Therefore it is easy to implement.
【図面の簡単な説明】
第１図乃至第５図は本発明の方法の各工程を順を追って
示す断面図、第６図は本発明方法の応用例を示す断面図
である。
第７図乃至第１１図は従来方法の各工程を順を追って示
す断面図である。
（１，０） −電極層、
（１１） 一基板〔半導体ウェーハ〕、（１２） −ポ
リイミド層、 （１２ａ）・−窓、（１３） −
ＳｉＯ２ 摸、 （１３ａ ）−窓、（１４）
−一−フォトレジストＦ６、 （ｉ４ ａ ） −窓
。BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 to 5 are cross-sectional views showing each step of the method of the present invention in order, and FIG. 6 is a cross-sectional view showing an application example of the method of the present invention. FIGS. 7 to 11 are cross-sectional views showing each step of the conventional method in order. (1,0) - Electrode layer, (11) One substrate [semiconductor wafer], (12) - Polyimide layer, (12a) - Window, (13) -
SiO2 pattern, (13a)-window, (14)
-1-Photoresist F6, (i4 a) -window.
Claims (1)
・形成する工程、 上記ポリイミド層の上にＳｉＯ＿２膜を形成する工程、 上記ＳｉＯ＿２膜の上にフォトレジスト層を形成する工
程、 上記フォトレジスト層の所要部分にフォトリソグラフィ
法により窓明けを行い、この窓に対応するＳｉＯ＿２膜
をエッチングにより除去する工程、 ドライエッチングにより、上記ＳｉＯ＿２膜の窓に対応
するポリイミド層及び上記フォトレジスト層を除去する
工程、 及び弗酸によりポリイミド層の窓から露呈した配線層の
表面仕上げを行うと同時に、残っていたレジスト層を除
去する工程； を含む半導体装置の製造方法。(1) Step of applying and forming a polyimide layer on the substrate on which the wiring layer is formed; Step of forming a SiO_2 film on the above polyimide layer; Step of forming a photoresist layer on the above SiO_2 film; A process of opening windows in required portions of the resist layer by photolithography and removing the SiO_2 film corresponding to the windows by etching; removing the polyimide layer and the photoresist layer corresponding to the windows of the SiO_2 film by dry etching; A method for manufacturing a semiconductor device, comprising: a step of surface-finishing a wiring layer exposed through a window of a polyimide layer with hydrofluoric acid, and simultaneously removing a remaining resist layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5496687A JPS63220548A (en) | 1987-03-09 | 1987-03-09 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5496687A JPS63220548A (en) | 1987-03-09 | 1987-03-09 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63220548A true JPS63220548A (en) | 1988-09-13 |
Family
ID=12985399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5496687A Pending JPS63220548A (en) | 1987-03-09 | 1987-03-09 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63220548A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737865A (en) * | 1993-07-26 | 1995-02-07 | Nec Corp | Etching of organic film |
-
1987
- 1987-03-09 JP JP5496687A patent/JPS63220548A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737865A (en) * | 1993-07-26 | 1995-02-07 | Nec Corp | Etching of organic film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02266517A (en) | Manufacture of semiconductor device | |
| JPS63220548A (en) | Manufacture of semiconductor device | |
| JPH0225024A (en) | Manufacture of semiconductor device | |
| JPH0458167B2 (en) | ||
| JPS5933833A (en) | Manufacture of semiconductor device | |
| JPH04176123A (en) | Manufacture of semiconductor device | |
| JPS5919355A (en) | Manufacture of semiconductor device | |
| KR930006133B1 (en) | M.o.s. contact hole forming method | |
| JP2937537B2 (en) | Pattern formation method | |
| JPH0314260A (en) | Manufacture of semiconductor device | |
| JP2912002B2 (en) | Method for manufacturing semiconductor device | |
| JPS598354A (en) | Formation of metal film wiring | |
| JPS61216329A (en) | Manufacture of semiconductor device | |
| JPS58100434A (en) | Method for forming spacer for lift off | |
| JPH058856B2 (en) | ||
| JPS59149025A (en) | Manufacture of semiconductor device | |
| JPS61288426A (en) | Taper etching method for aluminum film | |
| JPS63265447A (en) | Manufacture of multilayer interconnection in semiconductor device | |
| JPH0582510A (en) | Manufacture of protective film for semiconductor device | |
| JPS6227155B2 (en) | ||
| JPH01199434A (en) | Manufacture of semiconductor element | |
| JPS59136935A (en) | Manufacture of semiconductor device | |
| JPH038338A (en) | Manufacture of multilayer wiring structure | |
| JPS6153726A (en) | Pattern formation | |
| JPS60182746A (en) | Manufacture of semiconductor device |