JPS632146B2 - - Google Patents

Info

Publication number
JPS632146B2
JPS632146B2 JP56100511A JP10051181A JPS632146B2 JP S632146 B2 JPS632146 B2 JP S632146B2 JP 56100511 A JP56100511 A JP 56100511A JP 10051181 A JP10051181 A JP 10051181A JP S632146 B2 JPS632146 B2 JP S632146B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
electrical insulating
copolymer
mixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56100511A
Other languages
English (en)
Other versions
JPS583249A (ja
Inventor
Shiro Takeda
Toshisuke Kitakoji
Kyohei Murakawa
Minoru Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56100511A priority Critical patent/JPS583249A/ja
Publication of JPS583249A publication Critical patent/JPS583249A/ja
Publication of JPS632146B2 publication Critical patent/JPS632146B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Description

【発明の詳細な説明】
本発明は多層構造体に関し、更に詳しく述べる
ならば半導体装置(バラポーラ、モス、など)、
ジヨゼフソン素子、バブルメモリ、LEDなどに
有用な多層構造体に関する。 多層配線構造体の電気絶縁体層としては、従
来、CVDやスパツタ等により形成されるSiO2
PSG、Al2O3などからなる無機絶縁膜が知られて
いる。このような絶縁体層は耐熱性及び耐水性に
優れているけれども、金属配線層上においてこの
絶縁体層表面が平坦にならず、そのため微細加工
が困難であるばかりでなく、その上に形成される
次の金属配線層において段切れを生じ易い等の欠
点を有する。 また、他の絶縁体層としてスピンコートによる
有機絶縁膜が知られている。これはポリイミド、
ポリシルセスキオキサン、又はポリシルセスキオ
キサンとポリジアルコキシシランとの混合物をス
ピンコートにより塗布し、これを窒素中450℃以
下で硬化したものである。この絶縁体層はその表
面がなだらかで、平坦化されているという長所を
有するけれども、反面耐熱性が十分でないという
欠点を有する。 更に、スピンコートによる無機絶縁膜も知られ
ている。これはポリジアルコキシシランをスピン
コートにより塗布した後、これを熱処理して無機
化することにより得られるものである。この絶縁
体層は耐熱性に優れ、またある程度はその表面の
平坦化も可能であるが、しかし膜厚を大きくする
ことが困難であり、そのためクラツクが入り易
く、信頼性に欠けることとなる。 本発明の目的は表面平坦性に優れ、信頼性の高
い電気絶縁体層を有する多層配線構造体を提供す
ることにある。 本発明によれば即ち基板上に第1の金属配線
層、第1の電気絶縁体層、第2の金属配線層及び
第2の電気絶縁体層を順次に形成してなる如き多
層配線構造体が提供されるのであつて、この構造
体は前記第1及び/又は第2の電気絶縁体層の全
部又は一部を、下記式及びで示されるモノマ
ーのそれぞれからの重合体の混合物又は両モノマ
ーからの共重合体を酸素を含む酸化性のガス中
450℃以上の温度で硬化させた絶縁材料で構成し
たことを特徴とする。 上式中、Rはメチル、エチル、ビニル又はフエ
ニル基を表わし、Xはそれぞれハロゲン原子又は
ヒドロキシ、メトキシもしくはエトキシ基を表わ
す。 本発明に係る多層構造体における上記の絶縁材
料は、前記の式及びで示されるモノマーのそ
れぞれからの重合体の混合物又は両モノマーから
の共重合体を塗布し、これを酸素を含む酸化性の
ガス、例えば空気、中450℃以上の温度で硬化さ
せることにより形成することができる。 上記の如き本発明においては、前記重合体混合
物が更に下記式で示されるモノマーからの重合
体を含むか又は前記共重合体が更に下記式で示
されるモノマーからの単位を含むのが好ましい。
これにより得られる絶縁体層においてクラツクが
より発生しにくくなるからである。この場合、こ
の重合体又は単位はSi換算において前記混合物又
は共重合体中に20モル%までの量で含まれるのが
好ましい。 上記式においてRはメチル基であるのがもつ
とも有利であり、本発明に係る重合体混合物、又
は共重合体中にはRがメチル基である単位が40モ
ル%以上含まれることが望ましい。 以上の如き樹脂の系を有機溶剤に溶解し、これ
を例えば回転塗布により基板上に均一に塗布膜を
形成し、次いで450℃以上の温度において空気中
で熱処理をすることにより、無機絶縁体層を得る
ことができるのである。そして、この無機膜層
は、ポリイミドやポリシルセスキオキサンを塗布
硬化したときと同様に配線パターン上に平坦な表
面を形成しているだけでなく、CVD、スパツタ
などによつて形成されるSiO2やPSGに近い耐熱
性を有するので多層配線間の絶縁層として用いる
場合には理想的とも言えるものである。 以下、本発明を具体例により更に詳しく説明す
る。 実験 1 メチルポリシルセスキオキサン(ラダー型、分
子量110000)の未硬化物および硬化物の熱分解挙
動を測定した。測定法は熱重量分析である。結果
を表1に示す。
【表】 表1から、ポリシルセスキオキサンの無機化
は、予備硬化なしに空気中でできるだけ高温で行
なつた方が良いことが分る。 実験 2 メチルフエニルポリシルセスキオキサン(メチ
ルとフエニルの比は3/2)とポリジアルコキシ
シラン(アルコキシはOHとOC2H5でその比は約
1/1)を重量比1/1で混合したものをメチル
セロソルブアセテートに濃度44重量パーセントに
なるよう溶解し、0.1μmのフイルターで過した
あとKBrデイスク上に6000rpm90秒の条件で回転
塗布し、120℃、10分間乾燥したあと空気中500℃
2時間熱処理した。その試片を用い赤外吸収を測
定したところ、メチル基、フエニル基など有機基
の吸収は全て消滅し、1000〜1200cm-1にブロード
なSi―O結合の吸収が見られた。 同様の操作をシリコンウエハに対し行なつて膜
厚を測定したところ1.2μmであつた。クラツク、
剥離などは見られなかつた。 実験 3 実験2に用いた樹脂液をシリコンウエハに塗布
し、500℃空気中2時間硬化したあともう一度同
様に塗布硬化したところ膜厚は2.45μmであり、
クラツク、剥離はなかつた。さらにもう一度塗布
硬化したところ膜厚は3.6μmとなつたが、ウエハ
上に付着していたゴミの部分からクラツクが発生
していた。しかし、ゴミのない部分にはクラツク
は発生しておらず、異常がなかつた。 実験 4 実験2に用いた樹脂液をシリコンウエハに塗布
し、窒素中で350℃1時間硬化すると膜厚は
1.5μmであつた。この試片をさらに500℃空気中
2時間熱処理すると膜厚は1.3μmとなつており、
ゴミの部分からクラツクが発生していた。 同様の条件で但しKBrデイスク上に膜を形成
し、赤外吸収を測定したところメチル基の吸収が
少し残つていた。 実施例 1 シリコンウエハ上に熱酸化SiO2膜を厚さ5000A
形成し、最小ラインアンドスペース4μm厚さ
0.9μmのアルミニウム配線が形成されているバイ
ポーラ素子用基板上に実験2で用いた樹脂液組成
で、但し、溶剤としてブチルセロソルブアセテー
トとメチルセロソルブアセテートの混合系を用い
樹脂濃度39重量パーセントの樹脂液を7000rpm90
秒の条件で回転塗布した。100℃10分の乾燥のあ
と、空気中500℃3時間熱処理し(この段階のも
のをステツプとする)、もう一度同様に塗布硬
化した(この段階のものをステツプとする)。
ポジレジストを用い、CF4―O2(5%)の反応ガ
スを用いてドライエツチングによりスルーホール
をあけ、ポジレジストはO2プラズマアツシヤー
により除去した。さらに2層目のアルミニウム配
線層(厚さ1.0μm)を設け、さらにPSGを1μm形
成し、電極用の窓を通常の方法により設けた。 このようにして作られた素子を水蒸気圧2気
圧、120℃のオートクレーブに48時間放置したが、
アルミニウムの腐食は見られなかつた。又−50℃
と+100℃において熱衝撃試験を10回行なつたが
異常がなかつた。さらに、液体窒素に浸漬したが
異常はなかつた。 ステツプの段階で表面アラサ計で表面の凹凸
を測定したところ、最大0.2μmの段差しか観測さ
れなかつた。又試片を割り、SEMで観察したと
ころAl上の厚さは丁度1μmであつた。 実施例 2 実施例1のステツプのあと2層塗りの代りに
PSGを0.8μm形成し、以下実施例1と同様にプロ
セスを実行した。結果は実施例1とほぼ同様であ
つた。但しステツプの段階での表面の段差は最
大0.38μmであつた。 絶縁層上のAl膜の密着性をクロスカツト(100
個の1mm平方ます目)、煮沸、水中超音波照射
(各60分)を順次に行いつつ、都度セロハンテー
プピーリングにより調べた。結果を残つた膜の数
で下記の表2に示す。
【表】 本発明の結果上層金属との密着性も改善されて
いることが分る。 実施例 3 ジメチルジメトキシシランをメチルエチルケト
ンに溶解し、水を加え還流温度で重合させて得ら
れたシラノール末端ポリジメチルシロキサン(平
均重合度16)を、実施例1で用いた樹脂液に樹脂
分の15重量パーセント加え、この樹脂液を用いて
実施例1と同様の手順でバイポーラ素子上の二層
配線を行なつた。得られた素子を実施例1と同様
の信頼性試験を行なつたが異常はなかつた。 実施例 4 メチルトリメトキシシランとテトラエトキシシ
ランをモル比で7/3の割合で混合しエチルアル
コール中で水と反応させて得られた共重合体に、
実施例3で得られたシラノール末端ポリジメチル
シロキサンを樹脂分中10重量パーセント加え、さ
らに共重合させた。得られた樹脂液をメチルセロ
ソルブアセテートとブチルセロソルブアセテート
を加え20℃2mmHgの条件で分留し、アルコール
を除いて塗布液とした。これを用いて実施例1と
同様に但し熱処理は500℃空気中1時間の条件で
行なつてバイポーラ素子を作つたが、このものは
実施例1と同様の信頼性試験を行なつても異常は
なかつた。 比較例 実施例3と同様に、但しシラノール末端ポリジ
メチルシロキサンの添加量を25重量パーセントと
して得られた樹脂液は、同一条件で塗布、熱処理
すると、15重量パーセント加えた場合に比べ膜厚
が8割に減少していた。添加量を種々変えて行な
つたところ20重量パーセントまでは膜厚は±10%
の範囲に入つていたが、23重量%以上加えると膜
厚の減少が多く、それを補なうため樹脂濃度を上
げると保存安定性が少し悪くなつた。 なお上記実施例では、重合体を空気中で熱処理
し、硬化させる例を上げたが、空気のみでなく、
酸素とHe,Ne,Ar,Kr,Xe等の不活性ガスと
の混合ガス、或いは酸素と窒素との混合ガス等、
重合体の有機基が酸化分解され、酸化シリコン系
無機絶縁体層を形成できる酸素を含む酸化性ガス
雰囲気中で熱処理することができる。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に第1の金属配線層、第1の電気絶縁
    体層、第2の金属配線層及び第2の電気絶縁体層
    を順次に形成してなる如き多層配線構造体におい
    て、前記第1及び/又は第2の電気絶縁体層の全
    部又は一部を、下記式及びで示されるモノマ
    ーのそれぞれからの重合体の混合物又は両モノマ
    ーからの共重合体を酸素を含む酸化性のガス雰囲
    気中450℃以上の温度で硬化させた絶縁材料で構
    成したことを特徴とする多層構造体。 上式中、Rはメチル、エチル、ビニル又はフエ
    ニル基を表わし、Xはそれぞれハロゲン原子又は
    ヒドロキシ、メトキシもしくはエトキシ基を表わ
    す。 2 前記重合体混合物が更に下記式で示される
    モノマーからの重合体を含むか又は前記共重合体
    が更に下記式で示されるモノマーからの単位を
    含むものである特許請求の範囲第1項記載の多層
    構造体。 上式中、R及びXはそれぞれ前記規定に同一の
    ものを表わす。
JP56100511A 1981-06-30 1981-06-30 多層構造体 Granted JPS583249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56100511A JPS583249A (ja) 1981-06-30 1981-06-30 多層構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56100511A JPS583249A (ja) 1981-06-30 1981-06-30 多層構造体

Publications (2)

Publication Number Publication Date
JPS583249A JPS583249A (ja) 1983-01-10
JPS632146B2 true JPS632146B2 (ja) 1988-01-18

Family

ID=14275968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56100511A Granted JPS583249A (ja) 1981-06-30 1981-06-30 多層構造体

Country Status (1)

Country Link
JP (1) JPS583249A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232468A (ja) * 1988-03-12 1989-09-18 Fujitsu Ltd 取引明細データ送信方式
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric

Also Published As

Publication number Publication date
JPS583249A (ja) 1983-01-10

Similar Documents

Publication Publication Date Title
US4349609A (en) Electronic device having multilayer wiring structure
KR900005894B1 (ko) 표면이 평평한 절연층의 형성방법
CN1087761C (zh) 增强聚酰亚胺对活性金属的粘合力的方法
KR100619647B1 (ko) 막 형성용 조성물, 막의 형성 방법 및 절연막
JPH11322992A (ja) 多孔質膜
JPH06191970A (ja) シリカ含有セラミックコーティングの形成方法
US6558747B2 (en) Method of forming insulating film and process for producing semiconductor device
JPS63107122A (ja) 凹凸基板の平坦化方法
JPH0230572B2 (ja)
US20030224544A1 (en) Test method
JP2001098224A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
US6406794B1 (en) Film-forming composition
JP2000309753A (ja) 膜形成用組成物および絶縁膜形成用材料
JP2001098218A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP5099302B2 (ja) 絶縁膜形成用組成物、ポリマーおよびその製造方法、絶縁膜の製造方法、ならびにシリカ系絶縁膜
TW442546B (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
JP2000309752A (ja) 膜形成用組成物および絶縁膜形成用材料
JPS6046826B2 (ja) 半導体装置
JPS632146B2 (ja)
JP3982073B2 (ja) 低誘電率絶縁膜形成方法
JP3797260B2 (ja) 半導体装置用カルボシラン系膜の製造方法、および半導体装置用カルボシラン系絶縁膜
JP2003115482A (ja) 絶縁膜形成用組成物
JP4344903B2 (ja) 半導体素子用の層間絶縁膜形成用材料
KR20010094928A (ko) 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법
JPH07242747A (ja) 有機珪素重合体及び半導体装置