JPS63213937A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63213937A
JPS63213937A JP62049113A JP4911387A JPS63213937A JP S63213937 A JPS63213937 A JP S63213937A JP 62049113 A JP62049113 A JP 62049113A JP 4911387 A JP4911387 A JP 4911387A JP S63213937 A JPS63213937 A JP S63213937A
Authority
JP
Japan
Prior art keywords
metallized
metallic
electrode
dielectric substrate
resin frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62049113A
Other languages
English (en)
Inventor
Seiichi Ueno
誠一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62049113A priority Critical patent/JPS63213937A/ja
Publication of JPS63213937A publication Critical patent/JPS63213937A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に誘電体基板上に設けら
れたメタライズ電極と半導体素子の素子電極とを金属細
線等を用いて接続する構造の半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は、第4図に示すように、セ
ラミック等の誘電体基板1上に銀パラジウム等により形
成された、メタライズ配線とこのメタライズ配線に接続
するメタライズ電極2a。
2、.2d、2.とを設け、メタライズ電極2h上に放
熱体3を固着し、放熱体3上に素子電極を有する半導体
素子4を搭載固定し、対応する素子電極とメタライズ電
極2.とを直接金属細線7によりボンディング接続する
が、構造上、特性上のために金属導体51をブリッジ状
に整形してメタライズ電極2..2cと接続しこの金属
導体5aと対応する素子電極とを金属細線7でボンディ
ング接続する構成となっていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置は、誘電体基板1上のメタラ
イズ電極2dと半導体素子4の素子電極とを直接金属細
線7でボンディング接続するか金属導体5.と素子電極
とをホンディング接続する構成となっているので、直接
ボンディング接続する場合には、メタライズ電極の表面
の凹凸が激しく、かつ表面の酸化状態が不均一になりや
すいため、ボンディング品質の低下及びボンディング不
良等により歩留りか低下するという欠点がある。
また、ブリッジ状の金属導体を使用する場合は、構造上
不安定であり取付けに細心の注意を払う必要があるため
に組立てに時間がかかるという欠点がある。
更に、第4図の例のように、直接ボンディングと金工導
体の使用とが同時にある場合は、メタライズ電極の表面
と金属導体の表面とはその状態が著しく異なるため、ボ
ンディングの工程を別々に行なわなければならないとい
う欠点がある。
本発明の目的は、ボンディング工程を変えないでメタラ
イズ電極表面の凹凸や酸化状態に影響されず歩留りの向
上をはかることができ、かつ構造が安定して組立が容易
にでき組立時間を短縮することができる半導体装置を提
供することにある。
〔問題点を解決するための手段〕 本発明の半導体装置は、誘電体基板と、この誘電体基板
上に形成されメタライズ配線と接続するメタライズ電極
と、素子電極を備え前記誘電体基板上に搭載固定された
半導体素子と、前記素子電極に対応した前記メタライズ
電極と接続する金属導体と、この金属導体を前記誘電体
基板上に固定する樹脂枠と、前記素子電極と対応する前
記金属導体とをボンディング接続する金属細線とを有し
ている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(C)はそれぞれ本発明の第1の実施例
を示す平面図及び断面図である。
セラミック等の誘電体基板1上には、銀パラジウム等に
より形成された、メタライズ配線と、このメタライズ配
線に接続するメタライズ電極2&〜2dとが設けられ、
また、メタライズ層を介して放熱体3が固着されこの放
熱体3上に素子電極を有する半導体素子11が搭載固定
されている。
メタライズ電極2 、+ 20に接続され金属細線7を
ホンディング接続するための金属導体53は予めブリッ
ジ状に整形され、メタライズ電極2dに接続され金属細
線7をボンディング接続するための金属導体5cと、メ
タライズ電極2bに接続されかつ放熱体3に接続される
金属導体5bとは予め7字状に整形され、金型等に固定
し樹脂枠6を形成する際に樹脂枠6と一体形成される。
そして、各金属導体を対応するメタライズ電極にはんだ
、銀ペースト等により接続すると共に樹脂枠6を誘電体
基板1へ接着固定する。
この後、金属導体5..5cと対応する半導体素子4の
素子電極とを金属細線7によりボンディング接続する。
なお、金属導体51〜5cは所定の厚さの金属板を加工
し金又は銀等を0.1〜2μmメッキし使用する。また
、金属導体と樹脂枠とは一体形成する構造でなくてもよ
い。
第2図及び第3図はそれぞれ本発明の第2及び第3の実
施例を示す平面図である。
第2図は放熱体3aの放熱効果を金属導体を使用しない
でメタライズ電極2eで得る場合の例、第3図は第2図
の例に加え半導体素子か2個になった場合の例を示す。
〔発明の効果〕
以上説明したように本発明は、メタライズ電極に接続す
る金属導体と、この金属導体を固定し誘電体基板に固定
する樹脂枠とを設け、対応する半導体素子の素子電極と
この金属導体とをボンディング接続する構成とすること
により、メタライズ電極表面の凹凸や酸化状態に影響さ
れることなく金属導体を接続することができ、かつ、こ
の金属導体と素子電極とをボンディング接続することが
できるのでボンディング品質が向上し歩留りの向上をは
かることができ、構造が安定し強固になり組立が容易に
できるので組立時間を短縮することができ、また、ボン
ディング工程を変えなくてすむので管理工数を含む作業
時間を低減することができる効果がある。
【図面の簡単な説明】
第1図(2支)〜(C)はそれぞれ本発明の第1の実施
例を示す平面図及び断面図、第2図及び第3図はそれぞ
れ本発明の第2及び第3の実施例を示す平面図、第4図
(a)、(b)はそれぞれ従来の半導体装置の一例を示
す平面図及び断面図である。 1・・・誘電体基板、2a〜2h・・・メタライズ電極
、3.3− 、’3b・・・放熱体、4・・・半導体素
子、5a〜5e・・・金属導体、6.6a、6b・・・
樹脂枠、7・・・金属細線。

Claims (1)

    【特許請求の範囲】
  1.  誘電体基板と、この誘電体基板上に形成されメタライ
    ズ配線と接続するメタライズ電極と、素子電極を備え前
    記誘電体基板上に搭載固定された半導体素子と、前記素
    子電極に対応した前記メタライズ電極と接続する金属導
    体と、この金属導体を前記誘電体基板上に固定する樹脂
    枠と、前記素子電極と対応する前記金属導体とをボンデ
    ィング接続する金属細線とを有することを特徴とする半
    導体装置。
JP62049113A 1987-03-03 1987-03-03 半導体装置 Pending JPS63213937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62049113A JPS63213937A (ja) 1987-03-03 1987-03-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62049113A JPS63213937A (ja) 1987-03-03 1987-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JPS63213937A true JPS63213937A (ja) 1988-09-06

Family

ID=12822011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62049113A Pending JPS63213937A (ja) 1987-03-03 1987-03-03 半導体装置

Country Status (1)

Country Link
JP (1) JPS63213937A (ja)

Similar Documents

Publication Publication Date Title
JPS63213937A (ja) 半導体装置
JP2003209132A (ja) リードフレーム組立体及びそれを使用した半導体装置
JP3153197B2 (ja) 半導体装置
JPS63146453A (ja) 半導体パツケ−ジおよびその製造方法
JPS5930538Y2 (ja) 半導体装置
JPS62226649A (ja) ハイブリツド型半導体装置
JPH03261153A (ja) 半導体装置用パッケージ
JPS59101843A (ja) 樹脂封止形電子部品
JPH06326227A (ja) 多層リードフレームの製造方法及び構造
JPS6032769Y2 (ja) 半導体素子
JP2587722Y2 (ja) 半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JPS61272956A (ja) ハイブリツド型半導体装置
JPS5824442Y2 (ja) 半導体装置
JPS6056309B2 (ja) リ−ドフレ−ムおよびその製造方法
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPS6032770Y2 (ja) 半導体素子
JPS6344991Y2 (ja)
JPS5840339B2 (ja) 高周波トランジスタ
JPS59125833U (ja) 半導体装置
JPH05335366A (ja) 半導体装置
JPS6086878A (ja) 光素子パツケ−ジ
JPS5994886A (ja) 半導体装置の製造方法
JPS6359004A (ja) マイクロ波集積回路の製造方法
JPH04290254A (ja) 半導体装置用リードフレーム