JPS6321340B2 - - Google Patents
Info
- Publication number
- JPS6321340B2 JPS6321340B2 JP54086001A JP8600179A JPS6321340B2 JP S6321340 B2 JPS6321340 B2 JP S6321340B2 JP 54086001 A JP54086001 A JP 54086001A JP 8600179 A JP8600179 A JP 8600179A JP S6321340 B2 JPS6321340 B2 JP S6321340B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- chip
- press
- silicon chip
- lead wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000008188 pellet Substances 0.000 claims 2
- 239000011521 glass Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 229920002379 silicone rubber Polymers 0.000 abstract description 2
- 239000004945 silicone rubber Substances 0.000 abstract description 2
- 238000009966 trimming Methods 0.000 abstract 1
- 238000005219 brazing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、圧入型半導体装置に係り、特に機械
的な外部加圧に対し、シリコンチツプが破壊され
ないようにしたシリコンチツプの形状を有する圧
入型半導体装置に関する。
的な外部加圧に対し、シリコンチツプが破壊され
ないようにしたシリコンチツプの形状を有する圧
入型半導体装置に関する。
半導体整流装置の組立においては、シリコンチ
ツプを凹型のケースの底板にろう付けなどで固着
し、チツプ表面に対しては、適当な形状のリード
線をろう付けし、更にケースの蓋としてガラスシ
ールなどを溶接し封止している。又、本発明の対
象である圧入型半導体整流装置の主な用途は、自
動車の三相交流発電機の出力側に取付けられ、直
流電力をバツテリ或いは、その他の電子機器部品
の直流電源として供給することである。
ツプを凹型のケースの底板にろう付けなどで固着
し、チツプ表面に対しては、適当な形状のリード
線をろう付けし、更にケースの蓋としてガラスシ
ールなどを溶接し封止している。又、本発明の対
象である圧入型半導体整流装置の主な用途は、自
動車の三相交流発電機の出力側に取付けられ、直
流電力をバツテリ或いは、その他の電子機器部品
の直流電源として供給することである。
最近の自動車は、ますます電子機器部品の使用
度が多くなり、三相交流発電機の所要出力電流が
増大してきている。これに応じて、半導体整流装
置は、シリコンチツプの電流密度を許容値以下に
保持するように、チツプの形状寸法を増大しなけ
ればならない。このため、従来の低電流出力の三
相交流発電機に対しては、丸形のシリコンチツプ
を使用していたが、最近では略正方形のチツプを
使用せざるを得なくなつた。ここで、略正方形と
云うのは、製作精度上、縦横の長さが異なるよう
な場合があるためである。
度が多くなり、三相交流発電機の所要出力電流が
増大してきている。これに応じて、半導体整流装
置は、シリコンチツプの電流密度を許容値以下に
保持するように、チツプの形状寸法を増大しなけ
ればならない。このため、従来の低電流出力の三
相交流発電機に対しては、丸形のシリコンチツプ
を使用していたが、最近では略正方形のチツプを
使用せざるを得なくなつた。ここで、略正方形と
云うのは、製作精度上、縦横の長さが異なるよう
な場合があるためである。
第1図は、略正方形のシリコンチツプを使用し
た圧入型半導体整流装置14を放熱板7に圧入し
た状態を示す概略平面図、第2図は、そのA―A
線拡大断面図で、略正方形シリコンチツプ1は、
その裏面において、従来から一般に使用されてい
るローレツト付凹型ケース2の底板フラツト部1
1に、半田等のろう材3Aを介してろう付けされ
る。
た圧入型半導体整流装置14を放熱板7に圧入し
た状態を示す概略平面図、第2図は、そのA―A
線拡大断面図で、略正方形シリコンチツプ1は、
その裏面において、従来から一般に使用されてい
るローレツト付凹型ケース2の底板フラツト部1
1に、半田等のろう材3Aを介してろう付けされ
る。
シリコンチツプ1の表面には、リード線4がろ
う材3Bによりろう付けされる。更に、表面安定
剤としてシリコンゴム5が注入され、ベースリン
グ9および突起付リング10を介してガラスシー
ル6で溶接、封止された構造となつている。8は
ケース底板フラツト部11の周縁部に形成された
逃げ溝、7Aはケース2を圧入するように放熱板
7に形成された穴、12はリード線4のシールパ
イプ部である。
う材3Bによりろう付けされる。更に、表面安定
剤としてシリコンゴム5が注入され、ベースリン
グ9および突起付リング10を介してガラスシー
ル6で溶接、封止された構造となつている。8は
ケース底板フラツト部11の周縁部に形成された
逃げ溝、7Aはケース2を圧入するように放熱板
7に形成された穴、12はリード線4のシールパ
イプ部である。
これを自動車の三相交流発電機用として用いる
場合には、導電および熱伝導の目的によりケース
2を金属製放熱板7の穴7Aに圧入しなければな
らないが、この時に放熱板の穴径と半導体装置の
ケース2の外径の差(締め代)による外部加圧に
より、ケース底板フラツト部11が変形し、これ
に伴つてケース2とチツプ1間のろう材3Aが変
形する。これにより、上記略正方形シリコンチツ
プ1のコーナー部にせん断応力が集中してチツピ
ングが生ずることがある。
場合には、導電および熱伝導の目的によりケース
2を金属製放熱板7の穴7Aに圧入しなければな
らないが、この時に放熱板の穴径と半導体装置の
ケース2の外径の差(締め代)による外部加圧に
より、ケース底板フラツト部11が変形し、これ
に伴つてケース2とチツプ1間のろう材3Aが変
形する。これにより、上記略正方形シリコンチツ
プ1のコーナー部にせん断応力が集中してチツピ
ングが生ずることがある。
本発明は、上記した従来の欠点を除去するため
なされたもので、その目的とするところは、半導
体整流装置の放熱板に圧入した際に、外部からの
加圧によつても、シリコンチツプのコーナー部が
破壊されないように工夫したシリコンチツプの形
状を有する半導体装置を提供することにある。
なされたもので、その目的とするところは、半導
体整流装置の放熱板に圧入した際に、外部からの
加圧によつても、シリコンチツプのコーナー部が
破壊されないように工夫したシリコンチツプの形
状を有する半導体装置を提供することにある。
本発明は、略正方形チツプの寸法に応じて、チ
ツプコーナー部の角取り(R付けおよび面取り)
寸法を変化させ、最適な角取りを行うことによ
り、チツプのコーナー部における破壊を防止する
ものである。尚、本発明ではケース中の底部の設
けてある逃げ溝の寸法形状は一定とする(逃げ溝
深さは1mm)。
ツプコーナー部の角取り(R付けおよび面取り)
寸法を変化させ、最適な角取りを行うことによ
り、チツプのコーナー部における破壊を防止する
ものである。尚、本発明ではケース中の底部の設
けてある逃げ溝の寸法形状は一定とする(逃げ溝
深さは1mm)。
第2図に示したような本圧入型の半導体整流装
置を、放熱板へ圧入した場合のケース内の底部の
変形および、略正方形シリコンチツプに加わるせ
ん断応力の計算モデルを第3図で説明する。
置を、放熱板へ圧入した場合のケース内の底部の
変形および、略正方形シリコンチツプに加わるせ
ん断応力の計算モデルを第3図で説明する。
内径r2のアルミニウム放熱板7の穴7Aに、外
径r1の半導体装置用ケース2を機械的に圧入した
場合、放熱板7はほとんど変形せず、ケース2が
外部から加圧されてほぼ(r1−r2)に等しいΔrの
圧縮変形を生ずる。その結果、ケース底板フラツ
ト部11にΔZのたわみを生じ、第4図に示した
ような応力Fがシリコンチツプ1の各コーナー部
13に集中する。
径r1の半導体装置用ケース2を機械的に圧入した
場合、放熱板7はほとんど変形せず、ケース2が
外部から加圧されてほぼ(r1−r2)に等しいΔrの
圧縮変形を生ずる。その結果、ケース底板フラツ
ト部11にΔZのたわみを生じ、第4図に示した
ような応力Fがシリコンチツプ1の各コーナー部
13に集中する。
第5図にシリコンチツプ1に加わるせん断応力
分布の実測値を示す。この図は、ケース内底部の
逃げ溝8の深さを一定値(1mm)とし、ケース底
板フラツト部11に、一辺が3.75mm(対角線の長
さは2.65mm×2)の正方形シリコンチツプを固着
したものを外径12.78mmのケースに収納し、アル
ミ放熱板7に穿設した径12.68mmの孔7Aに圧入
した場合の例であり、横軸はシリコンチツプの中
心から距離(mm)をあらわし、縦軸はせん断応力
(Kg/mm2)をあらわす。この図からも判るように、
チツプコーナー部13の微少面積で最大のせん断
応力をささえている。
分布の実測値を示す。この図は、ケース内底部の
逃げ溝8の深さを一定値(1mm)とし、ケース底
板フラツト部11に、一辺が3.75mm(対角線の長
さは2.65mm×2)の正方形シリコンチツプを固着
したものを外径12.78mmのケースに収納し、アル
ミ放熱板7に穿設した径12.68mmの孔7Aに圧入
した場合の例であり、横軸はシリコンチツプの中
心から距離(mm)をあらわし、縦軸はせん断応力
(Kg/mm2)をあらわす。この図からも判るように、
チツプコーナー部13の微少面積で最大のせん断
応力をささえている。
第6図は本発明の一実施例の平面図、第7図は
その―線断面図である。図から明らかなよう
に、シリコンチツプ1の4隅を面取り(R付け)
した点に本発明の特徴がある。
その―線断面図である。図から明らかなよう
に、シリコンチツプ1の4隅を面取り(R付け)
した点に本発明の特徴がある。
第8図は、第7図に示したケース底板フラツト
部の厚みT1とT2が変ると、シリコンチツプ1に
加わるせん断応力が変るので、T1,T2のそれぞ
れを変えずに略正方形のチツプ寸法(正方形の一
辺の長さ)ammをパラメーターとした時の、角取
り(R付け)寸法とシリコンチツプに加わる最大
せん断応力との関係を示すグラフである。これか
ら明らかなように、シリコンチツプ1のコーナー
部13の角取り(R付け)寸法を大きくすること
により、チツプに加わるせん断応力は減少でき
る。
部の厚みT1とT2が変ると、シリコンチツプ1に
加わるせん断応力が変るので、T1,T2のそれぞ
れを変えずに略正方形のチツプ寸法(正方形の一
辺の長さ)ammをパラメーターとした時の、角取
り(R付け)寸法とシリコンチツプに加わる最大
せん断応力との関係を示すグラフである。これか
ら明らかなように、シリコンチツプ1のコーナー
部13の角取り(R付け)寸法を大きくすること
により、チツプに加わるせん断応力は減少でき
る。
第9図は、シリコンチツプの隅部に単純平面に
よる角取りを行つたときの、第8図と同様のグラ
フである。第8図との比較から明らかなように、
単純平面の角取りによつても同様な効果を達成す
ることができる。
よる角取りを行つたときの、第8図と同様のグラ
フである。第8図との比較から明らかなように、
単純平面の角取りによつても同様な効果を達成す
ることができる。
ここで一般的にシリコンの外部加圧による破壊
強度は約30Kg/mm2であるから、3.75mm角の場合に
必要なR付け寸法は第8図よりRを0.2mm以上と
すればよく、又、単純面取りをする場合には第9
図よりCを0.13mm以上とすれば良いことが判る。
なお、従来のシリコンチツプ1は角取りされてい
ないため、シリコンの破壊強度以上の応力を生ず
ることが判る。
強度は約30Kg/mm2であるから、3.75mm角の場合に
必要なR付け寸法は第8図よりRを0.2mm以上と
すればよく、又、単純面取りをする場合には第9
図よりCを0.13mm以上とすれば良いことが判る。
なお、従来のシリコンチツプ1は角取りされてい
ないため、シリコンの破壊強度以上の応力を生ず
ることが判る。
第10図の直線LRは、ほゞ正方形のシリコン
チツプの寸法aを変えた場合に、最大せん断応力
がその破壊強度を超えないようにするに必要なR
付け寸法Rの最小値を示すものである。なお、シ
リコンの外部加圧による破壊強度は、前述のよう
に約30Kg/mm2であるが、実際には±10Kg/mm2程度
のばらつきがみられるので、この図では20Kg/mm2
を許容最大応力としている。直線LRより上の領
域が許容領域である。これから、R付けの寸法は
正方形シリコンチツプの寸法aの0.125倍以上で
なければならないことがわかる。
チツプの寸法aを変えた場合に、最大せん断応力
がその破壊強度を超えないようにするに必要なR
付け寸法Rの最小値を示すものである。なお、シ
リコンの外部加圧による破壊強度は、前述のよう
に約30Kg/mm2であるが、実際には±10Kg/mm2程度
のばらつきがみられるので、この図では20Kg/mm2
を許容最大応力としている。直線LRより上の領
域が許容領域である。これから、R付けの寸法は
正方形シリコンチツプの寸法aの0.125倍以上で
なければならないことがわかる。
また第11図の直線LCは、単純平面で面取り
をする場合の第10図と同様の図であり、これか
ら面取りの寸法Cは正方形シリコンチツプの寸法
aの0.09倍以上でなければならないことがわか
る。
をする場合の第10図と同様の図であり、これか
ら面取りの寸法Cは正方形シリコンチツプの寸法
aの0.09倍以上でなければならないことがわか
る。
以上の説明から明らかなように、本発明によれ
ば圧入時、シリコンチツプコーナー部に加わるせ
ん断応力をシリコン破壊強度以下に抑えることが
でき、チップコーナー部破壊による半導体整流装
置の逆方向耐圧劣化をまねく機能喪失を防止でき
る。
ば圧入時、シリコンチツプコーナー部に加わるせ
ん断応力をシリコン破壊強度以下に抑えることが
でき、チップコーナー部破壊による半導体整流装
置の逆方向耐圧劣化をまねく機能喪失を防止でき
る。
本発明は実施例中に示した半導体整流装置に限
らずトランジスタやサイリスタなどのダイオード
以外の圧入型半導体装置にも適用できることは明
らかである。
らずトランジスタやサイリスタなどのダイオード
以外の圧入型半導体装置にも適用できることは明
らかである。
第1図は半導体装置を放熱板に圧入した状態を
示す平面図、第2図はそのA―A線拡大断面図、
第3図は半導体装置を放熱板へ圧入した時の歪み
計算モデルの図、第4図はケース底板フラツト部
のたわみによるシリコンチツプの変形例を示す斜
視図、第5図はシリコンチツプの中心からの距離
とそこに加わるせん断応力との関係を示すグラ
フ、第6図は本発明の一実施例の平面図、第7図
はその断面図、第8図はR付けをした場合のRの
大きさとシリコンチツプに加わる最大せん断応力
の関係を示すグラフ、第9図は面取りをした場合
のCの大きさとシリコンチツプに加わる最大せん
断応力の関係を示すグラフ、第10,11図は最
大せん断応力をシリコンの破壊強度以内に抑える
ための正方形シリコンチツプの寸法とR付けおよ
び面取り寸法との関係を示す図である。 1…シリコンチツプ、2…ケース、7…放熱
板、8…ケース逃げ溝、11…ケース底板フラツ
ト部。
示す平面図、第2図はそのA―A線拡大断面図、
第3図は半導体装置を放熱板へ圧入した時の歪み
計算モデルの図、第4図はケース底板フラツト部
のたわみによるシリコンチツプの変形例を示す斜
視図、第5図はシリコンチツプの中心からの距離
とそこに加わるせん断応力との関係を示すグラ
フ、第6図は本発明の一実施例の平面図、第7図
はその断面図、第8図はR付けをした場合のRの
大きさとシリコンチツプに加わる最大せん断応力
の関係を示すグラフ、第9図は面取りをした場合
のCの大きさとシリコンチツプに加わる最大せん
断応力の関係を示すグラフ、第10,11図は最
大せん断応力をシリコンの破壊強度以内に抑える
ための正方形シリコンチツプの寸法とR付けおよ
び面取り寸法との関係を示す図である。 1…シリコンチツプ、2…ケース、7…放熱
板、8…ケース逃げ溝、11…ケース底板フラツ
ト部。
Claims (1)
- 【特許請求の範囲】 1 凹ケースと、該ケースの開口端を気密に封止
して該ケースと共に容器部を形成する蓋と、凹型
ケース内の底部に固着されたシリコンチツプと、
一端がシリコンチツプに固着し他端が蓋を貫通し
て容器部外に引き出されたリード線とを有し、凹
型ケースの外周には放熱板の穴に圧入固着するた
めのローレツトが形成されてなるものにおいて、
凹型ケース内の底面周縁に環状の逃げ溝が形成さ
れ、底面の逃げ溝で包囲された部分上にシリコン
ペレツトが固着され、該ペレツトはコーナー部が
圧入時に生じるせん断応力に耐えるに十分な程度
に角取りされた略正方形を有していることを特徴
とする圧入型半導体装置。 2 特許請求の範囲第1項において、角取り手段
としてR付けする場合のR付け寸法と略正方形シ
リコンチツプの一辺の長さaの比R/aが0.125
以上であることを特徴とする圧入型半導体装置。 3 特許請求の範囲第1項において、角取り手段
として単純平面で面取りする場合の面取り寸法C
と略正方形シリコンチツプの一辺の長さaの比
C/aが0.09以上であることを特徴とする圧入型
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8600179A JPS5610938A (en) | 1979-07-09 | 1979-07-09 | Press-fit type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8600179A JPS5610938A (en) | 1979-07-09 | 1979-07-09 | Press-fit type semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5610938A JPS5610938A (en) | 1981-02-03 |
JPS6321340B2 true JPS6321340B2 (ja) | 1988-05-06 |
Family
ID=13874415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8600179A Granted JPS5610938A (en) | 1979-07-09 | 1979-07-09 | Press-fit type semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5610938A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260136U (ja) * | 1988-10-26 | 1990-05-02 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61133652A (ja) * | 1984-11-30 | 1986-06-20 | Hitachi Ltd | 半導体整流装置 |
FR2737618B1 (fr) * | 1995-08-02 | 1997-10-24 | Valeo Equip Electr Moteur | Alternateur comportant des pieces d'adaptation pour diodes de pont redresseur, notamment pour vehicule automobile, et piece d'adaptation pour un tel alternateur |
FR2768261B1 (fr) * | 1997-09-08 | 2002-11-08 | Valeo Equip Electr Moteur | Embase pour diode de puissance d'alternateur de vehicule automobile |
US7855480B2 (en) | 2007-08-31 | 2010-12-21 | Denso Corporation | Rectifier device for automotive alternator |
JP4626665B2 (ja) * | 2007-08-31 | 2011-02-09 | 株式会社デンソー | 整流装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947711A (ja) * | 1972-05-08 | 1974-05-09 |
-
1979
- 1979-07-09 JP JP8600179A patent/JPS5610938A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947711A (ja) * | 1972-05-08 | 1974-05-09 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260136U (ja) * | 1988-10-26 | 1990-05-02 |
Also Published As
Publication number | Publication date |
---|---|
JPS5610938A (en) | 1981-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5594282A (en) | Resin sealing type semiconductor device and method of making the same | |
US4107727A (en) | Resin sealed semiconductor device | |
US3190952A (en) | Welded hermetic seal | |
US3721867A (en) | Tablet-shaped semiconductor component and process for its manufacture | |
US3509430A (en) | Mount for electronic component | |
US5436407A (en) | Metal semiconductor package with an external plastic seal | |
US3337678A (en) | Sealed microminiature electronic package | |
JPS6321340B2 (ja) | ||
US4829364A (en) | Semiconductor device | |
US20090167116A1 (en) | Metal base for crystal unit and crystal unit using the same | |
GB2251725A (en) | Soldered electrodes for semiconducter chips | |
JPS6012287Y2 (ja) | 半導体装置 | |
JPS6236639B2 (ja) | ||
US3117179A (en) | Transistor capsule and header therefor | |
JP2685886B2 (ja) | 電子装置用ステム | |
JPS6218048Y2 (ja) | ||
JPH10303323A (ja) | 半導体集積回路の気密封止パッケージ | |
JP2773549B2 (ja) | 半導体装置用容器 | |
JPH09289260A (ja) | 半導体装置 | |
JPS63122250A (ja) | 半導体装置 | |
JPS6218047Y2 (ja) | ||
JPH0129495Y2 (ja) | ||
JPS6217380B2 (ja) | ||
JPH04303948A (ja) | ガラスパッケージ | |
US7091582B2 (en) | Electronic package with snap-on perimeter wall |