JPS63212595A - 半導体モジユ−ル製造用基板 - Google Patents
半導体モジユ−ル製造用基板Info
- Publication number
- JPS63212595A JPS63212595A JP62047018A JP4701887A JPS63212595A JP S63212595 A JPS63212595 A JP S63212595A JP 62047018 A JP62047018 A JP 62047018A JP 4701887 A JP4701887 A JP 4701887A JP S63212595 A JPS63212595 A JP S63212595A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- substrates
- module
- semiconductor modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims 1
- 238000005520 cutting process Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば半導体カードモジュール等のハイブリ
ッドＩＣに使用する多層構造をもつ半導体モジュール製
造用基板に関する。
ッドＩＣに使用する多層構造をもつ半導体モジュール製
造用基板に関する。
従来、この種の半導体モジュール製造用基板は第２図（
ａ）および中）に示すように構成されている。
ａ）および中）に示すように構成されている。
これを同図に基づいて説明すると、同図において、符号
１で示すものは第１の基板１ａ＋第２の基板１ｂおよび
第３の基板１ｃを上下方向に積層してなる半導体カード
モジュール、２はこれら半導体カードモジュールｌを連
結板３に対し保持するタイバーである。また、４および
５は位置決め用孔と送り用孔である。
１で示すものは第１の基板１ａ＋第２の基板１ｂおよび
第３の基板１ｃを上下方向に積層してなる半導体カード
モジュール、２はこれら半導体カードモジュールｌを連
結板３に対し保持するタイバーである。また、４および
５は位置決め用孔と送り用孔である。
このように構成された半導体モジュール製造用基板にお
いては、タイバー２を切断することにより連結板３から
半導体カードモジュール１を個々に切り離して使用され
る。
いては、タイバー２を切断することにより連結板３から
半導体カードモジュール１を個々に切り離して使用され
る。
ところで、この種の半導体モジュール製造用基板におい
ては、半導体カードモジュールｌが小さなものであるた
め、加工時の取り扱い易さを考慮して複数の基板１ａ〜
ＩＣからなる多数の半導体カードモジュール１が同一の
フレームに保持されている。
ては、半導体カードモジュールｌが小さなものであるた
め、加工時の取り扱い易さを考慮して複数の基板１ａ〜
ＩＣからなる多数の半導体カードモジュール１が同一の
フレームに保持されている。
ところが、従来の半導体モジュール製造用基板において
は、半導体カードモジュール１の部分のみならずタイバ
ー２も複数の基板１ａｘｌｃからなる構造であるため、
タイバー２の機械的強度が高くなり、タイバー２の切断
作業を煩雑にするという問題があった。
は、半導体カードモジュール１の部分のみならずタイバ
ー２も複数の基板１ａｘｌｃからなる構造であるため、
タイバー２の機械的強度が高くなり、タイバー２の切断
作業を煩雑にするという問題があった。
本発明はこのような事情に鑑みなされたもので、半導体
モジュールを連結板から切り離す際のタイバーの切断作
業を簡単に行うことができる半導体モジュール製造用基
板を提供するものである。
モジュールを連結板から切り離す際のタイバーの切断作
業を簡単に行うことができる半導体モジュール製造用基
板を提供するものである。
本発明に係る半導体モジュール製造用基板は、複数の基
板を積層してなる多数の半導体モジュールと、これら半
導体モジュールの基板に連設され連結板に半導体モジュ
ールを保持するタイバーとを備え、これらタイバーの基
板数を前記半導体モジュールの基板数より少ない基板数
に設定したものである。
板を積層してなる多数の半導体モジュールと、これら半
導体モジュールの基板に連設され連結板に半導体モジュ
ールを保持するタイバーとを備え、これらタイバーの基
板数を前記半導体モジュールの基板数より少ない基板数
に設定したものである。
本発明においては、連結板に半導体モジュールを保持す
るタイバーの機械的強度が低くなる。
るタイバーの機械的強度が低くなる。
第１図（ａｌおよび（ｂ）は本発明に係る半導体モジュ
ール製造用基板を示す平面図と断面図で、同図において
第２図（ａ）、 （ｂ）と同一の部材については同一の
符号を付し、詳細な説明は省略する。同図において、符
号１１で示すものは前記半導体カードモジュール１を連
結板１２に保持するタイバーで、前記第２の基板１ｂに
よって形成されている。すなわち、このタイバー１１の
基板数は前記半導体カードモジュール１の基板数より少
ない基板数に設定されているのである。なお、前記連結
板１２は、位置決め用孔１２ａおよび送り用孔１２ａを
有し前記タイバー１１と同様に第２の基板１ｂによって
形成されている。
ール製造用基板を示す平面図と断面図で、同図において
第２図（ａ）、 （ｂ）と同一の部材については同一の
符号を付し、詳細な説明は省略する。同図において、符
号１１で示すものは前記半導体カードモジュール１を連
結板１２に保持するタイバーで、前記第２の基板１ｂに
よって形成されている。すなわち、このタイバー１１の
基板数は前記半導体カードモジュール１の基板数より少
ない基板数に設定されているのである。なお、前記連結
板１２は、位置決め用孔１２ａおよび送り用孔１２ａを
有し前記タイバー１１と同様に第２の基板１ｂによって
形成されている。
このように構成された半導体モジュール製造用基板にお
いては、タイバー１１の基板数を半導体カードモジュー
ル１の基板数より少ない基板数に設定したから、本発明
のタイバー１１の機械的強度が従来のタイバー２の機械
的強度より低くなる。
いては、タイバー１１の基板数を半導体カードモジュー
ル１の基板数より少ない基板数に設定したから、本発明
のタイバー１１の機械的強度が従来のタイバー２の機械
的強度より低くなる。
したがって、プレス（図示せず）によって連結板１２か
ら半導体カードモジュール１を切り離す作業を簡単に行
うことができる。
ら半導体カードモジュール１を切り離す作業を簡単に行
うことができる。
また、タイバー１１を切断する際のぼり発生を抑制する
ことができるから、それだけ半導体カードモジュール１
の外形寸法が高精度なものとなる。
ことができるから、それだけ半導体カードモジュール１
の外形寸法が高精度なものとなる。
なお、本実施例においては、タイバー１１が第２の基板
１ｂからなるものを示したが、本発明はこれに限定され
るものではなく、第１の基板１ａあるいは第３の基板Ｉ
Ｃからなるものでも勿論よい、すなわち要するに、タイ
バー１１の基板数が半導体モカードモジュール１の基板
数より少ない基板数であればよい。
１ｂからなるものを示したが、本発明はこれに限定され
るものではなく、第１の基板１ａあるいは第３の基板Ｉ
Ｃからなるものでも勿論よい、すなわち要するに、タイ
バー１１の基板数が半導体モカードモジュール１の基板
数より少ない基板数であればよい。
以上説明したように本発明によれば、複数の基板を積層
してなる多数の半導体モジュールと、これら半導体モジ
ュールの基板に連設され連結板に半導体モジュールを保
持するタイバーとを備え、これらタイバーの基板数を半
導体モジュールの基板数より少ない基板数に設定したの
で、タイバーの機械的強度を従来より低くすることがで
き、それだけタイバーの切断作業を簡単に行うことがで
きる。
してなる多数の半導体モジュールと、これら半導体モジ
ュールの基板に連設され連結板に半導体モジュールを保
持するタイバーとを備え、これらタイバーの基板数を半
導体モジュールの基板数より少ない基板数に設定したの
で、タイバーの機械的強度を従来より低くすることがで
き、それだけタイバーの切断作業を簡単に行うことがで
きる。
第１図（ａ）および中）は本発明に係る半導体モジュー
ル製造用基板を示す平面図と断面図、第２図（ａ）およ
び（′ｂ）は従来の半導体モジュール製造用基板を示す
平面図と断面図である。 １・・・半導体カードモジュール、１ａ・・・第１の基
板、１ｂ・・・第２の基板、ＩＣ・・・第３の基板、１
１・・・タイバー、１２・・・連結板。 代 理 人 大岩増雄
ル製造用基板を示す平面図と断面図、第２図（ａ）およ
び（′ｂ）は従来の半導体モジュール製造用基板を示す
平面図と断面図である。 １・・・半導体カードモジュール、１ａ・・・第１の基
板、１ｂ・・・第２の基板、ＩＣ・・・第３の基板、１
１・・・タイバー、１２・・・連結板。 代 理 人 大岩増雄
Claims (1)
- 複数の基板を積層してなる多数の半導体モジュールと、
これら半導体モジュールの基板に連設され連結板に半導
体モジュールを保持するタイバーとを備え、これらタイ
バーの基板数を前記半導体モジュールの基板数より少な
い基板数に設定したことを特徴とする半導体モジュール
製造用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047018A JPS63212595A (ja) | 1987-03-02 | 1987-03-02 | 半導体モジユ−ル製造用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047018A JPS63212595A (ja) | 1987-03-02 | 1987-03-02 | 半導体モジユ−ル製造用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63212595A true JPS63212595A (ja) | 1988-09-05 |
Family
ID=12763436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62047018A Pending JPS63212595A (ja) | 1987-03-02 | 1987-03-02 | 半導体モジユ−ル製造用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63212595A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858925B2 (en) | 2001-04-02 | 2005-02-22 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| KR100743488B1 (ko) * | 2001-04-02 | 2007-07-30 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
-
1987
- 1987-03-02 JP JP62047018A patent/JPS63212595A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858925B2 (en) | 2001-04-02 | 2005-02-22 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
| US7233058B2 (en) | 2001-04-02 | 2007-06-19 | Renesas Technology Corp. | Memory card with an adaptor |
| US7239011B2 (en) | 2001-04-02 | 2007-07-03 | Renesas Technology Corp. | Memory card with a cap having indented portions |
| KR100743488B1 (ko) * | 2001-04-02 | 2007-07-30 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| KR100747485B1 (ko) * | 2001-04-02 | 2007-08-08 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 제조 방법 |
| US7271475B2 (en) | 2001-04-02 | 2007-09-18 | Renesas Technology Corp. | Memory card with connecting portions for connection to an adapter |
| US7294918B2 (en) | 2001-04-02 | 2007-11-13 | Renesas Technology Corp. | Memory card with connecting portions for connection to an adapter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953899B2 (ja) | 半導体装置 | |
| JPH0513665A (ja) | Ｔａｂチツプ実装方法 | |
| JPS5879725A (ja) | 半導体パツケ−ジ | |
| JPS63212595A (ja) | 半導体モジユ−ル製造用基板 | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| CN111968525A (zh) | 一种覆晶薄膜、显示基板及显示装置 | |
| DE112015007224B4 (de) | Umgekehrt montiertes Gull-Wing Elektronikgehäuse | |
| CN212847477U (zh) | 一种覆晶薄膜、显示基板及显示装置 | |
| JPH06216305A (ja) | 積層型電子部品 | |
| JPH0514427B2 (ja) | ||
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| JPH0232547A (ja) | 半導体実装装置 | |
| JP3796582B2 (ja) | 複式ｉｃカードの製造方法 | |
| JP2617518B2 (ja) | セラミックパッケージおよびその製造方法 | |
| JPH0636593Y2 (ja) | 複合集積回路装置 | |
| JP2504969Y2 (ja) | 半導体の実装構造 | |
| JPS62142394A (ja) | 半導体パツケ−ジの実装方法 | |
| JP2001044361A (ja) | 積層マルチチップ半導体装置 | |
| JPS5815297A (ja) | 印刷配線板 | |
| JPS5873191A (ja) | 混成集積回路装置の実装構造 | |
| JPS62213232A (ja) | 高密度実装型積層コンデンサ | |
| JPH01184193A (ja) | 薄型半導体カード | |
| JPS61189659A (ja) | メモリパツケ−ジ | |
| JPS59180299U (ja) | メモリモジユ−ル | |
| JPS62101063A (ja) | 薄形ｉｃモジユ−ル |