JPS63207220A - 自動位相補正装置 - Google Patents

自動位相補正装置

Info

Publication number
JPS63207220A
JPS63207220A JP3960487A JP3960487A JPS63207220A JP S63207220 A JPS63207220 A JP S63207220A JP 3960487 A JP3960487 A JP 3960487A JP 3960487 A JP3960487 A JP 3960487A JP S63207220 A JPS63207220 A JP S63207220A
Authority
JP
Japan
Prior art keywords
signal
error rate
phase
data
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3960487A
Other languages
English (en)
Inventor
Takashi Ishii
孝 石井
Mitsutaka Kuwabara
桑原 光孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP3960487A priority Critical patent/JPS63207220A/ja
Publication of JPS63207220A publication Critical patent/JPS63207220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、8 fflmV T R(ビデオテープレ
コーダ)などのPCM回路におけるバイフェーズデータ
の位相を補正する自動位相補正回路に関する。
(従来の技術) 81IllvTRのPCM回路ニハ、第2図に示すよう
なバイフェーズ信号の位相を補正するための位相補正装
置が設けられている。即ち、バイフェーズデータは、入
力端子11を介してイコライザ増幅器12に供給される
。イコライザ増幅器12の反転出力aは、コンデンサ1
3および可変抵抗14による時定数回路を介してスライ
サ17の反転入力に供給される。またイコライザ増幅器
12の非反転出力すは、コンデンサ15、抵抗16を直
列に介してスライサ17の非反転入力に供給される。ス
ライサ17の出力は、バッファ増幅器18を介してアイ
パターンテスト端子19に導出されるとともに、デジタ
ル処理回路20に入力される。このデジタル処理回路2
0は、デジタルデータを再生するとともに、その再生デ
ータのエラーレートを観測させるためのエラーレート観
測端子21を備えている。
パイフェーズ信号は、第3図に示すように、データ毎に
反転する信号で“0”の場合は信号の中心で非反転であ
るように、また“1″の場合は信号の中心で反転するよ
うに取決められている。したがって、パイフェーズデー
タは、“0”が続くときには、最低周波数T4となり、
′1”が続くときに最高周波数(T/2)−1となる。
8IIIVTRのPCMシステムでは、前記最低周波数
は2.9MHzであり、最高周波数は5.8MHzに設
定されている。
つぎに、このようなバイフェーズデータに対して位相補
正が必要な理由を説明する。バイフェーズデータを良好
に再生するためには ’1’−を以上の周波数において
、振幅、位相ともに平坦な特性が必要である。もし、記
録再生系で振幅、位相特性に乱れが生じた場合には、第
4図に示すようにサンプリング点でデータの読み違いを
生じ、エラーレートが大きくなり、再生不備となる。第
4図は、記録信号(a)に対して、位相特性が非平坦な
場合の再生信号(b)と、平坦な場合の再生信号(C)
と、サンプリング点(d)の関係を示している。サンプ
リング点p1、p2、p3では読み違いを生じる可能性
が大である。
通常記録系においては、振幅、位相特性に乱れを生じる
ことは避けがたいめに、ビデオ側の振幅補正回路に加え
て、PCM回路側の位相補正回路を用いて、位相特性の
最適調整が行われる。この調整に際しては、アイパター
ンと呼ばれる振幅、位相特性の優劣を判断することので
きる信号を観測して、アイパターンが最適となるように
位相補正回路が調整される。位相調整は、第3図に示し
た可変抵抗14を調整することにより行われる。
アイパターンは、第5図に示すように、位相特性が平坦
でない場合は同図(a)のように現れ、位相特性が平坦
な場合は同図(b)に示すように現れる。
次に、エラーレートを観測するには、エラーレート観測
端子21に現れる信号のレベルを判定することで、エラ
ーレートの大小を判定することができる。エラーレート
が大きい場合の要因としては、サンプリングクロック自
体の位相ずれや、前記したアイパターンの乱れ(位相が
合っていない)などがある。
8IIIVTRのPCMシステムのPCMデータ配列の
中には、データの正誤を判定するためのCRCコードと
称される信号が挿入されており、このCRCコードをチ
ェックした結果、データが正しい場合はローレベルの出
力、誤りの場合はハイレベルの出力が前記観測端子21
に現れるようになっている。第6図は、端子21の信号
例を示している。同図(a)はフィールド単位で切替わ
るスイッチングパルス、同図(b)が、端子21の信号
例である。フィールドAでは3つのデータに誤りがあっ
たこと、フィールドBでは、このフィールド内には誤り
がなかったこと、フィールドCでは全てのデータが誤り
であったことを示している。
(発明が解決しようとする問題点) 上記した従来の位相補正装置においては、特定のテスト
テープを再生し、エラーレートが最小となるように、可
変抵抗14の値を調整している。
しかしながら、このように調整したとしても、この機器
の最適状態はテストテープに対するものであり、他のテ
ープを再生した場合にもエラーレートが最小になるとは
限らない。又、調整に際しては、アイパターンテスト端
子19、エラーレート観測端子21の出力信号をみなが
ら調整を行なわなければならず、繁雑であり作業効率を
悪化させている。
そこでこの発明は、テストテープに限らず、あらゆるテ
ープに対して、再生データのエラーレートを最小にする
ように自動的にバイフェーズデータの位相を補正するこ
とのできる自動位相補正装置を提供することを目的とす
る。
[発明の構成] (問題点を解決するための手段) この発明は、パルスコード変調された信号を記録したテ
ープから再生した高周波信号としてのバイフェーズデー
タをデジタルデータに変換する場合に、前記バイフェー
ズデータの位相補正を行なう回路において、前記バイフ
ェーズデータが供給されその位相補正を行なうための可
変ボリウム素子を有したイコライザ回路部と、前記イコ
ライザ回路部の出力を入力とし、デジタル再生を行ない
、再生デジタル信号のエラーレートの大小を示す検出信
号を得る検出装置と、前記検出装置の検出信号と基準信
号とを比較して誤差信号を得る比較器と、前記比較器か
らの誤差信号を入力として、この入力に応じて前記可変
ボリウム素子の抵抗値を、前記エラーレートが低減する
ように制御する駆動装置とを具備するものである。
(作用) 上記の手段により、データエラーレートは、常に検出装
置、比較器のループで監視され、エラーレートが最小と
なるようにバイフェーズデータの位相補正が自動的に行
われるので、あらゆるテープに対して適応的に最良デー
タを得るように動作することができる。
(実施f1) 以下この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例であり、8ωmVTRのP
CM回路に用いられたものである。バイフェーズ信号の
位相を補正するための位相補正装置Aが設けられている
。即ち、バイフェーズデータは、入力端子31を介して
イコライザ増幅器32に供給される。イコライザ増幅器
32の反転出力aは、コンデンサ33および可変抵抗3
4による時定数回路を介してスライサ37の反転入力に
供給される。またイコライザ増幅器32の非反転出力す
は、コンデンサ35、抵抗36を直列に介してスライサ
37の非反転入力に供給される。
スライサ37の出力は、デジタル処理回路38に入力さ
れる。このデジタル処理回路38は、デジタルデータを
再生するとともに、その再生データのエラーレートを観
測させるためのエラーレート観測端子38aを備えてい
る。
ここで本発明においては、前記可変抵抗34は、例えば
印加電圧によりその抵抗値が変化する半導体素子である
。エラーレート観測端子38aの信号は、バッファ増幅
器39を介して検出装置40に供給される。検出装置4
0は、検波処理を行なうもので、第6図で示したような
エラーレート信号を例えばAM検波する。そしてその検
出出力を比較器41に供給し、基準値と比較させる。こ
の結果、比較器41からは、エラーレートの大小を示す
検出値と基準値との差に応じた出力(制御出力)が得ら
れ、これが抵抗値制御電圧として前記可変抵抗34に印
加される。
可変抵抗34の抵抗値変化方向は、エラーレートが最小
となる方向に制御される。このように、イコライザ回路
部Aにおけるバイフェーズ信号の位相を、エラーレート
が最小となるように自動的に補正することにより、テス
トテープに限らずあらゆるテープに対してもエラーレー
トを低減させることができる。製品の最終的なチェック
状態においては、イコライザ部のアイパターンが試験信
号に対して良好に得られたこと、さらにデジタル処理回
路、38においてサンプリングクロックが正確な周波数
で得られていることを個別に確認すれば、従来のように
システムを組んだ後も全体を動作させて、位相調整を行
なうという繁雑な作業は不要となり、無調整化すること
ができる。
[発明の効果] 以上説明したようにこの発明によると、テストテープに
限らず、あらゆるテープに対して、再生データのエラー
レートを最小にするように自動的にバイフェーズデータ
の位相を補正することのできる自動位相補正装置を提供
することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は従来の8 mmV T RのPCM回路における位相
補正装置を示すブロック図、第3図はバイフェーズデー
タの、説明図、第4図は、バイフェーズ信号とサンプリ
ング処理の説明をするのに示した信号波形図、第5図は
アイパターンの説明図、第6図はエラーレート信号の例
を示す説明図である。 32・・・イコライザ増幅器、33.35・・・コンデ
ンサ、34・・・可変抵抗、36・・・抵抗、37・・
・スライサ、38・・・デジタル処理回路、39・・・
バッファ増幅器、40・・・検出装置、41・・・比較
器。 出願人代理人 弁理士 鈴江武彦 第1図 第4図  −

Claims (1)

  1. 【特許請求の範囲】 パルスコード変調された信号を記録したテープから再生
    した高周波信号としてのバイフェーズデータをデジタル
    データに変換する場合に、前記バイフェーズデータの位
    相補正を行なう回路において、 前記バイフェーズデータが供給されその位相補正を行な
    うための可変ボリウム素子を有したイコライザ回路部と
    、前記イコライザ回路部の出力を入力とし、デジタル再
    生を行ない、再生デジタル信号のエラーレートの大小を
    示す検出信号を得る検出装置と、前記検出装置の検出信
    号と基準信号とを比較して誤差信号を得る比較器と、前
    記比較器からの誤差信号を入力として、この入力に応じ
    て前記可変ボリウム素子の抵抗値を、前記エラーレート
    が低減するように制御する駆動装置とを具備したことを
    特徴とする自動位相補正装置。
JP3960487A 1987-02-23 1987-02-23 自動位相補正装置 Pending JPS63207220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3960487A JPS63207220A (ja) 1987-02-23 1987-02-23 自動位相補正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3960487A JPS63207220A (ja) 1987-02-23 1987-02-23 自動位相補正装置

Publications (1)

Publication Number Publication Date
JPS63207220A true JPS63207220A (ja) 1988-08-26

Family

ID=12557717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3960487A Pending JPS63207220A (ja) 1987-02-23 1987-02-23 自動位相補正装置

Country Status (1)

Country Link
JP (1) JPS63207220A (ja)

Similar Documents

Publication Publication Date Title
KR0120112B1 (ko) 자동등화기
US4637036A (en) Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern
US5159502A (en) Data recording apparatus
US5940449A (en) Signal processing system for digital signals
JPS63207220A (ja) 自動位相補正装置
JP3158615B2 (ja) デジタル復調装置
KR100256727B1 (ko) 기록전류 설정방법 및 장치
US6229950B1 (en) Reproducing apparatus capable of controlling reproduction equalizing characteristic
KR100192236B1 (ko) 디지탈 자기기록 재생장치
EP0445780B1 (en) Image signal recording and reproducing system
JPS58133613A (ja) Pcm録音機
US7369748B2 (en) Reproducing apparatus and tracking method
JPH08106602A (ja) 再生装置
JPS63102001A (ja) 多重磁気記録再生装置
JPS58189810A (ja) Pcm再生装置におけるデイジタル信号抽出回路
JP3399998B2 (ja) 磁気記録再生装置
JPH02123548A (ja) 磁気再生装置のトラッキング方法
KR940006925Y1 (ko) 하드디스크 드라이브의 펄스검출 제어회로
JPS6224323Y2 (ja)
JPS60216627A (ja) デジタルデ−タ生成装置
JP3128805B2 (ja) 記録電流制御回路
JPH0713090Y2 (ja) データレコーダ
JPH03100971A (ja) 自動等化器及び等化器の設定方法
JPS62289077A (ja) 磁気記録再生装置
JPS60151817A (ja) 磁気記録再生装置の自動トラツキング制御信号伝送方式