JPS63204327A - 未定義命令検出制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は未定義命令検出技術さらには未定義命令による
データ処理装置の暴走防止技術に関し。

例えば、エミュレータにおけるエミユレーション用のス
レーブマイクロコンピュータにおける未定義命令検出制
御システムに適用して有効な技術に関するものである。

〔従来技術〕

マイクロコンピュータ応用機器（以下単に応用機器又は
ユーザ実機とも記す）の開発において、そのシステムデ
バッグやシステム評価をエミュレータによって行うこと
ができる。斯るエミュレータは、システム開発装置を含
むコンソールと、開発中の応用機器との間に接続され、
応用機器に含まれるマイクロコンピュータ（ターゲット
マイクロコレピユータ）の機能を代行する一方でデバッ
ガ−としての機能を持つマイクロコンピュータシステム
開発用ツールである。

一般にエミュレータは、例えば昭和５９年１１月３０日
オーム社発行のｒＬｓＩハンドブック」Ｐ５６２乃至Ｐ
５６３に記載されて゛いるように、ターゲットマイクロ
コンピュータの機能を代行するエミユレーション用マイ
クロコンピュータ（スレーブマイクロコンピュータ）、
エミュレーション制御部、ブレークポイント制御部、ト
レースメモリ部１代行メモリ部、全体の制御を司るマス
タマイクロコンピュータなどが含まれ、エミュレーショ
ン機能、実時間トレース機能、ブレーク機能。

メモリ代行機能、及びその他デバッグ機能が備えられて
いる。

ところで、上記エミユレーション用マイクロコンピュー
タは、ターゲットマイクロコンピュータの代行制御を行
う性質上、そのターゲットマイクロコンピュータが搭載
されるべき応用機器のためのユーザプログラムによって
動作されるが、そのユーザプログラムに含まれる未定義
命令がエミユレーション用マイクロコンピュータにフェ
ッチされると、斯るエミユレーション用マイクロコンピ
ュータは暴走してしまう。

このような未定義命令のフェッチに基づくマイクロコン
ピュータの暴走を阻止するには、プログラムメモリから
読み出される命令を論理回路に入力してそれが未定義命
令か否かを判断し、その判断に基づいてマイクロコンピ
ュータをリセットする方式、又は、プログラムメモリか
ら読み出される命令をアドレス信号とし、予め未定義命
令に呼応するアドレスに未定義命令識別データを格納し
た未定義命令検出メモリを設け、そのメモリの出力デー
タに基づいてマイクロコンピュータをリセットする方式
などを採用する・ことができる。

〔発明が解決しようとする問題点〕

本発明者らは、未定義命令のフェッチに基づくマイクロ
コンピュータの暴走を阻止するための上記２通りの制御
技術について検討したところ、前者では、未定義命令を
検出するための論理回路の規模が大きくな゛す、更に、
その論理回路の論理は固定的であるが故に、検出可能な
未定義命令の種類につき汎用性に劣るという問題点が有
ることを見出した。また、後者の場合、未定義命令の検
出には、プログラムメモリのアクセスによって読み出さ
れた命令をアドレス信号として更に未定義命令検出メモ
リをアクセスしなければならず、それによって未定義命
令を高速に検出することができないとうい問題点があっ
た。しかも１両者は、未定義命令の非実行処理に際して
マイクロコンピュータのリセットが必要になるため、リ
セット直前の内部データなどが不定になり、それらを再
設定しなければエミュレーションを継続することができ
なくなってしまう。

本発明の目的は、未定義命令の検出を高速に行うことが
できると共に、データ処理装置をリセットすることなく
未定義命令による暴走を阻止することができる未定義命
令検出制御システムを提供することにある。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、データ処理装置のための命令を格納するプロ
グラムメモリと、そのプログらムメモリと同一アドレス
空間を有すると共に、斯るプログラムメモリに格納され
ている命令のうち未定義命令が格納されているアドレス
と同一のアドレスに未定義命令識別デターを格納する未
定義命令識別メモリと、上記データ処理装置の命令フェ
ッチタイミングで上記プログラムメモリ及び未定義命令
識別メモリが同一のアドレス信号によってアクセスされ
るときに、その未定義命令識別メモリから読み出される
未定義命令識別データが未定義命令を意味するとき、上
記プログラムメモリから読み出される命令に代えて所定
の定義された命令を上記データ処理装置に供給する命令
選択手段とによって未定義命令検出制御システムを構成
するものである。

〔作　用〕

上記した手段によれば、データ処理装置によるプログラ
ムメモリのアクセスと同時に未定義命令識別メモリから
読み出される未定義命令識別データによって、そのとき
プログラムメモリから読み出された命令が未定義命令で
あるか否かが検出されることにより、未定義命令の高速
検出を達成し、また、未定義命令が検出されると、デー
タ処理装置は、その未定義命令に代えて所定の定義され
た命令を実行することにより、データ処理装置をリセッ
トすることなく未定義命令による暴走阻止を達成する。

〔実　施　例〕

第１図は本発明に係る未定義命令検出制御システムの一
実施例を示すブロック図である。同図に示されるシステ
ムは、特に制限されないが、エミュレータに適用される
ものである。

第１図においてＳＭＣＵは、ユーザ実機に搭載されるべ
きターゲットマイクロコンピュータの代行制御を行うエ
ミユレーション用マイクロコンピュータとしてのスレー
ブマイクロコンピュータであり、また、ＭＭＣＵは、エ
ミュレータ全体の制御を司るマスタマイクロコンピュー
タである。スレーブマイクロコンピュータＳＭＣＵが実
機を代行制御（エミュレーション）するとき、斯るスレ
ーブマイクロコンピュータＳＭＣＵはマスタマイクロコ
ンピュータＭＭＣＵの制御から切り離され、また、斯る
スレーブマイクロコンピュータＳＭＣＵは、このスレー
ブマイクロコンピュータＳＭＣＵの制御動作状態が予め
定められている状態に到達してブレークされるとき、マ
スタマイクロコンピュータの制御を受けることになる。

上記マスタマイクロコンピュータＭＭＣＵ及びスレーブ
マイクロコンピュータＳＭＣＵが内蔵される図示しない
エミュレータ本体には、特に図示はしないが、エミュレ
ーション制御部、ブレークポイント制御部、トレースメ
モリ部１代行メモリ部などが含まれ、エミュレーション
機能、実時間トレース機能、ブレーク機能、メモリ代行
機能。

及びその他デバッグ機能が備えられている。各機能の実
行は、エミュレータ本体に接続される図示しないコンソ
ールなどによってコントロールされる。エミュレータ本
体から延長されたインタフェースケーブルは、その先端
に設けられているプラグを介してマイクロコンピュータ
応用機器としてのユーザ実機に接続され、それによって
、スレーブマイクロコンピュータＳＭＣＵはユーザ実機
を代行制御する。

ユーザ実機の代行制御に際して、スレーブマイクロコン
ピュータＳ　Ｍ−ＣＵのためのユーザプログラムを格納
可能なプログラムメモリＰＧＭＭは、特に制限されない
が、ＲＡＭ　（ランダム・アクセス・メモリ）から構成
され、そのアドレス信号入力端子ＰＧａｄｄは、アドレ
スマルチプレクサＡＭＰＸを介してスレーブマイクロコ
ンピュータＳＭＣＵのアドレス信号出力端子ＳＭａｄｄ
及びマスタマイクロコンピュータＭＭＣＵのアドレス信
号出力端子ＭＭａｄｄに結合されている。アドレスマル
チプレクサＡＭＰＸは、マスタマイクロコンピュータＭ
ＭＣＵから出力される選択制御信号ＡＳＣによって、マ
スタマイクロコンピュータＭＭＣＵから出力されるアド
レス信号又はスレーブマイクロコンピュータＳＭＣＵか
ら出力されるアドレス信号の何れかを選択的に出力する
。また、プログラムメモリＰＧＭＭのデータ入出力端子
ＰＧｄａｔは、データマルチプレクサＤＭＰＸを介して
マスタマイクロコンピュータＭＭＣＵのデータ入出力端
子ＭＭｄａｔに結合されると共に、データマルチプレク
サＤＭＰＸ及び後でその詳細を説明するコマンドマルチ
プレクサＣＭＰＸを介してスレーブマイクロコンピュー
タＳＭＣＵのデータ入出力端子ＳＭｄａｔに結合される
。データマルチプレクサＤＭＰＸは、マスタマイクロコ
ンピュータＭＭＣＵから出力される選択制御信号ＤＳＣ
によって、マスタマイクロコンピュータＭＭＣＵのデー
タ入出力端子ＭＭｄａｔとの間でのデータのやりとり、
又はプログラムメモリＰＧＭＭから読み出される命令の
コマンドマルチプレクサＣＭＰＸへの供給を選択する。

プログラムメモリＰＧＭＭには、マスタマイクロコンピ
ュータＭＭＣＵのアクセス制御によって予めユーザプロ
グラムがロードされる。

第１図において、ＩＤＰＧＭＭは、上記プログラムメモ
リＰＧＭＭと同一アドレス空間を有すると共に、斯るプ
ログラムメモリＰＧＭＭに格納されている命令のうち未
定義命令が格納されているアドレスと同一のアドレスに
未定義命令識別データＩＤＤを格納する未定義命令識別
メモリであり、特に制限されないが、ＲＡＭのような書
き換え可能な半導体記憶装置によって構成されている。

ここで、未定義命令識別データＩＤＤは、特に制限され
ないが、１ビツトのデータであり、そのビット「０」が
未定義命令であることを意味し、また、そのビット「１
」が定義されている命令であることを意味する。未定義
命令識別メモリＩＤＰＧＭＭのアドレス信号入力端子Ｉ
Ｄａｄｄは上記アドレスマルチプレクサＡＭＰＸの出力
端子に結合されている。未定義命令識別メモリＩＤＰＧ
ＭＭのデータ入出力端子ＩＤｄａｔは、識別データマル
チプレクサＩＤＭＰＸのデータ入出力端子に結合されて
いる。識別データマルチプレクサＩＤＭＰＸのデータ入
力端子は、マスタマイクロコンピュータＭＭＣＵのデー
タ入出力端子ＭＭｄａｔのうちの所定の１つ即ち１ビツ
トの未定義命令識別データＩＤＤを出力する端子に結合
されている。また、識別データマルチプレクサＩＤＭＰ
Ｘのデータ出力端子は、スレーブマイクロコンピュータ
ＳＭＣＵから出力される命令フェッチ指示信号ＬＩＲが
一方の入力端子に供給されるノアゲート回路ＮＯＨの他
方の入力端子に結合されている。識別データマルチプレ
クサＩＤＭＰＸは、マスタマイクロコンピュータＭＭＣ
Ｕから出力される選択制御信号ＩＤ５Ｃにより、マスタ
マイクロコンピュータＭＭＣＵから出力される未定義命
令識別データＩＤＤを未定義命令識別メモリＩＤＰＧＭ
Ｍに供給する動作、または未定義命令識別メモリＩＤＰ
ＧＭＭから読み出される未定義命令識別データＩＤＤを
ノアゲート回路ＮＯＨに供給する動作を選択する。

マスタマイクロコンピュータＭＭＣＵは、プログラムメ
モリＰＧＭＭにユーザプログラムをイニシャルロードし
た後、当該ユーザプログラムに含まれる未定義命令を検
索し、その結果に応じて未定義命令識別メモリＩＤＰＧ
ＭＭに、プログラムメモリＰＧＭＭのアドレスと同一ア
ドレスに、１対１対応で、未定義命令に呼応するビット
をｒＯＪ、定義されている命令に呼応するビットを「１
」として、未定義命令識別データＩＤＣを書き込む。

したがって、スレーブマイクロコンピュータＳＭＣＵに
よる命令フェッチのタイミングで、斯るスレーブマイク
ロコンピュータＳＭＣＵがアドレス信号を出力すると、
プログラムメモリＰＧＭＭ及び未定義命令識別メモリＩ
ＤＰＧＭＭは同一のアドレス信号によって並列的にアク
セスされ、プログラムメモリＰＧ、ＭＭから読み出され
る命令はコマンドマルチプレクサＣＭＰＸに供給され、
また、未定義命令識別メモリＩＤＰＧＭＭから読み出さ
れる未定義命令識別データＫＤＤはノアゲート回路ＮＯ
Ｈに供給される。このとき、未定義命令識別メモリＩＤ
ＰＧＭＭから読み出される未定義全会識別データＩＤＤ
が未定義命令を意味するビットｒＯＪであるとき、上記
プログラムメモリＰＧＭＭから読み出される命令は未定
義命令とされ、そのとき斯る未定義命令に代えて所定の
定義された命令例えばノーオペレーションコードをスレ
ーブマイクロコンピュータＳＭＣＵに供給する命令選択
手段ＣＭＤＳが設けられている。

上記命令選択手段ＣＭＤＳは、特に制限されないが、ス
レーブマイクロコンピュータＳＭＣＵに対するノーオペ
レーションコードを形成するノーオペレージ履ンコード
発生回路Ｎ０ＰＧと、ノーオペレーションコード発生回
路Ｎ０ＰＧから出力されるノーオペレーションコード又
はプログラムメモリＰＧＭＭから読み出される命令を選
択的にスレーブマイクロコンピュータＳＭＣＵに出力す
る上記コマンドマルチプレクサＣＭＰＸとにょうて構成
される。コマンドマルチプレクサＣＭＰＸによる出力選
択は、上記ノアゲート回路ＮＯＲから出力されるブレー
ク信号ＢＲＫがラッチ回路ＬＡＴを介することによって
行われる。ブレーク信号ＢＲＫは、命令フェッチ指示信
号ＬＩＲ及び未定義命令識別データＩＤＣが共にロウレ
ベルにされるとき、言い換えるなら、スレーブマイクロ
コンピュータＳＭＣＵの命令フェッチタイミングでプロ
グラムメモリＰＧＭＭから読み出される命令が未定義命
令であるとき、ハイレベルとされ、それによって、コマ
ンドマルチプレクサＣＭＰＸは、ノーオペレーションコ
ードをスレーブマイクロコンピュータＳＭＣＵに供給可
能に制御される。したがって、プログラムメモリＰＧＭ
Ｍから未定義命令が読み出されても、スレーブマイクロ
コンピュータＳＭＣＵにはそれに代えてノーオペレーシ
ョンコードが供給されるから、スレーブマイクロコンピ
ュータＳＭＣＵはリセットされずに待ち状態を採ってユ
ーザ実機に対する代行制御を停止する。この状態は、ラ
ッチ回路ＬＡＴにラッチされているハイレベルのブレー
ク信号ＢＲＫがマスタマイクロコンピュータＭＭＣＵの
制御によってロウレベルにイニシャルリセットされるま
で維持される。

上記実施例によれば以下の作用効果を得るものである。

（１）スレーブマイクロコンピュータＳＭＣＵがノーオ
ペレーションコードをフェッチする命令フェッチサイク
ルにおいて、プログラムメモリＰＧＭＭと未定義命令識
別メモリＩＤＰＧＭＭとは並列的にアクセスされるから
、コマンドマルチプレクサＣＭＰＸによるノーオペレー
ションコードの供給制御は、当該命令フェッチサイクル
の範囲で実行可能とされ、それによって、スレーブマイ
クロコンピュータＳＭＣＵが未定義命令をフェッチして
暴走するおそれを著しく低減することができる。

（２）スレーブマイクロコンピュータＳＭＣＵの暴走阻
止のためにそれをリセットする必要がないから、スレー
ブマイクロコンピュータＳＭＣＵによるノーオペレーシ
ョンコード実行直前の内部データなどが失われてしまう
ことはなく、それらを再設定することなく必要に応じて
即座にエミュレーション動作を継続することができる。

（３）未定義命令識別メモリＩＤＰＧＭＭは書き換え可
能であるから、未定義命令の異なる各種プログラム、及
び各種マイクロコンピュータに対してシステムの汎用性
を達成することができる。

（４）上記各作用効果より、エミュレータの信頼性及び
ターゲットマイクロコンピュータに対する汎用性の向上
に寄与することができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更すること
ができる。

例えば上記実施例では、プログラムメモリと同一のアド
レス空間を有すると共に、斯るプログラムメモリに格納
されている命令のうち未定義命令が格納されているアド
レスと同一のアドレスに未定義命令識別デターを格納す
る未定義命令識別メモリを書き換え可能なＲＡＭによっ
て構成したが。

ＲＯＭ　（リード・オンリ・メモリ）のような読み出し
専用のメモリによって構成することもできる。

但しその場合には、未定義命令の異なる各種プログラム
、及び各種マイクロコンピュータに応じて未定義命令識
別メモリを交換することが必要になる。

また、未定義命令識別メモリから読み出される未定義命
令識別データが未定義命令を意味するとき、それに並列
してプログラムメモリから読み出される命令を代替すべ
き所定の定義された命令は。

ノーオペレーションコードに限定されず、定義された命
令であればその他の命令であってもよい。

以上の説明では本発明者によってなされた発明を主とし
てその背景となった利用分野であるエミュレータに適用
した場合について説明したが、本発明はそれに限定され
るものではなく、種々のマイクロコンピュータシステム
に適用することができる。その場合に、斯るシステムに
は、上記実施例のようにマスクマイクロコンピュータと
スレーブマイクロコンピュータとが含まれることは必須
の条件ではなく、上記のように未定義命令識別メモリを
ＲＯＭ化すれば１つのマイクロプロセッサを含むシステ
ムにも本発明を利用することができる６本発明は、少な
くともプロセッサがプログラムメモリをアクセスして命
令をフェッチする条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる降下を簡単に説明すれば下記の通りである。

すなわち、データ処理装置のための命令を格納するプロ
グラムメモリと、そのプログラムメモリと同一のアドレ
ス空間を有すると共に、斯るプログラムメモリに格納さ
れている命令のうち未定義命令が格納されているアドレ
スと同一のアドレスに未定義命令識別デターを格納する
未定義命令識別メモリと、上記データ処理装置の命令フ
ェッチタイミングで上記プログラムメモリ及び未定義命
令識別メモリが同一アドレス信号によって７クセスされ
るときに、その未定義命令識別メモリから読み出される
未定義命令識別データが未定義命令を意味するとき、上
記プログラムメモリから読み出される命令に代えて所定
の定義された命令を上記データ処理装置に供給する命令
選択手段とによって未定義命令検出制御システムを構成
するから、データ処理装置によるプログラムメモリのア
クセスと同時に未定義命令識別メモリから読み出される
未定義命令識別データによって未定義命令が検出される
ことにより、未定義命令の高速検出を達成し、また、未
定義命令が検出されると、データ処理装置は、その未定
義命令に代えて所定の定義された命令を実行することに
より、データ処理装置をリセットすることなく未定義命
令による暴走阻止を達成することができる。

【図面の簡単な説明】

第１図は本発明に係る未定義命令検出制御システムの一
実施例を示すブロック図である。 ＭＭＣＵ・・・マスタマイクロコンピュータ、ＳＭＣＵ
・・・スレーブマイクロコンピュータ、ＩＤＰＧＭＭ・
・・未定義命令識別メモリ、ＰＧＭＭ・・・プログラム
メモリ、ＩＤＤ・・・未定義命令識別データ、ＣＭＤＳ
・・・命令選択手段、ＣＭＰＸ・・・コマンドマルチプ
レクサ、Ｎ０ＰＧ・・・ノーオペレーションコード発生
回路。 Ｃ，”ｆＤＳｊ

Claims (1)

1. 【特許請求の範囲】 １、データ処理装置のための命令を格納するプログラム
   メモリと、そのプログラムメモリと同一アドレス空間を
   有すると共に、斯るプログラムメモリに格納されている
   命令のうち未定義命令が格納されているアドレスと同一
   のアドレスに未定義命令識別デターを格納する未定義命
   令識別メモリと、上記データ処理装置の命令フェッチタ
   イミングで上記プログラムメモリ及び未定義命令識別メ
   モリが同一のアドレス信号によってアクセスされるとき
   に、その未定義命令識別メモリから読み出される未定義
   命令識別データが未定義命令を意味するとき、上記プロ
   グラムメモリから読み出される命令に代えて所定の定義
   された命令を上記データ処理装置に供給する命令選択手
   段とを含むことを特徴とする未定義命令検出制御システ
   ム。 ２、上記命令選択手段は、データ処理装置のためのノー
   オペレーションコードを形成するノーオペレーションコ
   ード発生手段と、ノーオペレーションコード発生手段か
   ら出力されるノーオペレーションコード又はプログラム
   メモリから読み出される命令を、未定義命令識別メモリ
   から読み出される未定義命令識別データに基づいて選択
   的にデータ処理装置に供給するマルチプレクサとを備え
   ることを特徴とする特許請求の範囲第１項記載の未定義
   命令検出制御システム。