JPS63198140A - メモリ拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、メモリ拡張方式に関し、特に、例えば変復調
装置本体に対して他のプロトコル等が記憶されたメモリ
を有する拡張ユニットを接続してメモリ拡張する場合等
に好適なメモリ拡張方式に関する。

Ｂ１発明の概要 本発明は、マイクロプロセッサを内蔵した機器本体に対
して複数の拡張ユニットを接続してメモリ拡張を行う方
式において、機器本体のマイクロプロセッサには、アク
セス可能な最大メモリ空間を複数ブロックに分割して管
理するものを用い、Ｒａ　Ｎ器本体内のメモリ以外のメ
モリ空間ブロックを選択するためのセレクト信号を出力
するようにし、このセレクト信号が供給される拡張ユニ
ット側においては、該拡張ユニットが動作状態に切換制
御されたときに、人力セレクト信号の上位側ビットから
順に用いてメモリ選択を行わせ、残りのビットのセレク
ト信号を上位側にシフトさせて出力することにより、簡
単な構成にて拡張ユニットを任意に多数個接続すること
ができ、しかも所望の拡張ユニットを選択して動作させ
ることができるようにしたものである。

Ｃ１従来の技術 マイクロブロモ・７すを備えた電子機器には種々のもの
が知られているが、このような電子機器の本体に対して
、少な（ともメモリを内蔵する拡張ユニットを複数個接
続する際には、これらの各ユニットのメモリのアドレス
割り当てを上記電子機器本体側で予め決定しておくこと
が必要となる。

これは、複数のメモリのアドレスが重複して割り当てら
れると、機器本体側のプロセッサによるメモリアクセス
時に、−のアドレスに対して２以上のメモリが同時にア
クセスされて各データがパスライン上に同時に現れ、正
常なメモリアクセスが行えなくなるためである。

Ｄ５発明が解決しようとする問題点 ところで、上述のようなメモリ拡張を行う場合に、各拡
張ユニットのメモリのアドレスを固定的に割り当てると
、メモリ拡張の自由度が大幅に■害され、また機器本体
側のブロモ、７すのアクセス可能なメモリ空間の範囲内
でしかメモリ拡張が行えず、無限に多くの拡張ユニット
を接続することは不可能である。

そこで、所謂ディップスイッチ等を用いて拡張ユニット
のメモリのアドレスを変更可能に構成したり、電源投入
時毎に例えば現在接続されている各拡張ユニットのメモ
リのアドレス割り当てを自動的に行わせたり、切換スイ
ッチをソフトウェアにより切り換えるような構成とする
こと等が従来より言式みられている。しかしながら、こ
れらの方法においては、構成や操作が複雑化したり、接
続可能な拡張ユニットの個数に制限が生じたりするため
、好ましくない。

本発明は、このような実情に鑑みてなされたものであり
、機器本体に対して原理的に無限の拡張ユニｙ）を接続
でき、簡単な構成で、任意の拡張ユニットを自由に選択
することが可能なメモリ拡張方式の提供を目的とする。

Ｅ１問題点を解決するための手段 本発明に係るメモリ拡張方式は、上述の問題点を解決す
るために、マイクロプロセッサを内蔵して成る機器本体
に対して少なくともメモリを内蔵する複数の拡張ユニッ
トを接続してメモリ拡張を行うメモリ拡張方式において
、上記機器本体は、アクセス可能な最大メモリ空間を複
数ブロックに分割して管理するマイクロプロセッサと、
該マイクロプロセッサの動作プログラムが少なくとも記
憶された本体側メモリと、上記マイクロプロセッサのシ
ステムバスの入出力端子と、上記最大メモリ空間のうち
の上記本体側メモリに対応する上記ブロック以外のブロ
ックを選択するためのセレクト信号の出力端子とを少な
くとも備え、上記拡張ユニットは、該拡張ユニットを動
作状態と非動作状態との間で選択的に切換制御する切換
スイッチと、拡張メモリと、上記セレクト信号が入力さ
れ上記切換スイッチのオン・オフに応じて上記拡張メモ
リの動作状態を制御するとともにセレクト信号を出力す
るセレクト信号入出力手段とを少なくとも備え・上記拡
張ユニ・ノドが動作状態に切換制御されたとき、上記セ
レクト信号入出力手段に入力された上記セレクト信号の
上位側ビットから順に用いて上記拡張メモリを選択し、
残りのビットのセレクト信号を上位側にシフトさせて出
力し、上記拡張ユニットが非動作状態に切換制御された
ときには、上記セレクト信号入出力手段に人力されたセ
レクト信号をそのまま出力することを特徴としている。

Ｆ０作用 拡張ユニットのメモリを選択するためのセレクト信号は
、動作状態とされた拡張ユニットにおいて上位ピントか
ら順に用いられ、残りのビットは上位側にシフトされて
拡張ユニットから出力されるため、機器本体から拡張ユ
ニットを見るときは各ブロックが互いに重複することな
く割り当てられ、拡張ユニット側では常に入力セレクト
信号の上位ビット側からメモリ選択が行われる。

Ｇ、実施例 第１図は本発明の一実施例を説明するためのブロック図
であり、本発明のメモリ拡張方式を変復調装置の拡張に
適用した具体例を示している。

この第１図において、電子機器本体としての変復調装置
本体１０は、アクセス可能な最大メモリ空間を複数ブロ
ックに分割して管理するマイクロプロセッサ１１を内蔵
している。このマイクロプロセッサ１１は、具体的には
例えば最大メモリ空間が５１２にバイトで、これを１２
８にバイト毎の４つのブロックに分割して管理するよう
にしている。マイクロプロセッサ１１のアドレスバス、
データバス及び制御信号バスより成る所謂システムバス
ＳＢには、所謂ＲＯＭ１２、ＲＡＭ１３、シリアルＩ１
０　（インターフェース）回路１４、パラレルＩ１０＜
インターフェース）回路１５等が接続されている。さら
に、通信用の変復調手段である所謂モデムが例えば２個
設けられており、これらは例えば２４００／４８００ｂ
ｐｓの高速用モデム１６と、３００ｂｐｓの低速用モデ
ム１７である。これのモデム１６．１７はマイクロプロ
セッサ１１により動作制御されるようになっており、例
えば高速用モデム１６には上記システムバスＳＢ及びシ
リアル１１０回路１４の一組の入出力端子が接続されて
いる。ＲＯＭ１２には少なくともマイクロプロセッサ１
１による各モデム１６．１７の動作プログラムやプロト
コル等が記憶されており、ＲＡＭ１３はバッファやワー
クエリア等として用いられる。各モデム１６．１７は、
それぞれリレー１８．１９を介して、網制御袋Ｗ（ネッ
トワークコントロールユニット）２０に接続されており
、この網制御装置２０から回線接続用の所謂モジュラコ
ネクタ２１を介して公衆通信回線（電話回線）に接続さ
れている。また、マイクロプロセッサ１１には、例えば
所謂Ｒ３−２３２Ｇ規格のシリアルインターフェース回
路２３が接続され、このインターフェース回路２３はＲ
５−２３２Ｃコネクタ２４を介して例えば通常のパーソ
ナルコンピュータ２５に接続されるようになっている。

また、上記マイクロプロセッサ１１のシステムバスＳＢ
の入出力端子と、シリアル１１０回路１４のもう一組の
入出力端子と、編制′４１１″Ａ置２０の入出力端子と
は、例えば６０ピンの拡張コネクタ２９にまとめられて
、拡張ユニット３０との接続に用いられる。ここで、こ
の拡張コネクタ２９には、上記マイクロプロセッサ１１
がアクセス可能な最大メモリ空間（５１２にパイ日を４
分割して得られたそれぞれ１２８にバイトの各ブロック
のうちで、本体側のメモリ　（上記ＲＯＭ１２及びＲＡ
Ｍ１３）用に割り当てられたブロック以外のブロックを
選択するためのセレクト信号の出力端子が少なくとも設
けられている。すなわち、ＲＯＭ１２及びＲＡＭ１３が
例えばそれぞれ６４にバイトずつ設けられている場合に
は、合計１２８にバイトとなって上記４分割されたブロ
ックの１ブロツクがこれに割り当てられることになるか
ら、残りの３ブロツクを選択するための３ビツトのセレ
クト信号（これらを順次ＳＳＩ、ＳＳ２、ＳＳ３とする
）の出力端子が設けられる。また、拡張コネクタ２９を
介し、上記システムハスＳＢのアドレス、データ及び制
御の各信号ＢＳが入出力されるとともに、上記シリアル
１１０回路１４のもう一組の入出力端子からの拡張モデ
ム用信号ＭＳが入出力されるようになっている。

次に拡張ユニット３０には、該ユニットを動作状態に切
換制御するための切換スイッチ３１と、他の通信制御用
プログラムやプロトコル等が記憶された拡張メモリ　（
ＲＯＭ）３２と、上記セレクト信号が入力され上記スイ
ッチ３１のオン・オフに応して上記拡張メモリ３２の動
作状態を制御するとともにセレクト信号を出力するセレ
クト信号入出力回路３３とが少なくとも設けられている
。

このセレクト信号入出力回路３３は、当該拡張ユニット
３０がスイッチ３１により動作状態に切換制御されたと
き、セレクト信号入出力回路３３に入力された上記セレ
クト信号の上位側ビットから順に用いて上記拡張メモリ
３２を選択して残りのピントのセレクト信号を上位側に
シフトさせて出力し、また、拡張ユニット３０が非動作
状態に切換制御されたときには、セレクト信号入出力回
路３３に入力されたセレクト信号をそのまま出力するよ
うな動作を行う。この他、拡張ユニット３０には、他の
通信規格のモデム等が設けられることもある。

次に、このような機器本体１０に対して複数の拡張ユニ
ット３０を接続した場合の具体例について、第２図を参
照しながら説明する。

この第２図において、変復調装置本体１０に対して４個
の拡張ユニッｌ−３０Ａ〜３０Ｄが順次接続されており
、少なくとも第３番目の拡張ユニット３０Ｃには、上記
２ブロック分２５６にバイトのメモリ３２Ｇ及び他の通
信規格のモデム２５Ｃが設けられているものとする。他
の拡張ユニット３０Ａ、３０Ｂ及び３０Ｄについては、
説明を簡略化するため、例えば１２８にバイト以下のメ
モＵ　３２　Ａ、３２Ｂ及び３２Ｄをそれぞれ有してい
るものとする。ここで、第１番目の拡張ユニット３０Ａ
及び第３番目の拡張ユニット３０Ｃの各切換スイッチ３
１Ａ及び３１Ｃがいずれもオンされてこれらの拡張ユニ
ッ）３０Ａ及び３０Ｃが動作状態とされ、他の拡張ユニ
ッ）３０Ｂ及び３０Ｄは非動作状態にあるものとする。

このとき、本体１０からの上記３ビツトのセレクト（ｉ
号ｓｓ１〜ＳＳ３は・第１番目の拡張ユニ・ノド３０Ａ
に供給され、この拡張ユニット３０Ａが動作状態にある
ことから、セレクト信号入出力回路３３Ａにより上位側
ビットのセレクト信号ＳＳ１がメモリ３２Ａの選択用に
使用され、残りのビットのセレクト信号ＳＳ２及び３３
３がそれぞれ上位側にシフトされて出力される。すなわ
ち、拡張ユニット３０Ａの３ビツトのセレクト信号出力
端子のうち、上位から第１、第２ビツト目にセレクト信
号ＳＳ２、ＳＳ３が割り当てられて出力され、次段の拡
張ユニット３０Ｂに送られる。この他、上記システムバ
スＳＢの各信号ＢＳや拡張モデム用信号ＭＳが、変復調
装置本体ＩＯと拡張ユニｙ　）　３０　Ａとの間で送受
されるとともに、この拡張ユニット３０Ａと次段の第２
番目の拡張ユニッ）３０Ｂとの間で送受される。この第
２番目の拡張ユニット３０Ｂは上記非動作状態にあるか
ら、上記各信号ＢＳ、ＳＳ及びＭＳはいずれもそのまま
の状態で通過して、さらに次段の第３番目の拡張ユニッ
ト３０Ｃとの間での送受が行われる。この拡張ユニット
３０Ｃは上記動作状態にあり、セレクト信号入出力回路
３３Ｃにより、人力されたセレクト信号の上位側ビット
から順にメモリ３２Ｃの選択用に使用される。この場合
、入力セレクト信号はＳＳ２及びＳＳ３の２ビツト分が
残されており、メモリ３２Ｃは２５６にバイ１と上記２
ブロック分必要であることより、これら２ビツト分の信
号ＳＳ２及びＳＳ３はいずれもメモリ３２Ｃの選択用に
用いられ、メモリ選択のための実質的なセレクト信号は
拡張ユニット３０Ｃから出力されなくなる。また、上記
拡張モデム用信号ＭＳは、拡張ユニット３０Ｃのモデム
３５Ｃとの間で有効に信号送受が行われるから、この拡
張ユニッｌ−３０Ｃより後の段との間での信号送受は行
われなくなる。すなわち、第４番目の拡張ユニット３０
Ｄに対しては、上記システムバスＳＢの信号ＢＳの送受
のみが有効に行われる。

ところで、上述のような機能を実現するためのセレクト
信号入出力回路３３の具体的構成例を、第３図及び第４
図を参照しながら説明する。これらの図において、第３
図は第２図の拡張ユニット３０Ａ、３０Ｂあるいは３０
Ｄ等に使用されるような１ブロック分以下のメモリを選
択するためのセレクト信号入出力回路を示し、第４図は
第２図の拡張ユニット３０Ｃのように２ブロック分のメ
モリを選択するためのセレクト信号入出力回路を示して
いる。

先ず第３図の例においては、上記動作・非動作切換用の
スイッチ３１を所謂り型フリップフロップ４２のデータ
入力端子りに接続しており、例えばこの端子りをプルア
ップ抵抗を介して＋ＶＣＣ電源に接続するとともにスイ
ッチ３１を介して接地している。このＤ型フリップフロ
ップ４２のクロック入力端子には上記変復調装置本体１
０からのリセット信号がリセット入力端子４１を介して
供給されており、フリップフロップ４２のＱ出力は・Ｏ
Ｒゲート４３に供給されている。上記３ビツト分のセレ
クト信号を入力するための３個のセレクト信号入力端子
５１．５２．５３は、例えば４個のセレクタが１チツプ
にまとめられたデータセレクタ４５のＢｏ　、Ｂ＋　、
Ｂｚ入力端子に接続されるとともに、最上位側のセレク
ト信号入力端子５１からの信号がＯＲゲート４３に供給
され、以下順次下位側のセレクト信号入力端子５２．５
３がデータセレクタ４５の上位側に１ビツトずつシフト
されたＡｏ、Ａ＋入力端子にそれぞれ接続されている。

またＡ２入力端子には、＋ｖｃｃ電源が接続されている
。なお、Ａ３及びＢ、入力端子は使用していない。この
データセレクタ４５は、選択制御端子Ｓに上記フリップ
フロップ４２のＱ出力が供給されており、このＱ出力が
“Ｈ”　（ハイレベル）のときＢ０〜Ｂ３端子側の信号
が選択され、またＬ″　（ローレベル）のときＡ。−Ａ
３端子側の信号が選択されて、Ｙ０〜Ｙ３端子から出力
されるものである。ここで、データセレクタ４５のＹｏ
、Ｙｌ及びＹ２端子からの出力信号は、それぞれ端子６
１．６２及び６３を介して拡張ユニットから出力され、
次の段の拡張ユニットに送られる。また、ＯＲゲート４
３からの出力は、上記メモリ３２の例えばイネーブル端
子に送られて該メモリ３２を動作状態とする。

このような構成において、この拡張ユニットの切換スイ
ッチ３１がオンされて動作状態が選択され、上記本体１
０側で電源投入あるいはリセットスイッチの操作等によ
り端子４１にリセット信号が供給されると、Ｄ型フリッ
プフロップ４２のＱ出力が″Ｌ１となる。従って、ＯＲ
ゲート４３はセレクト信号入力端子５１からのセレクト
信号を通過させ得る状態となり、データセレクタ４５は
へ〇〜Ａ、端子側の信号が選択されてＹ０〜Ｙ３端子か
ら出力されるように切り換えられる。すなわち、セレク
ト信号入力端子５１〜５３に供給される各信号のうちの
最上位側ピントはメモリ選択用にＯＲゲート４３に送ら
れるとともに、第２位ビット及び第３位ビットはそれぞ
れ１ビツトずつ上位側にシフトされてＹ。端子（端子６
１）及びＹ、端子（端子６２）から出力される。Ｙ２端
子（＠子６３）からは上記Ａ、端子の＋ｖｃＣ電源、す
なわち“Ｈ”信号が出力される。

これに対して、この拡張ユニットの切換スイッチ３１が
オフ状態のときは、Ｄ型フリップフロップ４２のＱ出力
力＜”Ｈ″であるから、ＯＲゲート４３は信号遮断状態
（常時“Ｈゝ出力力にあり、またデータセレクタ４５は
８０〜Ｂ３端子側の信号が選択されてＹ０〜Ｙ、＠子か
ら出力されるように切り換えられ、入力端子５１〜５３
からの各セレクト信号がそのまま出力端子６１〜６３に
送られる。

次に、モデムや２ブロック分の拡張メモリを有する拡張
ユニット内のセレクト信号入出力回路及びその周辺回路
の具体例を第４図に示す。

この第４図において、上記第３図の各部と対応する部分
には同一の指示符号を付している。この例においては、
２ブロック分のメモリを選択するために、２個のＯＲゲ
ート４３．４４を設けており、これらのＯＲゲート４３
．４４にはＤ型フリップフロップ４２のＱ出力がそれぞ
れ供給されるとともに、ＯＲゲート４３には入力端子５
１からの最上位ビットのセレクト信号が、またＯＲゲー
ト４４には入力端子５２からの第２位ビットのセレクト
信号が、それぞれ供給されている。各入力端子５１〜５
３からのセレクト信号は、データセレクタ４５のＢ０〜
Ｂ２入力端子に供給されるとともに、入力端子５３から
第３位ピントのセレクト信号が２ビツト上位側にシフト
されてＡ０入力端子に供給されている。また、データセ
レクタ４５のＡ＋　、Ａ、２端子は、＋ＶＣＣ電源に接
続されている。

さらに、拡張モデム３５に対して上記拡張モデム用信号
ＭＳを送受するために、２個のＯＲゲート４６．４７及
び２個のデータセレクタ４８．４９を用いている。すな
わち、拡張ユニットのコネクタ端子のうちの上記拡張モ
デム用信号ＭＳの送受用には、本体側との接続用及びさ
らに拡張するためにそれぞれ７個ずつの端子５４〜６０
及び端子６４〜７０が設けられている。これらの端子の
うち、端子５４．６４は伝送データＴＸＤ用、端子５５
．６５は送信要求信号罰〒下用、端子５６．６６は受信
データＲＸＤ用、端子５７．６７は送信要求に対する応
答信号で〒ゴ用、端子５８．６８は受信可能状態を示す
指示信号ＤＣＤ用、端子５９．６９は送信クロックＴＸ
Ｃ用、端子６０．７０は送信クロックＲＸＣ用、にそれ
ぞれ割り当てられている。これらのうち、端子５４及び
５５からの各人力ＴＸＤ及び■〒１は、端子６４及び６
５にそれぞれ送られるとともに、上記り型フリップフロ
ップ４２のＱ出力によりゲート制御されるＯＲゲート４
６及び４７を介して、拡張モデム３５のそれぞれ対応す
る端子に供給されている。

また、端子６６〜６９は、データセレクタ４８の８０〜
Ｂ３端子に接続され、このデータセレクタ４８のＹ０〜
Ｙ３端子が端子５６〜５９に接続されている。拡張モデ
ム３５のＲＸＤ、、ＣＴＳ、ＤＣＤ、ＴＸＣ用の各端子
は、データセレクタ４８のＡ０〜Ａ３端子に接続されて
いる。さらに、データセレクタ４９のＡ０端子には拡張
モデム３５のＲＸＣ用の端子が、Ｂ０端子には端子７０
がそれぞれ接続され、このデータセレクタ４９のＹ。

端子が端子６０に接続されている。なお、これらのデー
タセレクタ４８．４９も上記り型フリップフロップ４２
のＱ出力により切換制御されるものである。

このような構成において、この拡張ユニットの切換スイ
ッチ３１がオンされて動作状態が選択されると、フリッ
プフロップ４２のＱ出力が“Ｌ”となり、ＯＲゲート４
３及び４４はセレクト信号入力端子５１．５２からのセ
レクト信号を通過させ得る状態となり、データセレクタ
４５はへ〇〜Ａ３端子側の信号が選択されてＹ。−Ｙ、
端子から出力されるように切り換えられる。すなわち、
セレクト信号入力端子５１〜５３に供給される各信号の
うちの最上位及び第２位ビットはメモリ選択用にＯＲゲ
ート４３及び４４に送られるとともに、第３位ビットは
２ビツトだけ上位側にシフトされてＹ。端子（端子６１
）から出力される。データセレクタ４５のＹｌ及びＹ２
端子（端子６２及び６３）からは上記Ａ１及びＡ２端子
の＋ｖｃｃ電源、すなわち“Ｈ″信号出力される。また
、ゲート４６．４７がそれぞれ導通状態となるとともに
、データセレクタ４８．４９はいずれもＡ端子側に切換
接続されるから、上記拡張モデム用の各端子５４〜６０
は、拡張モデム３５のそれぞれ対応する各端子に接続さ
れる。

これに対して、この拡張ユニットの切換スイッチ３１が
オフ状態のときは、Ｄ型フリップフロ。

ブ４２のＱ出力が“■（”であるから、ＯＲゲート４３
．４４ば信号遮断状態（常時“Ｈ”出力）にあり、また
データセレクタ４５は８０〜Ｂ３端子側の信号が選択さ
れてＹ０〜Ｙ３端子から出力されるように切り換えられ
、入力端子５１〜５３からの各セレクト信号がそのまま
出力端子６１〜６３に送られる。同様に、ゲート４６．
４７が信号遮断状態となりデータセレクタ４８．４９は
いずれもＢ端子側が選択されるため、各端子５４〜６０
はそれぞれ各端子６４〜７０に接続される。

以上のような構成の各拡張ユニットの具体例として、例
えば、全２重の１２００ｂｐｓの拡張モデム３５と、動
作プログラム及びプロトコル等が記憶されたＲＯＭ３２
とを備えたものを上記本体１０に接続することによって
、この拡張ユニット内のＲＯＭ３２を使用して、拡張ユ
ニット内の拡張モデム３５と上記本体１０内の３００ｂ
ｐｓのモデム１７とを使うことができる。

また、本体１０とは異なるプロトコルのＲＯＭ３２のみ
を存する拡張ユニットを接続して、本体１０内のモデム
１７や１６等を動作させることも可能である。

なお本発明は、上記実施例のみに限定されるものではな
く、例えばマイクロプロセッサがアクセス可能な最大メ
モリ空間や、分割する１ブロツクの容量及びブロック数
等は任意に設定できる。また、セレクト信号の各ビット
の上位、下位は相対的なものであり、拡張メモリを選択
する毎に所定のビット方向にシフトさせればよい、さら
に、機器本体は、変復調装置本体１０に限定されず、通
常のパーソナルコンピュータや、マイクロプロセッサを
用いた各種電子機器等のメモリ拡張に容易に適用でき、
また、拡張ユニット内のメモリにはＲＡＭのみを用いる
ようにしてもよい。この他、本発明の要旨を逸脱しない
範囲において種々の変更が可能であることは勿論である
。

Ｈ０発明の効果 本発明のメモリ拡張方式によれば、本体側から拡張ユニ
ットを見るとき、選択されて動作状態にあるユニットが
互いに重複することなくメモリ空間内の各ブロックに割
り当てられ、拡張ユニット側では常にセレクト信号の上
位側からメモリ選択が行われるため、簡単な構成で済む
。また、原理的には無限に多くの拡張ユニットを機器本
体に対して接続することができる。

【図面の簡単な説明】

第１図は本発明に係るメモリ拡張方式の一実施例を説明
するためのブロック図、第２図は該実施例の動作を説明
するためのブロック図、第３図はセレクト信号入出力回
路及びその周辺回路の一具体例を示すブロック回路図、
第４図はセレクト信号入出力回路及びその周辺回路の他
の具体例を示すブロック回路図である。 １０・・・変復調装置本体 １１・・・マイクロプロセッサ １２・・・ＲＯＭ １３・・・ＲＡＭ １４・・・シリアルインターフェース回路１５・・・パ
ラレルインターフェース回路１６．１７・・・モデム ２９・・・拡張コネクタ ３０・・・拡張ユニット ３１・・・切換スイッチ ３２・・・拡張メモリ

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサを内蔵して成る機器本体に対して少
   なくともメモリを内蔵する複数の拡張ユニットを接続し
   てメモリ拡張を行うメモリ拡張方式において、 上記機器本体は、アクセス可能な最大メモリ空間を複数
   ブロックに分割して管理するマイクロプロセッサと、該
   マイクロプロセッサの動作プログラムが少なくとも記憶
   された本体側メモリと、上記マイクロプロセッサのシス
   テムバスの入出力端子及び上記最大メモリ空間のうちの
   上記本体側メモリに対応する上記ブロック以外のブロッ
   クを選択するためのセレクト信号の出力端子を有する拡
   張コネクタとを少なくとも備え、 上記拡張ユニットは、該拡張ユニットを動作状態と非動
   作状態との間で選択的に切換制御する切換スイッチと、
   拡張メモリと、上記セレクト信号が入力され上記切換ス
   イッチのオン・オフに応じて上記拡張メモリの動作状態
   を制御するとともにセレクト信号を出力するセレクト信
   号入出力手段とを少なくとも備え、 上記拡張ユニットが動作状態に切換制御されたとき、上
   記セレクト信号入出力手段に入力された上記セレクト信
   号の上位側ビットから順に用いて上記拡張メモリを選択
   し、残りのビットのセレクト信号を上位側にシフトさせ
   て出力し、 上記拡張ユニットが非動作状態に切換制御されたときに
   は、上記セレクト信号入出力手段に入力されたセレクト
   信号をそのまま出力することを特徴とするメモリ拡張方
   式。