JPS63195685A - 汎用符号生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、暗号化装置の汎用符号生成装置として利用す
るに適する。特に、ディジタル暗号化において自由度の
高い符号を生成することのできる汎用符号生成装置に関
する。

〔概要〕

本発明は暗号化装置の汎用符号生成装置において、 多数種の符号生成単位回路および記憶器を設け、所望の
構成の符号生成コマンドに従ってこの符号生成単位回路
を選択し、中間結果を記憶器に格納して順次符号を処理
してゆく構成とすることにより、 所望の符号生成手順に従って自由度の高い符号を生成で
きるようにしたものである。

〔従来の技術〕

第３図は従来例の汎用符号生成装置のブロック構成図で
ある。

第４図は他の従来例の汎用符号生成装置のブロック構成
図である。

一般にディジタル暗号は暗号化したい２値信号と２値乱
数との排他的論理和をとることによって生成する。した
がってディジタル暗号を生成するには符号の生成装置が
必要である。

従来汎用符号生成装置は、この装置を構成するハードウ
ェアの接続により符号生成手順を固定されざるを得なか
った。

たとえば二つのシフトレジスタ系列にそれぞれ転置を施
し、両者の排他的論理和をもって符号とする場合は第３
図に示す回路構成となる。これを排他的論理和でなく乗
算にしたいときには新たに第４図に示す回路に構成し直
さなければならなかた。

〔発明が解決しようとする問題点〕

しかし、このような従来例の汎用符号生成装置では、生
成する符号の自由度は高々符号生成手順を構成する各単
位回路（たとえばシフトレジスタ回路、ラテン方陣回路
、転置回路など）のパラメータ（たとえば、シフトレジ
スタの段数、初期値、係数など）にとどまっており、一
つの符号生成装置では一定の符号生成手順による類偵し
た性質の符号しか生成できない欠点があった。

本発明は上記の欠点を解決するもので、所望の構成の符
号生成コマンドに従った符号生成を行うことができ、自
由度の高い符号が得られ、かつディジタル暗号化を効率
的に行うことができる汎用符号生成装置を提供すること
を目的とする。

〔問題点を解決するための手段〕

本発明は、上位計算機から符号生成コマンドを入力し、
生成された符号をこの上位計算機に与えるデータ送受信
器と、この符号生成コマンドに従って符号処理を行う符
号生成回路を含む符号処理器とを備えた汎用符号生成装
置において、上記データ送受信器から符号生成コマンド
を入力し、格納する記憶器を備え、上記符号処理器は、
複数種類の符号生成単位回路を含み、また上記記憶器に
格納された符号生成コマンドに従って上記記憶器および
上記符号処理器を制御して上記符号生成単位回路を選択
し、中間処理結果を上記記憶器に格納して順次符号処理
を行い、最終処理結果を上記記憶器に格納し、上記生成
された符号として上記データ送受信器に与えるプログラ
ム制御器を備えたことを特徴とする。

〔作用〕

上位計算機からデータ送受信器を経由して入力した符号
生成コマンドを記憶器に格納する。この格納された符号
生成コマンドに従って制御器で記憶器および符号処理器
を制御し、複数種類の符号生成単位回路を組み合わせ、
中間処理結果を記憶器に格納して順次符号処理を行い、
最終処理結果を記憶器に格納する。さらに記憶器からデ
ータ送受信器を経由して上位計算機に生成された符号と
して与える。以上の動作により所望の構成の符号生成コ
マンドに従った符号生成を行うことができ、自由度の高
い符号が得られ、かつディジタル暗号化を効率的に行う
ことができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例汎用符号生成装置のブロック構成図
である。第１図において、汎用符号生成装置は、図外の
上位計算機に接続され、上位計算機で作成された符号生
成コマンドを入力し生成された符号を上位計算機に出力
するデータ送受信器ｌと、データ送受信器１に接続され
符号生成コマンドを格納する記憶器２と、記憶器２に接
続され、任意の係数、次数、初期値のシフトレジスタ系
列を発生するシフトレジスタ回路５、任意のビット数単
位に任意パターンのビット転置を行う転置回路６、任意
の次数および方陣のラテン方陣により変換を行うラテン
方陣回路７、任意の係数の線形変換を行う線形変換回路
８、任意の係数を持つ多項式の乗算を行う乗算回路９、
任意の係数を持つ多項式の除算を行う除算回路１０、排
他的論理和回路１１、論理積回路１２、論理和回路１３
、論理否定回路１４および減算回路１５を含む符号処理
器３とを備える。

また、汎用符号生成装置は、データ送受信器１、記憶器
２および符号処理器３を制御し、符号生成コマンドに従
って、シフトレジスタ回路５〜減算回路１５の組み合わ
せを行い、中間処理結果を記憶器２に格納し、順次符号
処理を行って最終処理結果を記憶器２に格納し、格納さ
れた最終処理結果を生成された符号としてデータ送受信
器１を経由して上位計算機に送出する制御を行う制御器
４を備える。

このような構成の汎用符号生成装置の動作について説明
する。

第１図において、まずオペレータは上位計算機上におい
て所望の符号生成手順に従った符号生成コマンドを作成
する。そのコマンドは汎用符号生成装置へ転送されデー
タ送受信器１を通して記憶器２へ格納される。制御器４
は記憶器２に格納されている符号生成コマンドに従って
符号処理器３内のシフトレジスタ回路５〜減算回路１５
を駆動し、記憶器２に生成した符号を格納したり、記憶
器２内の中間結果に処理を施し再び記憶器２へ格納する
といった手順を踏んで、符号生成コマンドによって指定
された符号を生成しデータ送受信器１を通して上位計算
機へ転送する。転送された符号は上位計算機上で評価、
収録などが行われる。

第２図は本発明の汎用符号生成装置の動作を示すフロー
チャートである。第２図において、上位計算機から転送
された符号生成コマンドをデータ送受信器ｌを経由して
記憶器２に格納する（■）。

次に、上位計算機から転送された暗号化したい２植体号
および２値乱数をデータ送受信器１を経由して記憶器２
に格納する（■）。制御器４は記憶器２に格納され符号
生成コマンドを読み出し、この符号生成コマンドに基づ
いて符号処理の制御を行う（■）。すなわち、記憶器２
に格納された暗号化したい２植体号を所定ビット数読み
出しく■）、暗号化したい２植体号があるときには（■
）、読み出した暗号化したい２植体号をシフトレジスタ
回路５に入力し、その出力を記憶器２に格納する（■）
。記憶器２に格納されたこの暗号化したい２植体号のシ
フトレジスタ回路５の出力を読み出して転置回路６に入
力し転置を行い、この出力を記憶器２に格納する（■）
。記憶器２に格納されたこの暗号化したい２植体号の転
置回路６の出力を読み出して排他的論理和回路１１の一
方の入力に与える（■）。記憶器２に格納された２値乱
数を所定ビット数読み出しシフトレジスタ回路５に入力
し、この出力を記憶器２に格納する（■）。記憶器２に
格納されたこの２値乱数のシフトレジスタ回路５の出力
を読み出し転置回路６に入力し、転置を行いこの出力を
記憶器２に格納する（［相］）。

記憶器２に格納されたこの２値乱数の転置回路６の出力
を読み出し排他的論理和回路１１の他の入力に与える（
０）。排他的論理和回路１１は一方の入力に与えられた
暗号化したい２植体号の転置回路６の出力と他方の入力
に与えられた２値乱数の転置回路６の出力との排他的論
理和をとる。この排他的論理和回路１１の出力を記憶器
２に格納する（■）。記憶器２から暗号化したい２植体
号を所定ビット数読み出す（■）。暗号化したい２植体
号があれば（■）、上記の動作を繰り返す。暗号化した
い２植体号がなければ（■）、記憶器２に格納された排
他的論理和回路１１の出力を読み出しデータ送受信農工
を経由して上位計算機に転送する（０）。

〔発明の効果〕

以上説明したように、本発明は、自由に構成された符号
生成コマンドに従って符号生成を行うことができ、自由
度の高い符号が得られ、かつディジタル暗号化を効率的
に実施できる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例汎用符号生成装置のブロック構
成図。 第２図は本発明の汎用符号生成装置の動作を示すフロー
チャート。 第３図は従来例の汎用符号生成装置のプロソク構成図。 第４図は他の従来例の汎用符号生成装置のブロック構成
図。 ｌ・・・データ送受信器、２・・・記憶器、３・・・符
号処理器、４・・・制御器、５．２１．２２．３１．３
２・・・シフトレジスタ回路、６．２３．２４．３３．
３４・・・転置回路、７・・・ラテン方陣回路、８・・
・線形変換回路、９．３５・・・乗算回路、１０・・・
除算回路、１１．２５・・・排他的論理和回路、１２・
・・論理積回路、１３・・・論理和回路、１４・・・論
理否定回路、１５・・・減算回路。

Claims (1)

【特許請求の範囲】
1. （１）上位計算機から符号生成コマンドを入力し、生成
   された符号をこの上位計算機に与えるデータ送受信器と
   、 この符号生成コマンドに従って符号処理を行う符号生成
   回路を含む符号処理器と を備えた汎用符号生成装置において、 上記データ送受信器から符号生成コマンドを入力し、格
   納する記憶器 を備え、 上記符号処理器は、複数種類の符号生成単位回路を含み
   、 また上記記憶器に格納された符号生成コマンドに従って
   上記記憶器および上記符号処理器を制御して上記符号生
   成単位回路を選択し、中間処理結果を上記記憶器に格納
   して順次符号処理を行い、最終処理結果を上記記憶器に
   格納し、上記生成された符号として上記データ送受信器
   に与えるプログラム制御器 を備えたことを特徴とする汎用符号生成装置。