JPS63195452U - - Google Patents

Info

Publication number
JPS63195452U
JPS63195452U JP8588687U JP8588687U JPS63195452U JP S63195452 U JPS63195452 U JP S63195452U JP 8588687 U JP8588687 U JP 8588687U JP 8588687 U JP8588687 U JP 8588687U JP S63195452 U JPS63195452 U JP S63195452U
Authority
JP
Japan
Prior art keywords
address
frame memory
block
conversion means
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8588687U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8588687U priority Critical patent/JPS63195452U/ja
Publication of JPS63195452U publication Critical patent/JPS63195452U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Description

【図面の簡単な説明】
第１図は本実施例のフレームメモリ制御装置の
回路ブロツク図、第２図は本実施例のフレームメ
モリを含むシステムブロツク図、第３図ａ〜ｄは
フレームメモリのワード領域を説明する構成図、
第４図はバレルシフタの構成を示す説明図、第５
図はＲＡＭの構成を説明する説明図、第６図はＲ
ＡＭのアクセス領域説明図、第７図はマルチプレ
クサのデータ入出力を示す構成図、第８図はマル
チプレクサのセレクト状態を説明する説明図、第
９図はＸＰ４が“０”の時の本実施例のフレーム
メモリ制御装置のデータ書込みのタイムチヤート
、第１０図はＸＰ４が“１”の時の本実施例のフ
レームメモリ制御装置のデータ書込みのタイムチ
ヤート、第１１図、第１３図はＸＰ４が“０”の
時のデータ読出しのタイムチヤート、第１２図、
第１４図はＸＰ４が“１”の時のデータ読出しの
タイムチヤート、第１５図はＸＰ４が“０”の時
の１ワード書換えのタイムチヤート、第１６図は
ＸＰ４が“１”の時の１ワード書換えのタイムチ
ヤート、第１７図はＸＰ４が“０”の時の連続２
ワードクリアのタイムチヤート、第１８図はＸＰ
４が“１”の時の連続２ワードクリアのタイムチ
ヤート、第１９図ａ〜ｃは従来のフレームメモリ
データを書込み又は読出す場合のアドレスアクセ
ス方法を説明する図である。 １…ホストコンピユータ、２…インタフエース
部、２ｂ…コントローラ、２ｃ…ＣＧ、２ｄ…文
字処理回路、２ｇ…フレームメモリ部、５，６…
ＲＡＭ、７，８…合成回路、９…セレクタ、１０
…制御回路、１１…マルチプレクサ、１２…カウ
ンタ、１３…書込みデータラツチ、１４…バレル
シフタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 演算処理装置により処理される画像データを書
    込み読出し可能なビツトマツプ形式のフレームメ
    モリの制御装置において、 演算処理装置のデータ処理単位に基づき記憶領
    域がブロツク化されたフレームメモリと、前記ブ
    ロツク単位で前記フレームメモリの領域を指定す
    るアドレス手段と、該アドレス手段により指定さ
    れたブロツクのアドレスと該ブロツクに隣接する
    ブロツクのアドレスを出力するアドレス変換手段
    と、前記隣接するブロツクにまたがつて書込まれ
    る１ブロツク分（１ワード）の画像データを２ブ
    ロツク分（２ワード）のデータに変換するデータ
    変換手段と、該データ変換手段により作成された
    画像データを前記アドレス変換手段の出力により
    指示されるブロツクエリアに書込む書込み手段と
    を有することを特徴とするフレームメモリ制御装
    置。
JP8588687U 1987-06-02 1987-06-02 Pending JPS63195452U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8588687U JPS63195452U (ja) 1987-06-02 1987-06-02

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8588687U JPS63195452U (ja) 1987-06-02 1987-06-02

Publications (1)

Publication Number Publication Date
JPS63195452U true JPS63195452U (ja) 1988-12-15

Family

ID=30941698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8588687U Pending JPS63195452U (ja) 1987-06-02 1987-06-02

Country Status (1)

Country Link
JP (1) JPS63195452U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062544A (ja) * 1973-10-04 1975-05-28
JPS62103893A (ja) * 1985-10-30 1987-05-14 Toshiba Corp 半導体メモリ及び半導体メモリシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062544A (ja) * 1973-10-04 1975-05-28
JPS62103893A (ja) * 1985-10-30 1987-05-14 Toshiba Corp 半導体メモリ及び半導体メモリシステム

Similar Documents

Publication Publication Date Title
JPH0390351U (ja)
JPS63195452U (ja)
JP2502530B2 (ja) 印字装置
JPS6243694A (ja) レイアウト表示方式
JPS59160170A (ja) 画像表示装置
JPS63170691A (ja) 簡易型表示装置
JPS61288560A (ja) ハ−ドコピ−インタフエイス用画面記憶メモリ
JPH03209574A (ja) 画像ファイル装置
JPS617769A (ja) イメ−ジメモリ書き込み制御方式
JPS61157955A (ja) タグ制御方式
JPS62169858U (ja)
JPS6142589U (ja) 画像メモリ用アドレス変換装置
JPS6297048A (ja) インタ−フエイス回路
JPH022751U (ja)
JPS59119389A (ja) 図形表示装置
JPH02302877A (ja) Ｃａｄ装置間のデータ変換方法および装置
JPS6361061U (ja)
JPS5991486A (ja) デイスプレイ装置
JPS63199357U (ja)
JPS62293288A (ja) 文字パタ−ン転送方式
JPH0322472U (ja)
JPS6011891A (ja) 表示装置制御方式
JPH01116838U (ja)
JPS61109092A (ja) 記憶制御方式
JPH0217349U (ja)