JPS6319042A - 命令先取り方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高速処理を要求される計算機の命令先取り
方法に関するものである。

〔従来の技術〕

第２図は従来の命令先取り方法を説明するためのもので
あり１図において（１）は単語長命令及び倍語長命令の
組合せからなるプログラムが格納された主記憶部、（２
）は次に実行すべき命令が格納された主記憶部（］）の
アドレスを保持する命令アドレスレジスタ１３１Ｕ命令
アドレスレジスタ（２）に保持されたアドレスに従って
主記憶部（１１から読み出された命令を保持するレジス
タ、　（４１ｉ命令レジスタ（３）に保持されている命
令を解読する命令解読部、（５）は命令解読部（４）の
指令により命令を実行する中央処理装置である。

次に動作について説明する。中央処理装置部（５）が命
令解読部（４）の指令で命令全実行している間に。

命令アドレスレジスタ（２）の内容は３命令解読部（４
）の指令で次に実行すべき命令のアドレスに更新され、
そのアドレスに従って主記憶部（１）から読み出された
次に実行すべき命令が命令レジスタ（３）に保持される
。中央処理装置（５）が現在実行中の命令の処理が終了
した時点で命令解読部（４）は命令レジスタ（３）に保
持されている命令を解読し、中央処理装置（５）に次の
命令の指令を与える。この様にして次々と主記憶部（１
）に格納されたプログラムが中央処理装置（５）で処理
される。第３図は主記憶部（１）に格納される命令の一
例を示すものである。

〔発明が解決しようとする問題点〕

上記のような従来の命令先取り方法では、単語長命令の
みでプログラムが構成されている場合は常に次に実行す
べき命令が読み出されているが。

倍語長命令が混在するプログラムの場合は１倍語長命令
の２語目が読み出されてなく、中央処理装置が命令を実
行する前に２語目の命令を読み出す必要があり１倍語長
命令の実行時間が遅くなるという問題点があった。

この発明は、かかる問題点を解決するためになされたも
のであり、単語長命令でも１倍語長命令でも常に命令先
取りがなされている命令先取り方法を得ることを目的と
する。

〔実施例〕

第１図は、この発明の一実施例を示すためのものであり
１図において、　＋２１．　（４１，＋５１は上記従来
の構成と全く同一のものであり、　　（１ａ）　　は単
語長命令及び倍語長命令の組合せからなるプログラムが
格納された主記憶部の偶数アドレスに対応する部分、　
　（１ｂ）　　Ｕ上記主記憶部の奇数アドレスに対応す
る部分、　　（３ａ）　　は読み出された命令の上位語
を保持する上位命令レジスタ、　　（５ｂ）は読み出さ
れた命令の下位語を保持する下位命令レジスタ。

（６ａ）は命令アドレスレジスタ（２）の値が偶数か奇
数かにより次に実行すべき命令の上位語を選択し上位命
令レジスタ（３ａ）に倍語長命令の上位部分を与えるセ
レクタ、　　（６ｂ’）　　ｉｊ命令アドレスレジスタ
（２）の値が偶数か奇数かにより次に実行すべき命令の
下位語を選択し下位命令レジスタ（３ｂ）に倍語長命令
の下位語を与えるセレクタ１７）Ｕ命令アドレスレジス
タ（２）の値が偶数か奇数かＶＣより主記憶部の偶数ア
ドレス部（１ａ）に与えるアドレスに１あるいは０を加
算する加算器である。

第４図は、この発明における主記憶部（１ａ）〜（１ｂ
）の−構成例を示すものであり、第３図の従来の主記憶
部を奇数アドレス部と偶数アドレス部の２つに分割し、
奇数アドレス部（１ｂ）には命令２ａ＋命令３．命令４
ｂの順に第３図の主記憶部の奇数アドレスの内容が順に
格納され、偶数アドレス（１ａ）には、命令１．命令２
ａ＋命令４ａ　　の順に第３図の主記憶部の偶数アドレ
スの内容が順に格納される。このような構成にすること
により偶数アドレスから始まる連続した２語の命令を同
時に読み出すことができる。

次に動作について説明する。単語長命令の処理について
は従来の命令先取り方法と同様であるが。

本発明による命令先取り方法では、主記憶部（Ｉａ）、
　（Ｉｂ）同時に２語の命令が読み出されるためセレク
タ（６ａ）　　ｔｒｉ命令アドレスレジスタの値が奇数
であれば奇数アドレス部からのアドレス命令を選択し、
偶数であれば偶数アドレス部からの読み出し命令を選択
し上位命令レジスタ（３ａ）に送る。

セレクタ（６ｂ）は命令アドレスレジスタ（２）の値が
奇数であれば偶数アドレス部（１ａ）　　からの読み出
し命令を選択し、逆に偶数であれば奇数アドレス部（１
ｂ）からの読み出し命令を選択し下位命令レジスタ（３
ｂ）に送る。主記憶部の奇数アドレス部（ｉ　ｂ”）　
　のアドレスは命令アドレスレジスタ（２）の最下位ビ
ットを除いたアドレスを与える。主記憶部の偶数アドレ
ス部（１ａ）のアドレスは命令アドレスレジスタ（２）
の値が奇数であれば命令アドレスレジスタ（２）の最下
位ビットを除いたアドレスに１加算したアドレスを、ま
た命令アドレスレジスタ（２）の値が偶数であれば命令
アドレスレジスタ（２１の最下位ビラトラ除いたアドレ
スに何も加算しない（０を加算する）アドレスを与える
。命令解読部（４）ハ上位命令レジスタ（３ａ）に取り
込まれている命令が単語長か倍語長かを解読し中央処理
装置部（５）に指令を出し、中央処理装置部（５）は次
に実行する命令のアドレスを命令アドレスレジスタ（２
）に送る。以上のような処理を繰り返すことにより常に
上位命令レジスタ（３ａ）には次に実行すべき命令が取
り込まれていることになる。

この発明による命令先取り方法は３以上のような方法で
あるので、単語長命令と倍語長命令の組合せからなるプ
ログラムを処理する場合、常に次に実行すべき命令が先
取りされているため、命令読み出し時間を削減すること
ができる。

〔発明の効果〕

以上のように、この発明による命令先取り方法では、単
語長命令でも倍語長命令でも常に命令先取りがなされて
おり、プログラムを高速に処理できる利点がある。

【図面の簡単な説明】

第１図は本発明による命令先取り方法全説明するための
図、第２図は従来の命令先取り方法を説明するための図
、第３図は従来の命令先取り方法で使用されている主記
憶部を説明するための図・第４図は本発明の命令先取り
方法で使用される主記憶部の一実施例を説明するための
図である。図中、（１）は主記憶部、（２）は命令アド
レスレジスタ。 （３）ハ命令レジスタ、（４）は命令解読部・（５）は
中央処理装置部、（６）は主記憶部からの読み出し命令
全選択するセレクタ、（７）は加算器でおる。なお１図
中。 同一あるいは相当部分には同一符号を付して示しである
。

Claims (1)

【特許請求の範囲】
1. 主記憶部に格納された単語長命令及び倍語長命令の組合
   せからなるプログラムが、命令アドレスレジスタの指定
   するアドレスに従つて読み出され、命令レジスタに保持
   され、解読実行される計算機の命令読み出し方法におい
   て、主記憶部を偶数アドレス部、奇数アドレス部の２つ
   に分割し、命令アドレスレジスタの値が偶数か奇数かに
   より次に実行すべき命令を上記主記憶部から選択するセ
   レクタと、偶数アドレス部あるいは奇数アドレス部に与
   えるアドレスを命令アドレスレジスタの値が偶数か奇数
   かにより１加算する加算器と、上記セレクタにより選択
   された次に実行すべき命令を保持する２個の命令レジス
   タとを有し、中央処理装置が命令の解読実行をしている
   間に、主記憶部から偶数アドレスと奇数アドレスを同時
   に上記命令レジスタに読み出しておくことにより、次に
   実行すべき命令が常に先に読み出されていることを特徴
   とする命令先取り方法。