JPS6318655A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6318655A JPS6318655A JP61162130A JP16213086A JPS6318655A JP S6318655 A JPS6318655 A JP S6318655A JP 61162130 A JP61162130 A JP 61162130A JP 16213086 A JP16213086 A JP 16213086A JP S6318655 A JPS6318655 A JP S6318655A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- nucleation
- silicon nitride
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000013078 crystal Substances 0.000 claims abstract description 53
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 238000010899 nucleation Methods 0.000 claims description 78
- 230000006911 nucleation Effects 0.000 claims description 78
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 36
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 20
- 150000002500 ions Chemical class 0.000 abstract description 14
- 239000012535 impurity Substances 0.000 abstract description 8
- 238000000059 patterning Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 73
- 239000000463 material Substances 0.000 description 52
- 238000000151 deposition Methods 0.000 description 45
- 239000000758 substrate Substances 0.000 description 41
- 230000008021 deposition Effects 0.000 description 39
- 238000000034 method Methods 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 229910052681 coesite Inorganic materials 0.000 description 18
- 229910052906 cristobalite Inorganic materials 0.000 description 18
- 229910052682 stishovite Inorganic materials 0.000 description 18
- 229910052905 tridymite Inorganic materials 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 239000010408 film Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000002109 crystal growth method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は絶縁ゲート型トランジスタを有する半導体装８
に係り、特に絶縁ゲート型トランジスタが絶縁物表面上
に形成された半導体装置に関する。
に係り、特に絶縁ゲート型トランジスタが絶縁物表面上
に形成された半導体装置に関する。
［従来技術およびその問題点］
絶縁物基板上に単結晶シリコンを形成して集積回路を構
成した集積回路装置は、′８生容量が少ないために、シ
リコン基板上に形成した集積回路に比較して高速動作が
可能となる。また、相補性ＭＯＳ （Ｃ−ＭＯＳ）集積
回路を構成しても、寄生バイポーラトランジスタによっ
てサイリスタが構成されることがないために、ラッチア
ー、ブ現象を起こす可能性が全くない等の利点を有して
いる。
成した集積回路装置は、′８生容量が少ないために、シ
リコン基板上に形成した集積回路に比較して高速動作が
可能となる。また、相補性ＭＯＳ （Ｃ−ＭＯＳ）集積
回路を構成しても、寄生バイポーラトランジスタによっ
てサイリスタが構成されることがないために、ラッチア
ー、ブ現象を起こす可能性が全くない等の利点を有して
いる。
このような集積回路装置に使用される絶縁物基板として
は、従来よりサファイア基板が使用されていた。
は、従来よりサファイア基板が使用されていた。
しかしながら、サファイア基板は、シリコン基板に比べ
て非常に高価格であり、限られた集積回路にしか応用で
きなかった。
て非常に高価格であり、限られた集積回路にしか応用で
きなかった。
また、近年になって、シリコン基板を絶縁物で覆い、そ
の上に多結晶シリコン薄膜を形成した後、レーザビーム
等によって溶解再結晶化させて単結晶薄膜を形成する方
法や、シリコン基板中に酸素イオンを打込み、絶縁層を
シリコン基板内に形成して、絶縁層上に単結晶シリコン
層が存在する構造を得る方法等が提案されている。
の上に多結晶シリコン薄膜を形成した後、レーザビーム
等によって溶解再結晶化させて単結晶薄膜を形成する方
法や、シリコン基板中に酸素イオンを打込み、絶縁層を
シリコン基板内に形成して、絶縁層上に単結晶シリコン
層が存在する構造を得る方法等が提案されている。
しかしながら、いずれの方法にしても、レーザビームに
よる多結晶シリコンの溶融工程や、イオン打込み装置に
よる高ドーズのイオン打込み工程といった非常に生産効
率の低い工程を必要とする。このために集積回路装置と
して低コスト化が困難となり、また良質の単結晶シリコ
ン膜が得にくいために高性濠の集積回路を構成できない
という問題点を有していた。
よる多結晶シリコンの溶融工程や、イオン打込み装置に
よる高ドーズのイオン打込み工程といった非常に生産効
率の低い工程を必要とする。このために集積回路装置と
して低コスト化が困難となり、また良質の単結晶シリコ
ン膜が得にくいために高性濠の集積回路を構成できない
という問題点を有していた。
［問題点を解決するだめの手段］
本発明による半導体装こは、
絶縁ゲート型トランジスタを有する半導体装置において
、 前記絶縁ゲート型トランジスタは、少なくとも表面が絶
縁材料から成る絶縁材料面の上に形成されており、 かつ、該絶縁ゲート型トランジスタを構成する単結晶層
は、前記絶縁材料の面上に、該絶縁材料より核形成密度
が十分大きく、かつ単一の核だけが成長する程度に十分
微細な核形成ベースが設けられ、１該核形成ベースに成
長した単一の核から成長して形成されたことを特徴とす
る。
、 前記絶縁ゲート型トランジスタは、少なくとも表面が絶
縁材料から成る絶縁材料面の上に形成されており、 かつ、該絶縁ゲート型トランジスタを構成する単結晶層
は、前記絶縁材料の面上に、該絶縁材料より核形成密度
が十分大きく、かつ単一の核だけが成長する程度に十分
微細な核形成ベースが設けられ、１該核形成ベースに成
長した単一の核から成長して形成されたことを特徴とす
る。
［作用コ
このように、核形成ベースを中心として単結晶を成長さ
せる選択結品成長法によって、上記絶縁材料上に単結晶
層を形成するために、下１１！！基板の材料に関係なく
、この絶縁材料を表面に形成するだけで良質の単結晶層
を形成できる。このために、ソースおよびドレインの浮
遊容量の少ない絶縁ゲート型トランジスタを作製でき、
高速動作が可能で、ラフチアツブ現象等のない集積回路
を低価格で提供することができる。
せる選択結品成長法によって、上記絶縁材料上に単結晶
層を形成するために、下１１！！基板の材料に関係なく
、この絶縁材料を表面に形成するだけで良質の単結晶層
を形成できる。このために、ソースおよびドレインの浮
遊容量の少ない絶縁ゲート型トランジスタを作製でき、
高速動作が可能で、ラフチアツブ現象等のない集積回路
を低価格で提供することができる。
［実施例］
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は、本発明による半導体装置の一実施例の概略的
断面図である。
断面図である。
同図において、基板１０１は、半導体材料、石英やセラ
ミ−／り等の絶縁物材料等の所望材料で形成されている
。
ミ−／り等の絶縁物材料等の所望材料で形成されている
。
基板１０１上には、後述するようにシリコンを形成する
際の核形成密度の低い材料から成る絶縁層１０２が形成
されている。絶縁層１０２の材料として本実施例では５
ｉ０２を用い、醇化又はＣＶＤ法等によって形成する。
際の核形成密度の低い材料から成る絶縁層１０２が形成
されている。絶縁層１０２の材料として本実施例では５
ｉ０２を用い、醇化又はＣＶＤ法等によって形成する。
絶縁層１０２上にはｎチャネルＭＯＳ ）ランジスタ１
０３およびｐチャネルＭＯＳ トランジスタ１０４が形
成され、本実施例ではＣ−ＭＯＳが構成されている。
０３およびｐチャネルＭＯＳ トランジスタ１０４が形
成され、本実施例ではＣ−ＭＯＳが構成されている。
以下、トランジスタ１０３および１０４の作製工程を説
明する。
明する。
まず、絶縁層１０２上に５ｉ０２より核形成密度の高い
材料（ここでは窒化シリコン）を形成し、続いて約１．
０ｇｍ角程度の十分微小な形状にパターニングして核形
成ベース１０５を形成する。なお、核形成ベース１０５
は、後述するようにイオン注入によって形成してもよい
。
材料（ここでは窒化シリコン）を形成し、続いて約１．
０ｇｍ角程度の十分微小な形状にパターニングして核形
成ベース１０５を形成する。なお、核形成ベース１０５
は、後述するようにイオン注入によって形成してもよい
。
次に、Ｈ２ガスをキャリアとし、５ｉ）ｔｃ１４．５ｉ
Ｈ０１３等を用いて７００〜１０００℃程度の温度で、
核形成ベース１０５を中心とした単結晶シリコンを成長
させる。こうして成長した単結晶シリコンを平坦化して
島状の単結晶シリコン層１０Ｂを形成する。
Ｈ０１３等を用いて７００〜１０００℃程度の温度で、
核形成ベース１０５を中心とした単結晶シリコンを成長
させる。こうして成長した単結晶シリコンを平坦化して
島状の単結晶シリコン層１０Ｂを形成する。
次に、トランジスタ１０３を形成しようとする単結晶シ
リコン層！０６にＰ型不純物イオン、トランジスタ１０
４を形成しようとする単結晶シリコン層１０Ｇにｎ型不
純物イオンを各々独立に打込む。
リコン層！０６にＰ型不純物イオン、トランジスタ１０
４を形成しようとする単結晶シリコン層１０Ｇにｎ型不
純物イオンを各々独立に打込む。
次に、各々の単結晶シリコン層１０Ｂ上にゲート絶縁膜
１０７を形成し、更に多結晶シリコンのゲート電極１０
８をバターニング形成する。続いて、ケート電極１０８
をマスクとして、トランジスタ１０３側にｎ型不純物イ
オンを、トランジスタ１０４側にｐ型不純物イオンを各
々打込み、続く熱処理によって、それぞれｎ拡散領域お
よびｐ拡散領域をソース・ドレイン領域として形成する
。
１０７を形成し、更に多結晶シリコンのゲート電極１０
８をバターニング形成する。続いて、ケート電極１０８
をマスクとして、トランジスタ１０３側にｎ型不純物イ
オンを、トランジスタ１０４側にｐ型不純物イオンを各
々打込み、続く熱処理によって、それぞれｎ拡散領域お
よびｐ拡散領域をソース・ドレイン領域として形成する
。
最後に、ソース・ドレイン電極１０Ｓおよび１１０と配
線とを形成し、ｃ−ｘｏｓを構成するｎチャネルＭＯＳ
）ランジスタ１０３およびｐチャネルＭＯＳ ）うン
ジスタ１０４が作製される。
線とを形成し、ｃ−ｘｏｓを構成するｎチャネルＭＯＳ
）ランジスタ１０３およびｐチャネルＭＯＳ ）うン
ジスタ１０４が作製される。
こうして作製されたＭＯＳ トランジスタは、ソースお
よびドレインの浮遊容量が一般のｐｎ接合型に比較して
非常に少ない。またチャネル易動度もｎチャネルＭＯＳ
トランジスタ１０３テ４００Ｃ１１２／ｖ拳ｓｅｃ以上
、ｐチャネルＭＯ３トランジスタ１０４で２００ ｃｍ
２７ Ｖ ＠ ｓｅｃ以上となり、シリコンウニ／＼に
形成されたトランジスタと同等の値を示した。
よびドレインの浮遊容量が一般のｐｎ接合型に比較して
非常に少ない。またチャネル易動度もｎチャネルＭＯＳ
トランジスタ１０３テ４００Ｃ１１２／ｖ拳ｓｅｃ以上
、ｐチャネルＭＯ３トランジスタ１０４で２００ ｃｍ
２７ Ｖ ＠ ｓｅｃ以上となり、シリコンウニ／＼に
形成されたトランジスタと同等の値を示した。
このことは、上記選択結品成長法によって良質の単結晶
シリコンが得られたことを示している。
シリコンが得られたことを示している。
なお、本実施例では、Ｃ−ＭＯＳを構成するためにＭＯ
Ｓ ）ランジスタを作製したが、勿論これに限定される
ものではなく、単独でＭＯＳトランジスタを作製するこ
ともできる。また、ＭＯＳに限らず、高集結化に適した
絶縁ゲート型であればよい。
Ｓ ）ランジスタを作製したが、勿論これに限定される
ものではなく、単独でＭＯＳトランジスタを作製するこ
ともできる。また、ＭＯＳに限らず、高集結化に適した
絶縁ゲート型であればよい。
第２図は、本発明の第二実施例の概略的断面図である。
本実施例のように、ＭＣｌ５ トランジスタが形成され
た下層の上に、ＳｉＯ２の層間絶縁層１１１を形成し、
その」−に同様の工程によってＭＯＳ トランジスタを
形成することができる。また、層間絶縁層１１１にコン
タクトホールを開け、＞ＩＯｓ トランジスタ１０３を
配線によって下層のｇｏｓ トランジスタ１０４に接続
する。このような工程を繰返すことによって、二層以上
の三次元集積化を容易に達成することができる。
た下層の上に、ＳｉＯ２の層間絶縁層１１１を形成し、
その」−に同様の工程によってＭＯＳ トランジスタを
形成することができる。また、層間絶縁層１１１にコン
タクトホールを開け、＞ＩＯｓ トランジスタ１０３を
配線によって下層のｇｏｓ トランジスタ１０４に接続
する。このような工程を繰返すことによって、二層以上
の三次元集積化を容易に達成することができる。
なお、多層構造の場合には、ｎチャネルおよびｐチャネ
ルの各トランジスタを別の階層に形成することもできる
。
ルの各トランジスタを別の階層に形成することもできる
。
また、単結晶シリコン層を７００〜１０００℃程度の低
温で形成できるために、下層の素子の特性劣化がない。
温で形成できるために、下層の素子の特性劣化がない。
次に１本実施例におけるＭＯＳ トランジスタ！０３お
よび１０４等の素子を作製するための単結晶層の形成方
法について詳細に説明する。
よび１０４等の素子を作製するための単結晶層の形成方
法について詳細に説明する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数１表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料ｒｔ■での差を利用して
、基板上に選択的にｆ７ｉ膜を形成する方法である。
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数１表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料ｒｔ■での差を利用して
、基板上に選択的にｆ７ｉ膜を形成する方法である。
第３図（Ａ）および（Ｂ）は選択堆積法の説明図である
。まず同図（Ａ）に示すように、基板ｌ上に、基板】と
上記因子の異なる材料から成る薄膜２を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと。
。まず同図（Ａ）に示すように、基板ｌ上に、基板】と
上記因子の異なる材料から成る薄膜２を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと。
薄ｖ３はド１膜２上にのみ成長し、基板１上には成長し
ないという現象を生じさせることができる。
ないという現象を生じさせることができる。
この現象を利用することで、自己整合的に成形された薄
膜３を成長させることができ、従来のようなレジストを
用いたリングラフィ工程の省略が町ｆ屯となる。
膜３を成長させることができ、従来のようなレジストを
用いたリングラフィ工程の省略が町ｆ屯となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板１としてＳｉＯ２、ＦＩＪｉ
膜２としてＳｌ、ＧａＡｓ、窒化シリコン、そして堆積
させる薄１１Ａ ３ としてＳｉ、Ｗ 、 ＧａＡｓ、
ＩｎＰ等がある。
料としては、たとえば基板１としてＳｉＯ２、ＦＩＪｉ
膜２としてＳｌ、ＧａＡｓ、窒化シリコン、そして堆積
させる薄１１Ａ ３ としてＳｉ、Ｗ 、 ＧａＡｓ、
ＩｎＰ等がある。
第４図は、 Ｓｉ０２の堆積面と窒化シリコンの堆積面
との核形成密度の経時変化を示すグラフである。
との核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなく：５ｉ
０２上での核形成密度は１０３ｃｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
０２上での核形成密度は１０３ｃｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
それに対して窒化シリコン（Ｓｉ３Ｎ ４ ） 上テは
、〜４ Ｘ １０５ ｃｍ−２で一旦飽和し、それから
１０分はど変化しないが、それ以降は急激に増大する。
、〜４ Ｘ １０５ ｃｍ−２で一旦飽和し、それから
１０分はど変化しないが、それ以降は急激に増大する。
なお、この測定例では、５ｉＣＩ４ガスをＨ２ガスで希
釈し、圧力１７５ Ｔａｒｔ、温度１０００℃の条件下
でＣＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、５ｉ）Ｉ ２ Ｃ１２、５ｊ）１０１３ 、３ｉ
Ｆ ４等を反応ガスとして用いて、圧力、温度等を調整
することでｒｒ７１様の作用を得ることができる。また
、真空蒸着でも可能である。
釈し、圧力１７５ Ｔａｒｔ、温度１０００℃の条件下
でＣＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、５ｉ）Ｉ ２ Ｃ１２、５ｊ）１０１３ 、３ｉ
Ｆ ４等を反応ガスとして用いて、圧力、温度等を調整
することでｒｒ７１様の作用を得ることができる。また
、真空蒸着でも可能である。
この場合、Ｓｉ０２上の核形成はほとんど問題とならな
いが、反応ガス中にＨＣＩガスを添加することで、Ｓｉ
０２上での核形成を更に抑制し、５ｉＱｚ上でのＳｉの
堆積を皆無にすることができる。
いが、反応ガス中にＨＣＩガスを添加することで、Ｓｉ
０２上での核形成を更に抑制し、５ｉＱｚ上でのＳｉの
堆積を皆無にすることができる。
このような現象は、５ｉ０２および窒化シリコンの材料
表面のＳｉに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Ｓ１原子自身によって
Ｓｉ０２が反応し、蒸気圧が高い一酸化シリコンが生成
されることでＳｉ０２自身がエツチングされ、窒化シリ
コン上ではこのようなエツチング現象は生じないという
ことも選択堆積を生じさせる原因となっていると考えら
れる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ、
Ｓ、Ｍｉｙａｚａｗａ Ｊｏｕｒｎａｌ ｏｆＡｐｐｌ
ｉｅｄ Ｐｂｙｓｉｃｓ ５３． ６８３９．１９
８２） 。
表面のＳｉに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Ｓ１原子自身によって
Ｓｉ０２が反応し、蒸気圧が高い一酸化シリコンが生成
されることでＳｉ０２自身がエツチングされ、窒化シリ
コン上ではこのようなエツチング現象は生じないという
ことも選択堆積を生じさせる原因となっていると考えら
れる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ、
Ｓ、Ｍｉｙａｚａｗａ Ｊｏｕｒｎａｌ ｏｆＡｐｐｌ
ｉｅｄ Ｐｂｙｓｉｃｓ ５３． ６８３９．１９
８２） 。
このように堆積面の材料としてＳｉＯ２および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてＳｉ
０２が望ましいが、これに限らずＳｉＯｘであっても核
形成密度差を得ることができる。
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてＳｉ
０２が望ましいが、これに限らずＳｉＯｘであっても核
形成密度差を得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で１０３倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
密度の差が同グラフで示すように核の密度で１０３倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、５ｉ０２北
に局所的にＳｉやＮ等をイオン注入して過剰にＳｉやＮ
ｌを有する領域を形成してもよい。
に局所的にＳｉやＮ等をイオン注入して過剰にＳｉやＮ
ｌを有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい核形成ベースを単一の核だけが成長
するように十分微細に形成することによって、その微細
な核形成ベースの存在する箇所だけに単結晶を選択的に
成長させることができる。
成密度の十分大きい核形成ベースを単一の核だけが成長
するように十分微細に形成することによって、その微細
な核形成ベースの存在する箇所だけに単結晶を選択的に
成長させることができる。
なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料（たとえばＳｉ０２ ）はバ
ルク材料である必要はなく、任意の材料や基板等の表面
のみに形成されて上記堆積面を成していればよい。
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料（たとえばＳｉ０２ ）はバ
ルク材料である必要はなく、任意の材料や基板等の表面
のみに形成されて上記堆積面を成していればよい。
第５図（Ａ）〜（Ｄ）は、多層構造の製造方法の第−例
を示す形成工程図であり、第６図（Ａ）および（Ｂ）は
、第５図（Ａ）および（Ｄ）における基板の斜視図であ
る。
を示す形成工程図であり、第６図（Ａ）および（Ｂ）は
、第５図（Ａ）および（Ｄ）における基板の斜視図であ
る。
第５図および第６図において、基板４′は第１図に示す
基板１０１、又は第２図に示すトランジスタ１０４等が
形成された基板１０１を示す。
基板１０１、又は第２図に示すトランジスタ１０４等が
形成された基板１０１を示す。
まず、第５図（Ａ）および第６図（Ａ）に示すように、
基板４′上に、選択堆積を可能にする核形成密度の小さ
い堆積面材料層５ （たとえばＳｉ０２等）を形成し、
その上に核形成密度の大きい材料を薄く堆積させ、リン
グラフィ等によってパターニングすることで核形成ベー
ス６を後述するように単一の各が形成される程度に十分
微細に形成する。また、核形成ベース６とは、上述した
ように、ＳｉやＮ等を堆積面材料層５にイオン注入して
形成される過剰にＳｉやＮ等を有する変質領域も含める
ものとする。
基板４′上に、選択堆積を可能にする核形成密度の小さ
い堆積面材料層５ （たとえばＳｉ０２等）を形成し、
その上に核形成密度の大きい材料を薄く堆積させ、リン
グラフィ等によってパターニングすることで核形成ベー
ス６を後述するように単一の各が形成される程度に十分
微細に形成する。また、核形成ベース６とは、上述した
ように、ＳｉやＮ等を堆積面材料層５にイオン注入して
形成される過剰にＳｉやＮ等を有する変質領域も含める
ものとする。
次に、堆積条件を適当に設定することによって核形成ベ
ース６だけに堆積材料の屯−の核が形成される。すなわ
ち、核形成ベース６は、単一の核のみが形成される程度
に十分微細に形成する必要がある。核形成ベースＳの大
きさは、材料の種類によって異なるが、数ミクロン以下
であればよい。更に、核は単結晶構造を保ちながら成長
し、第５図（Ｂ）に示すように島状の単結晶粒７となる
。島状の単結晶粒７が形成されるためには、すでに述べ
たように、堆積面材料層５上で全く核形成が起こらない
ように条件を決めることが必要である。
ース６だけに堆積材料の屯−の核が形成される。すなわ
ち、核形成ベース６は、単一の核のみが形成される程度
に十分微細に形成する必要がある。核形成ベースＳの大
きさは、材料の種類によって異なるが、数ミクロン以下
であればよい。更に、核は単結晶構造を保ちながら成長
し、第５図（Ｂ）に示すように島状の単結晶粒７となる
。島状の単結晶粒７が形成されるためには、すでに述べ
たように、堆積面材料層５上で全く核形成が起こらない
ように条件を決めることが必要である。
島状の単結晶粒７は単結晶構造を保ちながら核形成ベー
ス６を中心して更に成長し、同図（Ｃ）に示すように堆
積面材料層５を覆う。
ス６を中心して更に成長し、同図（Ｃ）に示すように堆
積面材料層５を覆う。
続いて、エツチング又は研磨によって単結晶粒７を平坦
化し、ｉ５図（Ｄ）および第６図（Ｅ）に示すように、
所望の素子を形成することができる単結晶層８が堆積面
材料層５上に形成される。
化し、ｉ５図（Ｄ）および第６図（Ｅ）に示すように、
所望の素子を形成することができる単結晶層８が堆積面
材料層５上に形成される。
こうして、トランジスタ１０１等が形成された基板４′
上に絶縁層でもある堆積面料層５を挟んで単結晶層８が
形成され、この単結晶層８にトランジスタ１０２等の電
子素子を形成し、さらに配線および下層とのコンタクト
ホール等を通常の半導体プロセスによって形成すること
で二層の集積回路を構成できる。勿論、上記工程を繰返
えせば、多層構造の三次元集積回路を容易に作製できる
。
上に絶縁層でもある堆積面料層５を挟んで単結晶層８が
形成され、この単結晶層８にトランジスタ１０２等の電
子素子を形成し、さらに配線および下層とのコンタクト
ホール等を通常の半導体プロセスによって形成すること
で二層の集積回路を構成できる。勿論、上記工程を繰返
えせば、多層構造の三次元集積回路を容易に作製できる
。
第７図（Ａ）〜（Ｄ）は、多層構造の製造方法の第二個
を示す形成工程図であり、第８図（Ａ）および（Ｂ）は
、第７図（Ａ）および（Ｄ）における基板の斜視図であ
る。
を示す形成工程図であり、第８図（Ａ）および（Ｂ）は
、第７図（Ａ）および（Ｄ）における基板の斜視図であ
る。
第７図（Ａ）および第８図（Ａ）に示すように、電子素
子が形成されている基板４′上に、堆積面材料層５ （
ここでは絶縁層でもあるＳｉ０２層）が形成され、その
上に距離文を隔てて上記選択堆積を可滝とする核形成ベ
ース１２を十分に小さく配置する。この距離文はまたと
えば半導体素子を形成するために必要とされる単結晶領
域の大きさと同じか又はそれ以上に設定される。
子が形成されている基板４′上に、堆積面材料層５ （
ここでは絶縁層でもあるＳｉ０２層）が形成され、その
上に距離文を隔てて上記選択堆積を可滝とする核形成ベ
ース１２を十分に小さく配置する。この距離文はまたと
えば半導体素子を形成するために必要とされる単結晶領
域の大きさと同じか又はそれ以上に設定される。
次に、適当な堆積条件によって核形成ベース１２だけに
堆請材料の単一の核が形成される。すなわち、核形成ベ
ース１２は、単一の核のみが形成される程度に十分微細
に形成する必要がある。核形成ベース！２の大きさは、
材料の！！類によって異なるが、数ミクロン以下であれ
ばよい、更に、核は単結晶構造を保ちながら成長し、第
７図（Ｂ）に示すように島状の単結晶粒Ｉ３となる。島
状の単結晶粒１３が形成されるためには、すでに述べた
ように、堆積面材料層５上で全く核形成が起こらないよ
うに条件を決めることが必要である。
堆請材料の単一の核が形成される。すなわち、核形成ベ
ース１２は、単一の核のみが形成される程度に十分微細
に形成する必要がある。核形成ベース！２の大きさは、
材料の！！類によって異なるが、数ミクロン以下であれ
ばよい、更に、核は単結晶構造を保ちながら成長し、第
７図（Ｂ）に示すように島状の単結晶粒Ｉ３となる。島
状の単結晶粒１３が形成されるためには、すでに述べた
ように、堆積面材料層５上で全く核形成が起こらないよ
うに条件を決めることが必要である。
島状の単結晶粒１３の基板法線方向の結晶方位は、堆積
面材料および堆積する材料の界面エネルギを最小にする
ように一定に決まる。なぜならば、表面あるいは界面エ
ネルギは結晶面によって異方性を有するからである。し
かしながら、すでに述べたように、非晶質面上における
面内の結晶方位は決定されない。
面材料および堆積する材料の界面エネルギを最小にする
ように一定に決まる。なぜならば、表面あるいは界面エ
ネルギは結晶面によって異方性を有するからである。し
かしながら、すでに述べたように、非晶質面上における
面内の結晶方位は決定されない。
島状の単結晶粒１３は更に成長して、第７図（Ｃ）に示
すように隣りの単結晶ａ１３と接触するが、堆積面内の
結晶方位は一定ではないために、核形成ベース１２の中
間位置に結晶粒界１４が形成される。
すように隣りの単結晶ａ１３と接触するが、堆積面内の
結晶方位は一定ではないために、核形成ベース１２の中
間位置に結晶粒界１４が形成される。
続いて、単結晶粒１３は三次元的に成長するが、成長速
度の遅い結晶面がファセットとして現われるために、エ
ツチング又は研磨によって表面の平坦化を行い、更に粒
界１４の部分を除去して、第７Ｖ！Ｊ（Ｄ）および第８
図（Ｂ）に示すように粒界を含まない単結晶の薄膜１５
を格子状に形成する。この単結晶薄膜１５の大きさは、
上述したように核形成ベース１２の間隔見によって決定
される。すなわち、核形成ベース１２の形成パターンを
適当に定めることによって、粒界の位置を制御すること
ができ、所望の大きさの単結晶を所望の配列で形成する
ことができる。
度の遅い結晶面がファセットとして現われるために、エ
ツチング又は研磨によって表面の平坦化を行い、更に粒
界１４の部分を除去して、第７Ｖ！Ｊ（Ｄ）および第８
図（Ｂ）に示すように粒界を含まない単結晶の薄膜１５
を格子状に形成する。この単結晶薄膜１５の大きさは、
上述したように核形成ベース１２の間隔見によって決定
される。すなわち、核形成ベース１２の形成パターンを
適当に定めることによって、粒界の位置を制御すること
ができ、所望の大きさの単結晶を所望の配列で形成する
ことができる。
こうして、基板４′上に絶縁層でもある堆苗材料層５を
挟んで単結晶層１５が形成され、この単結晶５１５に本
実施例のようにＭＯＳ ）ランジスタ１０３および１０
４等の電子素子を通常の半導体プロセスによって形成す
ることで第１図又は第２図に示す集積回路を構成できる
。勿論、上記工程を繰返えせば、多層構造の集積回路を
容易に作製できる。
挟んで単結晶層１５が形成され、この単結晶５１５に本
実施例のようにＭＯＳ ）ランジスタ１０３および１０
４等の電子素子を通常の半導体プロセスによって形成す
ることで第１図又は第２図に示す集積回路を構成できる
。勿論、上記工程を繰返えせば、多層構造の集積回路を
容易に作製できる。
第９図（Ａ）〜（Ｃ）は、多層構造の製造方法の第三例
を示す形成工程図であり、第１０図（Ａ）および（Ｂ）
は、第９図（Ａ）および（Ｃ）における基板の斜視図で
ある。
を示す形成工程図であり、第１０図（Ａ）および（Ｂ）
は、第９図（Ａ）および（Ｃ）における基板の斜視図で
ある。
まず、第９図（Ａ）および第１Ｏ図（Ａ）に示すように
、基板４′上に、堆積面材料層１８（ここでは絶縁層で
もあるＳｉ０２層）を形成し、堆積面材料層１８に必要
な大きさおよび形状の四部１６を形成し、その中に十分
に微細な核形成ベース１２を形成する。
、基板４′上に、堆積面材料層１８（ここでは絶縁層で
もあるＳｉ０２層）を形成し、堆積面材料層１８に必要
な大きさおよび形状の四部１６を形成し、その中に十分
に微細な核形成ベース１２を形成する。
続いて、第９図（Ｂ）に示すように、第一実施例と同様
にして島状の単結晶粒１３を成長させる。
にして島状の単結晶粒１３を成長させる。
そして、第９図（Ｃ）および第１Ｏ図（Ｂ）に示すよう
に、単結晶粒１３が凹部１Ｂを埋めるまで成長させ、単
結晶層１７を形成する。
に、単結晶粒１３が凹部１Ｂを埋めるまで成長させ、単
結晶層１７を形成する。
本実施例では、凹部１６内に単結晶￥１１３が成長する
ために、平坦化および粒界部分の除去工程が不要となる
。
ために、平坦化および粒界部分の除去工程が不要となる
。
こうして、基板４′上に絶縁層でもある堆積材料層Ｉ８
を挟んで単結晶層１７が島状に形成され、この単結晶層
１７にトランジスタ等の電子素子を通常の半導体プロセ
スによって形成する。
を挟んで単結晶層１７が島状に形成され、この単結晶層
１７にトランジスタ等の電子素子を通常の半導体プロセ
スによって形成する。
（具体例）
次に、上記実施例における単結晶層の具体的形成方法を
第７図に示す第二例を中心に説明する。
第７図に示す第二例を中心に説明する。
Ｓｉ単結晶基板４′上にＳｉｎ ２層５を形成する。
勿論、全屈、半導体、磁性体、圧電体、絶縁体等の任意
の基板上に、スパッタ法、ＣＶＤ法、真空蒸着法等を用
いて基板表面にＳｉ０２層を形成してもよい。なお、堆
積面材料としてはＳｉ０２が望ましいが、ＳｉＯｘとし
てＸの値を変化させたものであってもよい。
の基板上に、スパッタ法、ＣＶＤ法、真空蒸着法等を用
いて基板表面にＳｉ０２層を形成してもよい。なお、堆
積面材料としてはＳｉ０２が望ましいが、ＳｉＯｘとし
てＸの値を変化させたものであってもよい。
こうして形成されたＳｉ０２層５上に減圧気相成長法に
よって窒化シリコン層（ここではＳｉ３ Ｎ ４層）又
は多結晶シリコン層を異種材料として堆積させ、通常の
リングラフィ技術又はＸ線、電子線若しくはイオン線を
用いたりソグラフィ技術で窒化シリコン層又は多結晶シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜１ルｍ以下の微小な核形成ベース１２を形成する。
よって窒化シリコン層（ここではＳｉ３ Ｎ ４層）又
は多結晶シリコン層を異種材料として堆積させ、通常の
リングラフィ技術又はＸ線、電子線若しくはイオン線を
用いたりソグラフィ技術で窒化シリコン層又は多結晶シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜１ルｍ以下の微小な核形成ベース１２を形成する。
続いて、ＨＣＩ とＮ２と、ＳｉＨ２Ｃ１２、５ｉＣ１
４、ＳｉＨ（１１３、ＳｉＦ ４若しくはＳｉＨ４との
混合ガスを用いて上記Ｓｉ０２層５上にＳｉを選択的に
成長させる。その際の基板温度は７００〜１０００℃、
圧力は約１００ Ｔｏｒｒである。
４、ＳｉＨ（１１３、ＳｉＦ ４若しくはＳｉＨ４との
混合ガスを用いて上記Ｓｉ０２層５上にＳｉを選択的に
成長させる。その際の基板温度は７００〜１０００℃、
圧力は約１００ Ｔｏｒｒである。
数十分程度の時間で、５ｉ０２上の窒化シリコン又は多
結晶シリコンの微細な核形成ベース１２を中心として、
単結晶のＳｉの粒１３が成長し、最適の成長条件とする
ことで、その大きさは数十ｐｍ以上に成長する。
結晶シリコンの微細な核形成ベース１２を中心として、
単結晶のＳｉの粒１３が成長し、最適の成長条件とする
ことで、その大きさは数十ｐｍ以上に成長する。
続いて、ＳｉとＳｉ０２との間にエツチング速度差があ
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化し、さらに粒界部分を除去し
て島状の単結晶シリコン層１５が形成される。なお、単
結晶粒１３の表面の凹凸が大きい場合は、機械的研磨を
行った後にエツチングを行う。
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化し、さらに粒界部分を除去し
て島状の単結晶シリコン層１５が形成される。なお、単
結晶粒１３の表面の凹凸が大きい場合は、機械的研磨を
行った後にエツチングを行う。
このようにして形成された大きさ数十ｐｍ以上で粒界を
含まない単結晶シリコン層１５に、ＭＯＳ ｈランジメ
タ１０３および１０４を形成すると、単結晶シリコンウ
ェハに形成したものに劣らない特性を示した。また、多
数の素子を配列させる場合でも、単結晶シリコン層１５
を既に配列した状態で形成することができるために、製
造工程が簡略化される。
含まない単結晶シリコン層１５に、ＭＯＳ ｈランジメ
タ１０３および１０４を形成すると、単結晶シリコンウ
ェハに形成したものに劣らない特性を示した。また、多
数の素子を配列させる場合でも、単結晶シリコン層１５
を既に配列した状態で形成することができるために、製
造工程が簡略化される。
また、隣接する単結晶シリコン層１５とはＳｉ０２によ
って電気的に分離されているために、相補型電界効果ト
ランジスタ（ＣニーＭＯＳ）を構成しても、相互の干渉
がない、また、素子の活性層の厚さが、Ｓｉウェハを用
いた場合より薄いために、放射線を照射された時に発生
するウェハ内の電荷による誤動作がなくなる。更に、寄
生容量が低下するために、素子の高速化が図れる。また
、任意の基板が使用できるために、Ｓｉウェハを用いる
よりも、大面積基板上に単結晶層を低コストで形成する
ことができる。更に、他の半導体、圧電体、誘電体等の
基板上にも単結晶層を形成できるために、多機能の三次
元集積回路を実現することができる。
って電気的に分離されているために、相補型電界効果ト
ランジスタ（ＣニーＭＯＳ）を構成しても、相互の干渉
がない、また、素子の活性層の厚さが、Ｓｉウェハを用
いた場合より薄いために、放射線を照射された時に発生
するウェハ内の電荷による誤動作がなくなる。更に、寄
生容量が低下するために、素子の高速化が図れる。また
、任意の基板が使用できるために、Ｓｉウェハを用いる
よりも、大面積基板上に単結晶層を低コストで形成する
ことができる。更に、他の半導体、圧電体、誘電体等の
基板上にも単結晶層を形成できるために、多機能の三次
元集積回路を実現することができる。
（窒化シリコンの組成）
これまで述べてきたような堆積面材料と核形成ベースと
の十分な核形成密度差を得るには、Ｓｉ３ Ｎ ４に限
定されるものではなく、窒化シリコンの組成を変化させ
たものでもよい。
の十分な核形成密度差を得るには、Ｓｉ３ Ｎ ４に限
定されるものではなく、窒化シリコンの組成を変化させ
たものでもよい。
ＲＦプラズマ中でＳｉＨ４ガスとＮＨ３ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮ）（３ガスとの流量比を変化さ
せることで、堆積する窒化シリコン膜のＳｉとＮの組成
比を大幅に変化させることができる。
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮ）（３ガスとの流量比を変化さ
せることで、堆積する窒化シリコン膜のＳｉとＮの組成
比を大幅に変化させることができる。
第１２図は、ＳｉＨ４とＮＨ３のＲ，量比と形成された
窒化シリコン膜中のＳｉおよびＮの組成比との関係を示
したグラフである。
窒化シリコン膜中のＳｉおよびＮの組成比との関係を示
したグラフである。
この時の堆積条件は、ＲＦ出力１７５Ｗ、基板温度３８
０℃であり、ＳｉＨ４ガス流量を３００ｃｃ／ｍｉｎに
固定し、ＮＨ３ガスの流量を変化させた。同グラフに示
すようにＮＨ３／ＳｉＨ＋のガス流量比を４〜１０へ変
化させると、窒化シリコン膜中のＳ ｉ ／ Ｎ比は１
．１〜０，５８に変化することがオージェ電子分光法に
よって明らかとなった。
０℃であり、ＳｉＨ４ガス流量を３００ｃｃ／ｍｉｎに
固定し、ＮＨ３ガスの流量を変化させた。同グラフに示
すようにＮＨ３／ＳｉＨ＋のガス流量比を４〜１０へ変
化させると、窒化シリコン膜中のＳ ｉ ／ Ｎ比は１
．１〜０，５８に変化することがオージェ電子分光法に
よって明らかとなった。
マタ、減圧ＣＶＤ法テＳｉＨ２Ｃ１２ガ］とＮＨ３ガス
とを導入し、０．３ＴＯｒｒの減圧下、温度約８００℃
の条件で形成した窒化シリコン膜のＭｉ或は、はぼ化学
量論比であるＳｉ３ Ｎ ４ （Ｓｉ／Ｎ ＝０．７
５）に近いものであった。
とを導入し、０．３ＴＯｒｒの減圧下、温度約８００℃
の条件で形成した窒化シリコン膜のＭｉ或は、はぼ化学
量論比であるＳｉ３ Ｎ ４ （Ｓｉ／Ｎ ＝０．７
５）に近いものであった。
また、ＳｉをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（！！ｆ窒化法）で形成される窒化シ
リコン膜は、その形成方法が熱平衡下で行われるために
、更に化学量論比に近い組成を得ることができる。
で熱処理すること（！！ｆ窒化法）で形成される窒化シ
リコン膜は、その形成方法が熱平衡下で行われるために
、更に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをＳｉの
核形成密度が５ｉ０２より高い堆積面材料として用いて
上記Ｓ＋の核を成長させると、その組成比により核形成
密度に差が生じる。
核形成密度が５ｉ０２より高い堆積面材料として用いて
上記Ｓ＋の核を成長させると、その組成比により核形成
密度に差が生じる。
第１３図は、Ｓ ｉ ／ Ｎ組成比と核形成密度との関
係を示すグラフである。同グラフに示すように、窒化シ
リコン膜の組成を変化させることで、その上に成長する
Ｓｉの核形成密度は大幅に変化する。この時の核形成条
件は、５ｉＣＩ４ガスを１７５丁ｏｒｒに減圧し、１０
００℃でＨ２と反応させてＳｉを生成させる。
係を示すグラフである。同グラフに示すように、窒化シ
リコン膜の組成を変化させることで、その上に成長する
Ｓｉの核形成密度は大幅に変化する。この時の核形成条
件は、５ｉＣＩ４ガスを１７５丁ｏｒｒに減圧し、１０
００℃でＨ２と反応させてＳｉを生成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される核形成ベースとしての窒化シリコンの大きさ
に影響を与える。すなわち、核形成密度が大きい組成を
有する窒化シリコンは、非常に微細に形成しない限り、
単一の核を形成することができない。
化する現象は、単一の核を成長させる程度に十分微細に
形成される核形成ベースとしての窒化シリコンの大きさ
に影響を与える。すなわち、核形成密度が大きい組成を
有する窒化シリコンは、非常に微細に形成しない限り、
単一の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜１０５ｃｍ−２の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約４ＪＬｍ以下であれば単一
の核を選択できる。
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜１０５ｃｍ−２の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約４ＪＬｍ以下であれば単一
の核を選択できる。
（イオン注入による核形成ベースの形成）Ｓｉに対して
核形成密度差を実現する方法として、核形成密度の低い
堆積面材料である５ｉ０２の表面に局所的にＳｉ 、Ｎ
、Ｐ、Ｂ、Ｆ、Ａｒ。
核形成密度差を実現する方法として、核形成密度の低い
堆積面材料である５ｉ０２の表面に局所的にＳｉ 、Ｎ
、Ｐ、Ｂ、Ｆ、Ａｒ。
Ｈｅ、Ｃ，Ａｓ、Ｇａ、Ｇｅ等をイオン注入して５ｉ０
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、Ｓ ｉ ０２表面をレジストで多い、所望の箇
所を露光、現像、溶解させて５ｉ０２表面を部分的に表
出させる。
所を露光、現像、溶解させて５ｉ０２表面を部分的に表
出させる。
続いて、Ｓ ｉ Ｆ４ガスをソースガスとして用い、Ｓ
ｉイオンを１０ｋｅＶでＩＸ１０ｌＸ１０１６−ＩＸ１
０１８の密度で５ｉ０２表面に打込む、これによる投影
飛程は１１４人であり、５ｉ０２表面ではＳｉ濃度が〜
１０２２ｃｍ−３に達する。
ｉイオンを１０ｋｅＶでＩＸ１０ｌＸ１０１６−ＩＸ１
０１８の密度で５ｉ０２表面に打込む、これによる投影
飛程は１１４人であり、５ｉ０２表面ではＳｉ濃度が〜
１０２２ｃｍ−３に達する。
５ｉ０２はもともと非晶質であるために、Ｓｉイオンを
注入した領域も非晶質である。
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンを５ｉ０２表面に注入してもよい。
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンを５ｉ０２表面に注入してもよい。
こうしてイオン注入を行った後、レジストを君離するこ
とで、５ｉ０２面にＳｉが過剰な変質領域が形成される
。このような変質領域が形成された５ｉ０２堆積面にＳ
ｉを気相成長させる。
とで、５ｉ０２面にＳｉが過剰な変質領域が形成される
。このような変質領域が形成された５ｉ０２堆積面にＳ
ｉを気相成長させる。
第１４図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。
を示すグラフである。
同グラフに示すように、Ｓｉ十十人入量多い程、核形成
密度が増大することがわかる。
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を核形成ベースとしてＳｉの単一の核を成長
させることができ、上述したように単結晶を成長させる
ことができる。
の変質領域を核形成ベースとしてＳｉの単一の核を成長
させることができ、上述したように単結晶を成長させる
ことができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
（ＣＶＤ以外のＳｉ堆積方法）
Ｓｉの選択核形成による単結晶の成長は、ＣＶＤ法だけ
ではなく、Ｓｉを真空中ｃ＜ ｉ ｏ −ａＴｏｒｒ）
で電子銃により蒸発させ、加熱した基板に堆積させる方
法も用いられる。特に、超高真空中（＜ １０−” Ｔ
ｏｒｒ）での蒸着であるＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｙｓ Ｅｐｉｔａｘｙ）法では、基板温度９００
℃以上でＳｉビームと５ｉ０２が反応を始め、５ｉ０２
上でのＳｉの核形成は皆無になることが知られている（
Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ ａｎｄ
Ｓ、Ｍｉ７ａｚａｗａ Ｊｏｕｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５３゜１０、ｐ
８８３９．１９８３）。
ではなく、Ｓｉを真空中ｃ＜ ｉ ｏ −ａＴｏｒｒ）
で電子銃により蒸発させ、加熱した基板に堆積させる方
法も用いられる。特に、超高真空中（＜ １０−” Ｔ
ｏｒｒ）での蒸着であるＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｙｓ Ｅｐｉｔａｘｙ）法では、基板温度９００
℃以上でＳｉビームと５ｉ０２が反応を始め、５ｉ０２
上でのＳｉの核形成は皆無になることが知られている（
Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ ａｎｄ
Ｓ、Ｍｉ７ａｚａｗａ Ｊｏｕｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５３゜１０、ｐ
８８３９．１９８３）。
この現象を利用してＳ ｉ ０２上に点在させた微小な
窒化シリコンに完全な選択性をもってＳｉの？１−の核
を形成し、そこに単結晶Ｓｉを成長させることができた
。この時の堆積条件は、真空度１０−８Ｔｏｒｒ以下、
Ｓｉビーム強度９．７×１０１４ａｔｏ＋ｓｓ ／ ｃ
ｍ２ 噛ｓｅｃ 、基板温度９００℃〜１０００℃であ
った。
窒化シリコンに完全な選択性をもってＳｉの？１−の核
を形成し、そこに単結晶Ｓｉを成長させることができた
。この時の堆積条件は、真空度１０−８Ｔｏｒｒ以下、
Ｓｉビーム強度９．７×１０１４ａｔｏ＋ｓｓ ／ ｃ
ｍ２ 噛ｓｅｃ 、基板温度９００℃〜１０００℃であ
った。
この場合、 ５ｉ０２ ＋ｓｉ→２ＳｉＯ↑という反応
により、ＳｉＯという蒸気圧の著しく高い反応生成物が
形成され、この蒸発による５ｉ０２自身のＳｉによるエ
ツチングが生起している。
により、ＳｉＯという蒸気圧の著しく高い反応生成物が
形成され、この蒸発による５ｉ０２自身のＳｉによるエ
ツチングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。
は起こらず、核形成、そして堆積が生じている。
このことから核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物（Ｔａ ２０ ｓ
） 、窒化シリコン酸化物（ＳｉＯＮ）等を使用しても
同様の効果を得ることができる。したがって、これらの
材料を微小形成して上記核形成ベースとすることで、同
様に単結晶を成長させることができる。
化シリコン以外に、タンタル酸化物（Ｔａ ２０ ｓ
） 、窒化シリコン酸化物（ＳｉＯＮ）等を使用しても
同様の効果を得ることができる。したがって、これらの
材料を微小形成して上記核形成ベースとすることで、同
様に単結晶を成長させることができる。
なお、これまで述べた堆積面材料、核形成ベースおよび
堆積材料の組合せは、上記各実施例に示したものだけで
はなく、十分な核形成密度差を有する材料の組合せであ
ればよいことは明らかである。したがって、選択堆積可
能なＧａＡｓやＩｎＰ等の化合物半導体の場合にも、上
記結品成長法によって単結晶、単結晶群を形成すること
ができる。
堆積材料の組合せは、上記各実施例に示したものだけで
はなく、十分な核形成密度差を有する材料の組合せであ
ればよいことは明らかである。したがって、選択堆積可
能なＧａＡｓやＩｎＰ等の化合物半導体の場合にも、上
記結品成長法によって単結晶、単結晶群を形成すること
ができる。
［発明の効果］
以上詳細に説明したように、本発明による半導体装ｔは
、核形成ベースを中心として単結晶を成長させる選択結
品成長法によって絶縁材料上に良質の単結晶層を形成で
き、品性部の絶縁ゲート型トランジスタが作製できる。
、核形成ベースを中心として単結晶を成長させる選択結
品成長法によって絶縁材料上に良質の単結晶層を形成で
き、品性部の絶縁ゲート型トランジスタが作製できる。
そのために、下１１！！基板の材料に関係なく集積回路
を構成でき、しかも、浮遊容量が少なく高速動作が可能
で、チー２チアツブ現象等のない集積回路を低価格で提
供することができる。
を構成でき、しかも、浮遊容量が少なく高速動作が可能
で、チー２チアツブ現象等のない集積回路を低価格で提
供することができる。
第１図は、本発明による半導体装置の一実施例のＪＩｗ
！５的断面図、 第２図は、本発明による半導体装置の第二実施例の概略
的断面図、 第３図（Ａ）および（Ｂ）は選択堆積法の説明図、第４
図は、Ｓｉ０２の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフ、第５図（Ａ）〜（Ｄ
）は、多層構造の製造方法の第−例を示す形成工程図、 第６図（Ａ）およびＣＢ）は、第５図（Ａ）および（Ｄ
）における基板の斜視図、 第７図（Ａ）〜（Ｄ）は、多層構造の製造方法の第二例
を示す形成工程図、 第８図（Ａ）および（Ｂ）は、第７図（Ａ）および（Ｄ
）における基板の斜視図、 第９図（Ａ）〜（Ｃ）は、多層構造の製造方法の第三例
を示す形成工程図、 第１０図（Ａ）および（Ｂ）は、第９図（Ａ）および（
Ｃ）における基板の斜視図、 第１１図は、ＳｉＨ４とＮＨ３の流量比と形成された窒
化シリコン膜中のＳｉおよびＮの組成比との関係を示し
たグラフ、 第１２図は、Ｓｉ／ＮｆＩｌｌ＆、比と核形成密度との
関係を示すグラフ、 第１３図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。 １０１−−・基板 １０２ ・・・絶縁層 １０３ ・Φ・ｎチャネルＭＯ９）ランジスタ１０４−
−・ｐチャネルＭＯＳ ）ランジスタ１０５ ・・・核
形成ベース １０６ ・・φ単結病シリコン層 １０７ ・・・ゲート絶縁膜 １０８ ・・・ゲート電極 １１１ ・・・層間絶縁層 ４′・・・所望基板 ５．１８．２０・・・堆積面材料層 ６．１２・串中核形成ベース ８．１５．１７−・・単結晶層 １４・・・粒界 代理人 弁理士 山 下 ！Ｎｖ− 図面の浄１”：’を円、τ１、妥’： ｊ！４−Ｌ １
第１図 ＋０１ 第２図 ＄３図 （Ａ） ａｊ ！３ＡＣ’Ｆｆ） 第５図 （Ｃ）７ （△） （Ｂ） 第７ 図 第８ 図 （Ａ） （Ｂ） 第１０図 （△） （Ｂ） 第１１ 図 ＮＨ３／ＳｉＨ４テｏ５号比 第１２図 ０ ０．５ １．
Ｏ５ｉ／［組成ル 第１３図 １０Ｉ６ １０１７
コ０１８Ｓ白抹量（１０ｎＳ／Ｃｍ２） 子糸ゾｄ嗜１ｊ正書（方式） 昭和６１年１０月 ７日 特１許庁長官 黒 １）１す１ｍ 殿■、 ・１
１件の表示 昭和６１年特詐願第１６２１３０号 ２、 発１ｒＪＪの名称 半導体装置 ３６ 補正をする名 ！バ件との関係 特許出願人 住所 東京都大田区下丸子３丁目３０番２号名称（１０
０）＋ヤノン株式会社 ４、代理人 住所 東京都港区虎ノ門五丁目１３番１号虎ノ門４０森
ビル昭和６１年９月３０日 ６、？＋ｌｉ正の対象 図面 ７、 補正の内容
！５的断面図、 第２図は、本発明による半導体装置の第二実施例の概略
的断面図、 第３図（Ａ）および（Ｂ）は選択堆積法の説明図、第４
図は、Ｓｉ０２の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフ、第５図（Ａ）〜（Ｄ
）は、多層構造の製造方法の第−例を示す形成工程図、 第６図（Ａ）およびＣＢ）は、第５図（Ａ）および（Ｄ
）における基板の斜視図、 第７図（Ａ）〜（Ｄ）は、多層構造の製造方法の第二例
を示す形成工程図、 第８図（Ａ）および（Ｂ）は、第７図（Ａ）および（Ｄ
）における基板の斜視図、 第９図（Ａ）〜（Ｃ）は、多層構造の製造方法の第三例
を示す形成工程図、 第１０図（Ａ）および（Ｂ）は、第９図（Ａ）および（
Ｃ）における基板の斜視図、 第１１図は、ＳｉＨ４とＮＨ３の流量比と形成された窒
化シリコン膜中のＳｉおよびＮの組成比との関係を示し
たグラフ、 第１２図は、Ｓｉ／ＮｆＩｌｌ＆、比と核形成密度との
関係を示すグラフ、 第１３図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。 １０１−−・基板 １０２ ・・・絶縁層 １０３ ・Φ・ｎチャネルＭＯ９）ランジスタ１０４−
−・ｐチャネルＭＯＳ ）ランジスタ１０５ ・・・核
形成ベース １０６ ・・φ単結病シリコン層 １０７ ・・・ゲート絶縁膜 １０８ ・・・ゲート電極 １１１ ・・・層間絶縁層 ４′・・・所望基板 ５．１８．２０・・・堆積面材料層 ６．１２・串中核形成ベース ８．１５．１７−・・単結晶層 １４・・・粒界 代理人 弁理士 山 下 ！Ｎｖ− 図面の浄１”：’を円、τ１、妥’： ｊ！４−Ｌ １
第１図 ＋０１ 第２図 ＄３図 （Ａ） ａｊ ！３ＡＣ’Ｆｆ） 第５図 （Ｃ）７ （△） （Ｂ） 第７ 図 第８ 図 （Ａ） （Ｂ） 第１０図 （△） （Ｂ） 第１１ 図 ＮＨ３／ＳｉＨ４テｏ５号比 第１２図 ０ ０．５ １．
Ｏ５ｉ／［組成ル 第１３図 １０Ｉ６ １０１７
コ０１８Ｓ白抹量（１０ｎＳ／Ｃｍ２） 子糸ゾｄ嗜１ｊ正書（方式） 昭和６１年１０月 ７日 特１許庁長官 黒 １）１す１ｍ 殿■、 ・１
１件の表示 昭和６１年特詐願第１６２１３０号 ２、 発１ｒＪＪの名称 半導体装置 ３６ 補正をする名 ！バ件との関係 特許出願人 住所 東京都大田区下丸子３丁目３０番２号名称（１０
０）＋ヤノン株式会社 ４、代理人 住所 東京都港区虎ノ門五丁目１３番１号虎ノ門４０森
ビル昭和６１年９月３０日 ６、？＋ｌｉ正の対象 図面 ７、 補正の内容
Claims (1)
- （１）絶縁ゲート型トランジスタを有する半導体装置に
おいて、 前記絶縁ゲート型トランジスタは、少な くとも表面が絶縁材料から成る絶縁材料面の上に形成さ
れており、 かつ、該絶縁ゲート型トランジスタを構 成する単結晶層は、前記絶縁材料の面上に、該絶縁材料
より核形成密度が十分大きく、かつ単一の核だけが成長
する程度に十分微細な核形成ベースが設けられ、該核形
成ベースに成長した単一の核から成長して形成されたこ
とを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162130A JP2515301B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
| AU74946/87A AU588700B2 (en) | 1986-06-30 | 1987-06-30 | Semiconductor device and method for producing the same |
| EP87305789A EP0251767A3 (en) | 1986-06-30 | 1987-06-30 | Insulated gate type semiconductor device and method of producing the same |
| CA000541058A CA1290077C (en) | 1986-06-30 | 1987-06-30 | Semiconductor device with single crystal layer grown from single nucleus |
| US07/974,340 US5422302A (en) | 1986-06-30 | 1992-11-10 | Method for producing a three-dimensional semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162130A JP2515301B2 (ja) | 1986-07-11 | 1986-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318655A true JPS6318655A (ja) | 1988-01-26 |
| JP2515301B2 JP2515301B2 (ja) | 1996-07-10 |
Family
ID=15748608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162130A Expired - Fee Related JP2515301B2 (ja) | 1986-06-30 | 1986-07-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515301B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856322A (ja) * | 1981-09-29 | 1983-04-04 | Nec Corp | 半導体基板の製造方法 |
| JPS5918196A (ja) * | 1982-07-21 | 1984-01-30 | Hitachi Ltd | 単結晶薄膜の製造方法 |
| JPS60178620A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体基板の製造方法 |
| JPS61121433A (ja) * | 1984-11-19 | 1986-06-09 | Sharp Corp | 半導体基板 |
-
1986
- 1986-07-11 JP JP61162130A patent/JP2515301B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856322A (ja) * | 1981-09-29 | 1983-04-04 | Nec Corp | 半導体基板の製造方法 |
| JPS5918196A (ja) * | 1982-07-21 | 1984-01-30 | Hitachi Ltd | 単結晶薄膜の製造方法 |
| JPS60178620A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 半導体基板の製造方法 |
| JPS61121433A (ja) * | 1984-11-19 | 1986-06-09 | Sharp Corp | 半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2515301B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516604B2 (ja) | 相補性ｍｏｓ集積回路装置の製造方法 | |
| US5466631A (en) | Method for producing semiconductor articles | |
| US5422302A (en) | Method for producing a three-dimensional semiconductor device | |
| JPH0782996B2 (ja) | 結晶の形成方法 | |
| US4999313A (en) | Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material | |
| JPS6318667A (ja) | 光電変換装置の製造方法 | |
| JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
| JPS63119253A (ja) | 半導体メモリ装置 | |
| JP2505754B2 (ja) | 光電変換装置の製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2695413B2 (ja) | 結晶基材の製造方法 | |
| JP2900588B2 (ja) | 結晶物品の形成方法 | |
| JPS6376364A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2651144B2 (ja) | 結晶基材の製造方法 | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6318655A (ja) | 半導体装置の製造方法 | |
| US5364815A (en) | Crystal articles and method for forming the same | |
| JPH0236056B2 (ja) | Handotaisochinoseizohoho | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2525773B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63119254A (ja) | 半導体メモリ装置 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JP2651145B2 (ja) | 半導体基材の製造方法 | |
| JPS6344720A (ja) | 結晶性堆積膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |