JPS63185219A - 電磁リレ−駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電磁リレー駆動回路に関し、特に−巻線自己保
持形リレーの駆動回路に関する。

［従来の技術］ 従来、−巻線自己保持形リレーの駆動回路は、第３図に
示すように構成している。図中、互いに直列接続された
ＮＰＮ形のトランジスタ２１のコレクタとＰＮＰ形のト
ランジスタ２２のコレクタは夫々リレー駆動用の電源２
６（十Ｖ）。

２７　（−Ｖ）に接続しである。これらトランジスタ２
１．２２の各エミッタは共通接続して一巻線自己保持形
リレーのコイル２５の一方の端子に接続しである。この
−巻線自己保持形リレーのコイル２５の他端子は接地し
である。

このような構成において、上記駆動回路の動作を第４図
の信号波形図を参照して説明する。すなわち、トランジ
スタ２１のベース入力端子２３にハイレベル（接地レベ
ルより高いレベル）のパルスを加え、トランジスタ２２
のベース入力端子２４を接地レベルに保つと、トランジ
スタ２１はオン、トランジスタ２２はオフとなる。この
ため、−巻線自己保持形リレーのコイル２５には電源２
６側から駆動電流２８が流れ、これにより一巻線自己保
持形リレーがセットされる。逆に、トランジスタ２１の
ベース入力端子２３を接地レベルに保ちながら、トラン
ジスタ２２のベース入力端子２４にローレベル（接地レ
ベルより低いレベル）のパルスを加えると、トランジス
タ２１はオフ、トランジスタ２２はオンとなる。したが
って、−巻線自己保持形リレーのコイル２５には駆動電
流２８とは逆方向に接地側がら駆動電流２９か流れ、こ
れにより一巻線自己保持形リレーはリセットされる。

［解決すべき問題点］ 上述した従来の一巻線自己保持形リレーの駆動回路では
、二種（＋、−）の電源２６．２７を要すると共に、電
力消費を小さくするために一巻線自己保持形リレーのコ
イル２５に印加する駆動パルスのパルス幅をリレー駆動
回路の前段の制御回路で生成しなければならないという
欠点があった。

［問題点の解決手段コ 上記従来の問題点を解決する本発明の電磁リレー駆動回
路は、入力端子にＮＰＮ形又ＰＮＰ形の第１のトランジ
スタ及び第１のトランジスタと極性の異なるＮＰＮ形又
ＰＮＰ形の第２のトランジスタの各ベースを共通接続し
、前記第２のトランジスタのエミッタを第１の抵抗を介
して第１の電源に接続すると共に前記第１のトランジス
タと極性の同じ第３のトランジスタのベースに接続し、
この第３のトランジスタのコレクタを前記第１の電源及
び電磁リレーのコイルの一方の端子に接続すると共に、
そのエミッタをコンデンサを介して前記コイルの他方の
端子に接続し、かつ前記第１のトランジスタと極性の同
じ第４のトランジスタのコレクタに接続し、前記第１の
トランジスタのコレクタを第２の抵抗を介して前記第１
の電源に接続すると共に前記第４のトランジスタのベー
スに接続し、前記第１のトランジスタのエミッタ、前記
第４のトランジスタのエミッタ及び前記第２のトランジ
スタのコレクタを第２の電源に接続した構成となってい
る。

［実施例］ 以下、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例に係る電磁リレー駆動回路
の構成を示す。図中、１は制御信号か人力される入力端
子である。この入力端子１にはＮＰＮ形のトランジスタ
５及びＰＮＰ形のトランジスタ６の各ベースが共通接続
しである。

一方のトランジスタ６のエミッタが抵抗２を介してリレ
ー駆動用の電源１０（＋Ｖ）に接続すると共にＮＰＮ形
のトランジスタ８のベースに接続しである。このトラン
ジスタ８のコレクタは電源１０及び−巻線自己保持形リ
レーのコイル９の一方の端子に接続しである。また、ト
ランジスタ８のエミッタがコンデンサ４を介してコイル
９の他方の端子に接続すると共に、ＮＰＮ形のトランジ
スタ７のコレクタに接続しである。トランジスタ５のコ
レクタが抵抗３を介して電源１０に接続すると共に、ト
ランジスタ７のベースに接続しである。また、トランジ
スタ５．７の各エミッタ及びトランジスタ６のコレクタ
がそれぞれ接地しである。

次に、上記構成の電磁リレー駆動回路の動作を第２図の
信号波形を参照して説明する。ここで、第２図の各波形
の符号は第１図に示した各符号に対応している。

先ず、入力端子１にローレベル信号が人力すると、この
信号によりトランジスタ５はオフ、トランジスタ６はオ
ンとなる。これにより、トランジスタ８はベース回路が
接地電位となるためオフとなるが、トランジスタ７は抵
抗３を介してベース電流が供給されオンとなる。したが
って、−巻線自己保持形リレーのコイル９にはコンデン
サ４の方向へ駆動電流１１が流れ、これにより一巻線自
己保持形リレーはセットされる。また、駆動電流１１に
より、コンデンサ４がチャージアップされるので、この
駆動電流はパルスとなる。

次に、入力端子１にハイレベル信号が入力すると、トラ
ンジスタ５はオン、トランジスタ６はオフとなる。これ
によりトランジスタ７のベースは接地電位となり、その
結果トランジスタ７はオフとなる。また、トランジスタ
８のベース電流が抵抗２を介して供給されるため、トラ
ンジスタ８はオンとなる。トランジスタ７がオフ、トラ
ンジスタ８がオンとなることにより、−巻線自己保持形
リレーのコイル９、コンデンサ４及びトランジスタ８に
よる閉回路が形成される。したがって、コンデンサ４に
チャージアップされた電気エネルギにより駆動電流１２
が駆動電流１１とは逆の方向で、コイル９を流れ、これ
により一巻線自己保持形リレーはリセットされる。この
駆動電流１２はコンデンサ４が放電を完了すると消滅す
るので、パルスとなる。

尚、上記実施例においては、トランジスタ５゜７．８を
それぞれＮＰＮ形、トランジスタ６をＰＮＰ形として説
明したが、電源１０の極性を逆にすることにより、トラ
ンジスタ５，７．８をそれぞれＰＮＰ形、トランジスタ
６をＮＰＮ形としても同様の動作をするものである。

［発明の効果コ 以上説明したように本発明の電磁リレー駆動回路は、入
力端子にＮＰＮ形又ＰＮＰ形の第１のトランジスタ及び
第１のトランジスタと極性の異なるＮＰＮ形又ＰＮＰ形
の第２のトランジスタの各ベースを共通接続し、前記第
２のトランジスタのエミッタを第１の抵抗を介して第１
の電源に接続すると共に前記第１のトランジスタと極性
の同じ第３のトランジスタのベースに接続し、この第３
のトランジスタのコレクタを前記第１の電源及び電磁リ
レーのコイルの一方の端子に接続すると共に、そのエミ
ッタをコンデンサを介して前記コイルの他方の端子に接
続し、かつ前記第１のトランジスタと極性の同じ第４の
トランジスタのコレクタに接続し、前記第１のトランジ
スタのコレクタを第２の抵抗を介して前記第１の電源に
接続すると共に前記第４のトランジスタのベースに接続
し、前記第１のトランジスタのエミッタ、前記第４のト
ランジスタのエミッタ及び前記第２のトランジスタのコ
レクタを第２の電源に接続するようにしたので、一つの
駆動電源を設けるだけでよく、又、リレーのコイルに印
加するパルスを内部で生成できるので、前段の制御回路
で別に生成する必要がなくなるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る電磁リレー駆動回路の
構成図、第２図は第１図の回路の動作を説明するための
信号波形図、第３図は従来の電磁リレー駆動回路の構成
図、第４図は第３図の回路の動作を説明するための信号
波形図である。 １：入力端子 ２．３：抵抗 ４：コンデンサ ５．６，７，８：トランジスタ ９：コイル １０：電源 １１．１２：駆動電流

Claims (1)

【特許請求の範囲】
1. 入力端子にＮＰＮ形又ＰＮＰ形の第１のトランジスタ及
   び第１のトランジスタと極性の異なるＮＰＮ形又ＰＮＰ
   形の第２のトランジスタの各ベースを共通接続し、前記
   第２のトランジスタのエミッタを第１の抵抗を介して第
   １の電源に接続すると共に前記第１のトランジスタと極
   性の同じ第３のトランジスタのベースに接続し、この第
   ３のトランジスタのコレクタを前記第１の電源及び電磁
   リレーのコイルの一方の端子に接続すると共に、そのエ
   ミッタをコンデンサを介して前記コイルの他方の端子に
   接続し、かつ前記第１のトランジスタと極性の同じ第４
   のトランジスタのコレクタに接続し、前記第１のトラン
   ジスタのコレクタを第２の抵抗を介して前記第１の電源
   に接続すると共に前記第４のトランジスタのベースに接
   続し、前記第１のトランジスタのエミッタ、前記第４の
   トランジスタのエミッタ及び前記第２のトランジスタの
   コレクタを第２の電源に接続したことを特徴とする電磁
   リレー駆動回路。