JPS63182642A - 速度制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複写機等のキャリッジをディジタルサーボ制
御によって速度制御する速度制御装置に関する。

［従来の技術〕 従来、このような装置には、例えば特開昭５８−１８６
８１１号公報に示すように、感光体の速度を検出するエ
ンコーダのパルス信号と光学走査系のキャリッジの速度
を検出するエンコーダのパルス信号を位相比較した後、
比較結果に応じて出力する位相差信号と基準信号をＬ配
位相差信号に応じてレベルシフトして得られるレベルシ
フト基準信号とを比較し、この比較結果に基づいて上記
キャリッジの速度が上記感光体の速度に追従するように
上記ギヤリッジをＰ　Ｌ　ｌ　　（Ｐｈａｓｅ　Ｌｏｃ
ｋｅｄ　　Ｌｏｏｐ）制御するものがあった。

［発明が解決しようとする問題点１ ところが上記装置を備えた複写機等では、−般的に感光
体と転写紙搬送系とが同一のモータによって駆動されて
いるので、上記モータの慣性は大きくなり、速度の変動
もゆるやかになって、速度変化に対する応答が遅れる欠
点があった。そこで慣性の小さく外乱の少いキャリッジ
を感光体の速度に追従させることにより高速応答を行い
、画質の改善を効果的に行っていた。しかしながらこの
様なＨ置では、キャリッジの慣性が小さく高速応答する
ので、ＰＬＬ１ｌｉｌＩＩＩ］のためのアナログ回路の
部品バラツキがキャリッジの応答に影響を与えており、
この部品バラツキを吸収するような調整が行われたり、
安定性確保のために応答性を犠牲にする等の対策を必要
とする不都合が生じていた。

本発明は、上記実情に鑑みなされたもので、部品バラツ
キや経年変化が生じないで、応答性が高く、安定した速
度制御装置を提供することを目的とする。

［問題点を解決するだめの手段および作用］本発明は、
感光体の速度に比例した周波数をてい倍したパルス信号
により感光体の速度に対するキャリッジの速度に比例し
た周波数のパルス信号の相対的周期を測定し、該相対的
周期と所定の目標周期の誤差およびその誤差の累積値を
演算し、演算結果に基づきキャリッジの駆動速度を制御
することにより、上記測定したキャリッジの速度に比例
した周波数のパルス信号の周期を目標周期に一致させる
べくフィードバック制御する。

［実施例］ 本発明の実施例を第１図乃至第４図の図面に基づき詳細
に説明する。

第１図は、本発明に係る一実施例の構成図である。図に
おいて、感光体１０を回転させるメインモータ１１には
、スイッチ１２のオンにより交流電源１３からの電源が
供給されて駆動している。

感光体１０の回転軸にはエンコーダ１４が取付けられて
おり、感光体の速度に比例した、例えば４［ＫＨｚ］の
周波数のパルス信号を出力する。なお上記エンコーダ１
４は、メインモータ１１の回転軸に取付けてもよい。

上記周波数のパルス信号は、バッファ１５を介して周波
数てい倍器１６で、例えば１２８倍され５１２［ＫＨ２
］の周波数のパルス信号になってカウンタ１７に出力さ
れる。このカウンタ１７は、例えば１６ビツトカウンタ
からなり、入力するパルス信号をカウントし、カウント
値をインプットキャプチャーレジスタ１８に出力する。

一方、光学走査系のキャリッジ１９を走行させるキャリ
ッジモータ２０の回転軸には、エンコーダ２１が取付け
られており、このエンコーダ２１は、例えば等倍器のキ
ャリッジ１９の速度に対し２［ｎ５ｅｃ１周期でパルス
信号を発生するように設定されている。エンコーダ２１
から発生するパルス信号は、バッファ２２を介して上記
インプットキャプチャーレジスタ１８および制御回路（
以下、ＣＰＵという。）２３の割込信号となって入力さ
れる。インプットキャプチャーレジスタ１８は、エンコ
ーダ２１からのパルス信号が入力すると、その時の１６
ビツトのカウント値を出力する。

一　　４　− ＣＰＵ２３は、割込発生により上記インプットキャプチ
ャーレジスター８のカウント値を読取り、前回の割込み
時のカウント値との減算を行い、感、光体１０の周速に
対するエンコーダ２１の相対的な周期（速度の逆数）を
算出する。すなわち、ＣＰＵ２３は、第２図のフローチ
ャートに示すように、エンコーダ２１からの割込入力が
あると、まずステップ１０１でキャプチャーレジスタ１
８からのカウント値よりエンコーダ２１の周期を計算す
る。次にステップ１０２でキャリッジ１９が露光走査時
かどうか判定し、露光走査時ならば、ステップ１０３に
進み目標周期からの誤差なお、上記目標周期は、縮小又
は拡大の値により一義的に決定されるので、一般にＲＯ
Ｍテーブルとしてプログラム中に蓄えられる。次にステ
ップ１０４でその演算結果に基いて、次式に示すパルス
幅変換（ＰＷＭ）出力値を演算する。

ここで、Ｋ１およびに２は定数であり、Ｋ１は速度誤差
に対するフィードバックパワーの比例定数であり、Ｋ２
は積分ゲインに関する定数である。

一方、ステップ１０２でキャリッジ１９が露光走査時で
ない復帰時であればステップ１０５に進み目標周期から
の誤差ΔＴｋだけを演算する。これは復帰時には厳密な
応答性よりも迅速な復帰が要求されるためである。

そしてその演算結果に基いて、次式に示すＰＷＭ出力値
を演算する。

（ＰＷＭ）−に１’　　・ΔＴ。

ここでに１′は速度誤差に対するフィードバックパワー
の比例定数である。

上記ステップ１０４，１０６での演算結果は、８ビツト
のデータとして、コンパレータ２４に出力され（ステッ
プ１０７）、Ｍｌ信号をカウントして得られるカウンタ
２５の８ビツトの出力値と比較される。ＣＰＵ２３の出
力データがカウンタ２５の出力値より小さい場合、ＣＰ
Ｕ出力値に比例したＰＷＭ出力値がバッファ２６を介し
てキャリッジモータ２１の正逆転副部を行うモータドラ
イバー回路２７に入力し、七−タドライバー回路はＰＷ
Ｍ出力値に応じた駆動電圧に基づいてキャリッジモータ
２０を速度制御する。

したがって本発明では、速度制御に係るアナログ部品を
大幅に減らすことができ、速度制御の応答は、ディジタ
ル的に決定されるので、調整が不要で、部品バラツキや
経年変化の影響を受けない装置が得られる。また上記装
置でアナログ部品は、周波数てい倍器であるが、この周
波数は４［ＫＨｚ　］　〜５１２　［Ｋ１−１ｚ　］程
度と高く、モータ等の応答系の周波数（１００［ト１ｚ
］程度）には全く影響を与えない。

なお、本発明では、感光体の速度を基準にしてキャリッ
ジの走査速度を追従させるように速度制御しているが、
第３図に示すように、キャリッジ１９を走行させるキャ
リッジモータ２０の３ｉ度に一／− 比例したエンコーダ２１周期を測定し、ＣＰＵ２３によ
って上記エンコーダ周期とその目標周期との誤差を演算
し、露光走査時には上記誤差及び誤差の累積値よりＰＷ
Ｍ出力値を求め、キャリッジモータ２０への供給電圧を
ＰＷＭ動作で制御し、復帰時には上記誤差だけからＰＷ
Ｍ出力値を求め、上記モータ２０への給電電圧を動作制
御する。またモータドライバー回路２７は、ＣＰＵ２３
からの正転及びオン信号によりモータ２０の正逆転及び
オンオフを制御する。なお、ＰＷＭ出力値は、演算によ
り求めることができるが、キャプチｉ”　−レジスタ１
８のキャプチャー値から第４図に示すようにＲＯＭテー
ブルにより求めてもよい。また、他の構成部分は、第１
図の装置の構成部分と同様の機能を有するので説明を省
略する。このような装置により復帰時の処理時間は、露
光走査時の１１５程度となり、速度制御の処理が十分可
能となる。

［発明の効果］ 以上説明したように本発明では、感光体の速一　　８　
一 度に比例した周波数をでい倍したパルス信号により感光
体の速度に対するキャリッジの速度に比例した周波数の
パルス信号の相対的周期を測定し、該相対的周期と所定
の目標周期の誤差およびその誤差の累積値を演算し、演
算結果に基づぎキャリッジの駆動速度を制御するので、
部品バラツキや経年変化が生じないで、安定した高い応
答性を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略構成図、第２図は
第１図の処理の一例を示すフローヂャート、第３図は本
発明の他の実施例を示す概略構成図、第４図はＲＯＭテ
ーブルとしてプログラム中に蓄えられるＰＷＭ出力値を
示す図である。 １０・・・感光体、１１．２０・・・モータ、１４゜２
１・・・エンコーダ、１６・・・周波数てい倍器、１７
゜２５・・・カウンタ、１８・・・キャブブーヤーレジ
スタ、１９・・・キャリッジ、２３・・・制御回路（Ｃ
Ｐ　Ｕ　）、２４・・・コンパレータ。

Claims (1)

1. 【特許請求の範囲】 感光体の速度に比例した周波数をてい倍した周波数の第
   １のパルス信号を出力する第１の手段と、 光学走査系のキャリッジの走行速度に比例した周波数の
   第２のパルス信号を出力する第２の手段と、 前記感光体の速度に対する前記キャリッジの相対的速度
   を前記第２のパルス信号の各周期の間前記第１のパルス
   信号を計数することにより測定する手段と、 前記測定する手段により測定された相対的周期と所定の
   目標周期との誤差およびその誤差の累積値を演算する手
   段と、 前記演算結果に基づき前記キャリッジの速度をフィード
   バック制御する手段と を具えたことを特徴とする速度制御装置。