JPS63179609A - 半導体可変抵抗器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＶＨＦ−８ＨＦ帯における送受信機に用□いる
ことができる半導体可変抵抗器に関するものである。

従来の技術 近年、高周波回路の半導体集積化が進み半導体可変抵抗
器には第３図のようなものがあった。以下、図面を参照
しながら、従来の半導体可変抵抗器について説明する。

第３図で３０１，３０２は電界効果トランジスタ（以下
ＦＥＴと略す）、３０３．３０４は抵抗、３０９は接地
であり、３０７．３０８は減衰量可変制御端子で、３０
５が高周波信号入力端子、３０６が高周波信号出力端子
である。ここで減衰量可変制御端子３０７の電位を■８
０．減衰量可変制御端子３０８の電位をｖＪ１２とする
。高周波信号入力端子３０５より入った高周波信号は、
■ＩｌｌがＯ（Ｖ）、Ｖ８□がピンチオフ電圧以下の時
、最小減衰で高周波信号出力端子３０６より取り出され
、ｖ８Ｉがピンチオフ電圧以下。

ｖ８□が０　（ｖ）の時、最大減衰で取り出されるよう
に、減衰量可変制御端子３０７，３０８には、互いに相
反する電位を供給している。

第４図は第３図に示した半導体可変抵抗器の伝送利得と
出力反射損失の周波数特性であり、曲線４０１がＶ８２
　＝−５（ｖ）　、　Ｖ８．　＝Ｏ（ｖ）とした場合の
最小減衰時の伝送利得の特性であり、曲線４０３がその
時の出力反射損失の特性であり、曲線４０２がＶ８□＝
Ｏ（Ｖ）、ｖ８．＝−５（Ｖ）とした場合の最大減衰時
の伝送利得の特性である。

出力反射損失が、高周波入力信号の周波数が高くなるに
つれ増大しており、出力インピーダンスを悪化させて、
最小減衰時にもかかわらず減衰量゛　　が増加し、周波
数特性が平坦ではなかった。この周波数特性を改善し、
平ｔｏ化することが必要であった。また出力反射損失を
小さくする方法として上記構成を出力側に対して対称に
した回路があるが、ＦＥＴの数が１個増えるので、増や
すことなく同等の性能が得られる必要があった。

発明が解決しようとする問題点 しかしながら上記の構成では、最小減衰時の伝送利得特
性は、第４図に示したように十分ではなく、周波数が高
くなるにつれ、大きな利得１員失があり、特に直列使用
の場合は、利得平坦の確保が難しく、次段の回路との結
合も困難であった。

本発明は、上記問題に鑑みてなされたもので、出力反射
ｊｐ失を改善して最小減衰時の伝送利得の劣化を抑え、
広帯域化した半導体可変抵抗器を提供することを目的と
している。

問題点を解決するための手段 上記問題点を解決するために本発明の半導体可変抵抗器
は、最小減衰量が大きいのは出力反射損失が大きいため
なので従来の半導体可変抵抗器を構成する２つのＦＥＴ
のうち高周波信号出力端子に接続しているＦＥＴのゲー
ト端子を容量素子を介して接地する構成を備えたもので
ある。

作用 本発明は上記した構成により、従来の半導体可変抵抗器
に容量素子を加えることにより５０　Ｍ　Ｉｌｚから９
５０　Ｍｔｌｚの周波数帯域で出力反射損失改善ができ
最小減衰量を小さくした周波数範囲を拡大することがで
きる。

実施例 以下本発明の一実施例の半導体可変抵抗器について、図
面を参照しながら説明する。第１図が本発明の実施例に
おける半導体可変抵抗器の回路図である。この回路は従
来の回路に容量素子１１１を接地とＦＥＴｌ０Ｉのゲー
ト端子間に挿入した回路である。第２図に容量素子１１
１の容量が１ｎＦの時の特性を示す。曲線２０１が最小
減衰量の時の伝送利得の周波数特性、曲線２０３がその
時の出力反射を置火の周波数特性であり、曲線２０２が
最大減衰量の時の伝送利得の周波数特性である。曲線２
０３と曲線４０３を比べると、出力反射損失が９５０Ｍ
ＩＩｚ以下の周波数では改善され９５０ＭＩＩｚ以上の
周波数では悪くなっている。

このことにより５ＱＭｌｌｚから９５０ＭＨｚでは最小
減衰量が小さくなり、９５０ＭＨｚ以上の周波数では最
小減衰量が大きくなっている。また第５図に容量素子１
１１の容量の値を変えた時の最小減衰量の周波数特性を
示す。第５図で曲線５０１゜５０２．５０３は容量素子
１１１の容量が、それぞれｌ０ＰＦ、１００ＰＦ、１ｎ
Ｆのときの最小減衰量の周波数特性である。このように
容量素子１１１の容量を変えた場合７７０ＭＨｚまでは
ほぼ一定の最小減衰量でありそれ以上の周波数では容量
により変化させることができる。

以上のように、本実施例によれば、出力反射ｌｆＪ失を
改善することにより最小減衰時の伝送利得の劣化を抑え
、広帯域化した半導体抵抗器を実現できる。

発明の効果 以上の説明から明らかなように本発明は、最小減衰量を
９５０ＭＨｚ以下の周波数で小さく、かつ、一定にする
ことにより半導体可変抵抗器の性能をあげ９５０ＭＨｚ
以上の周波数では逆に最小減衰量を大きくしている。こ
のことにより９５０ＭＩＩｚ以上の妨害波に対しては妨
害を抑圧できるので、５０　Ｍｌｌｚ　−９５０ＭＨｚ
の半導体可変抵抗器としての特性が改善された。また容
量値を変えることにより使用周波数の上限および妨害波
抑圧特性を可変できる。またこの回路は最小減衰量を小
さくしたため、最小減衰特性と最大減衰特性を利用した
半導体スイッチ回路としての利用ができる。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体可変抵抗器の
回路図、第２図は一実施例における特性図、第３図は一
実施例における容量を変化させた時の特性図、第４Ｍは
従来の半導体可変抵抗器の例の回路図、第５図は従来の
半導体可変抵抗器の特性図である。 １０１．１０２・・・・・・電界効果トランジスタ、１
０９．１１０・・・・・・接地、１０３，１０４・・・
・・・抵抗、１０５，１０６，１０７，１０８・・・・
・・端子、１１１・・・・・・容量素子。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 ｍり 第２図 洲侭数（ＭＢ２） 第３図 第４図 戸冒諷数バＭＨり 簗５図 ）ｌＩ１１良数（川り

Claims (1)

【特許請求の範囲】
1. 第１の電界効果トランジスタのドレイン端子に第１の端
   子を接続し、第１の電界効果トランジスタのソース端子
   には、第２の端子および第２の電界効果トランジスタの
   ドレイン端子を接続し、第２の電界効果トランジスタの
   ソース端子は接地して、第１の電界効果トランジスタの
   ゲート端子には第１の抵抗および容量素子を接続し、容
   量素子の他端は接地して、第１の抵抗の他端が第１の減
   衰量可変制御端子となり、第２の電界効果トランジスタ
   のゲート端子には第２の抵抗を接続し、第２の抵抗の他
   端には第２の減衰量可変制御端子を接続した構成を特徴
   とする半導体可変抵抗器。