JPS63178521A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS63178521A JPS63178521A JP1107387A JP1107387A JPS63178521A JP S63178521 A JPS63178521 A JP S63178521A JP 1107387 A JP1107387 A JP 1107387A JP 1107387 A JP1107387 A JP 1107387A JP S63178521 A JPS63178521 A JP S63178521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide
- silicon
- impurity
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 38
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 13
- 239000013039 cover film Substances 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000003213 activating effect Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 102100023170 Nuclear receptor subfamily 1 group D member 1 Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 235000021167 banquet Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
本発明は不純物が添加された単結晶或いは、多結晶シリ
コンとシリサイド上のコンタクト形成において、オーミ
ソクコンタクト不良を防止するために、
単結晶或いは多結晶シリコン上にシリサイド膜を形成し
た後、熱処理による上記不純物活性化工程に先だって、
シリサイド膜表面に、カバー膜を形成するものである。[Detailed Description of the Invention] [Summary] The present invention is aimed at preventing ohmic contact failure in forming contacts between impurity-doped single crystal or polycrystalline silicon and silicide. After forming a silicide film, and prior to the above impurity activation step by heat treatment,
A cover film is formed on the surface of the silicide film.
本発明は、半導体装置の製造方法、特にそのオーミック
コンタクトの形成方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for forming an ohmic contact therein.
従来のコンタクト形成方法の一例を、第３図（Ａ）〜（
Ｇ）を参照して説明する。本例はシリコン抵抗への電極
形成方法であり、第３図（Ａ）〜（Ｇ）は、それを工程
順に示す断面図である。An example of a conventional contact forming method is shown in FIGS.
This will be explained with reference to G). This example is a method of forming electrodes on a silicon resistor, and FIGS. 3(A) to 3(G) are sectional views showing the process in order.
本例は、先ず第３図（Ａ）の様に、例えばｎ型のシリコ
ン基板１の表面に例えばレジストからなる注入マスク３
を形成し、その注入窓３ａより、例えばホウ素（Ｂ）イ
オンを注入し、Ｐ″″型のシリコン抵抗領域２を形成す
る。In this example, first, as shown in FIG. 3A, an implantation mask 3 made of, for example, resist is placed on the surface of, for example, an n-type silicon substrate 1.
For example, boron (B) ions are implanted through the injection window 3a to form a P'' type silicon resistance region 2.
次に第３図（Ｂ）の様に例えば酸化シリコン（Ｓｉｎ、
）からなる絶縁膜４を全面に形成した後、通常のリング
ラフプロセスにより、コンタクトホール４ａを開口する
。Next, as shown in FIG. 3(B), for example, silicon oxide (Sin,
) After forming an insulating film 4 on the entire surface, a contact hole 4a is opened by a normal ring graph process.
次に第３図（Ｃ）の様に、例えばＣＶＤ法によってポリ
シリコン（多結晶シリコン）膜５を全面に形成し、次い
で第３図（Ｄ）の様に、例えばＣＶＤ法によって例えば
タングステンシリサイド（Ｗｓｉｘ）からなるシリサイ
ド膜６を全面に形成する。Next, as shown in FIG. 3(C), a polysilicon (polycrystalline silicon) film 5 is formed on the entire surface by, for example, the CVD method, and then, as shown in FIG. 3(D), for example, tungsten silicide (for example) is formed by the CVD method. A silicide film 6 made of Wsix) is formed on the entire surface.
次に第３図（Ｄ）の様に例えばホウ素からなる不純物を
、シリサイド膜６とポリシリコン膜５との界面において
、その濃度が最大となる様な所定の加速エネルギ及び、
ドーズ量にて全面にイオン注入する。Next, as shown in FIG. 3(D), an impurity made of boron, for example, is accelerated at a predetermined acceleration energy such that its concentration becomes maximum at the interface between the silicide film 6 and the polysilicon film 5.
Ions are implanted over the entire surface at a certain dose.
次に、例えば拡散炉アニール（熱処理）を行なうことに
よってポリシリコン膜５中の不純物の活性化を行なう。Next, impurities in the polysilicon film 5 are activated by, for example, diffusion furnace annealing (heat treatment).
次に、第３図（Ｆ）の様に、例えばスパッタ法によって
例えばアルミニウム（ＡＩ）からなる電極材７を全面に
形成する。Next, as shown in FIG. 3(F), an electrode material 7 made of aluminum (AI), for example, is formed over the entire surface by, for example, a sputtering method.
最後に、第３図（Ｇ）の様に、図示しないエツチングマ
スクを使用して、ポリシリコン膜５、シリサイド膜６及
び電極材７にパターンニングを施すものである。Finally, as shown in FIG. 3(G), the polysilicon film 5, silicide film 6, and electrode material 7 are patterned using an etching mask (not shown).
上記した従来のコンタクト形成方法によるとポリシリコ
ン膜５とアルミニウム（Ａｎりからなる電極材７との間
にシリサイド膜６が介在しているため、コンタクト抵抗
が低減され、素子の高速動作が可能である。According to the conventional contact forming method described above, since the silicide film 6 is interposed between the polysilicon film 5 and the electrode material 7 made of aluminum (An), the contact resistance is reduced and the device can operate at high speed. be.
しかし、熱処理を行ない、ポリシリコン膜５中の不純物
を活性化する工程において、例えばその処理装置内の雰
囲気が大気であった場合は、大気中の酸素とシリサイド
膜６中のシリコン（Ｓｉ）とが反応することにより、シ
リサイド膜６の表面に酸化シリコン膜が形成される。こ
の場合シリサイド膜６中のシリコンが表面に向かって移
動するため、それに伴ってポリシリコン膜５中に導入さ
れた不純物が移動し、最終的には、この不純物の殆んど
がシリサイド膜６上に形成される酸化シリコン膜に集め
られる。However, in the step of performing heat treatment to activate impurities in the polysilicon film 5, if the atmosphere inside the processing equipment is the atmosphere, oxygen in the atmosphere and silicon (Si) in the silicide film 6 may As a result of the reaction, a silicon oxide film is formed on the surface of the silicide film 6. In this case, since the silicon in the silicide film 6 moves toward the surface, the impurities introduced into the polysilicon film 5 also move, and eventually most of these impurities are transferred onto the silicide film 6. is collected in the silicon oxide film formed on the surface.
その結果、第４図（Ａ）の様に熱処理前のポリシリコン
膜とシリサイド膜との界面における不純物濃度がＰ、で
あったのに対し、第４図（Ｂ）中、Ｐ２で示される様に
、ポリシリコン膜とシリサイド膜との界面における不純
物濃度が大幅に低下し、そのため、ポリシリコン膜とシ
リサイド膜とがオーミックにコンタクトできないという
問題を有していた。As a result, as shown in FIG. 4(A), the impurity concentration at the interface between the polysilicon film and the silicide film before heat treatment was P, whereas in FIG. 4(B), the impurity concentration was P2. Another problem is that the impurity concentration at the interface between the polysilicon film and the silicide film is significantly reduced, and as a result, the polysilicon film and the silicide film cannot make ohmic contact.
本発明は、熱処理によって、シリコン中の不純物を活性
化する工程において、シリサイドとシリコンとの界面に
おける不純物濃度の低下を防止するために、
熱処理によるシリコン中の不純物活性化工程に先だって
、シリサイド上にカバー膜を設けるものである。In order to prevent a decrease in impurity concentration at the interface between silicide and silicon in the step of activating impurities in silicon by heat treatment, the present invention provides a method for activating impurities in silicon by heat treatment. A cover film is provided.
本発明によると、熱処理によるシリコンの中の不純物活
性化工程に先だってシリサイド上にカバー膜が設けられ
るため、シリサイド中のシリコンと熱処理装置中の雰囲
気とが反応せずそれに伴なうシリコン中の不純物の移動
が防止される。According to the present invention, since a cover film is provided on the silicide prior to the step of activating impurities in the silicon by heat treatment, the silicon in the silicide does not react with the atmosphere in the heat treatment equipment, and the accompanying impurities in the silicon do not react with each other. movement is prevented.
以下、本発明によるコンタクト形成方法の実施例を第１
図を参照して説明する。第１図は、本実施例を工程順に
説明する断面図である。Hereinafter, a first embodiment of the contact forming method according to the present invention will be described.
This will be explained with reference to the figures. FIG. 1 is a sectional view illustrating this embodiment in the order of steps.
本実施例はシリコン抵抗の電極形成に本発明を適用した
ものであり、先ず、第１図（Ａ）の様に前記した従来例
と同様、例えばｎ型シリコン基板１上に、例えばレジス
トからなる注入マスク３を形成した後、その注入窓３ａ
より、例えばホウ素（Ｂ）イオンを注入することによっ
てＰ型のシリコン抵抗領域２を形成する。In this embodiment, the present invention is applied to the formation of silicon resistor electrodes. First, as shown in FIG. After forming the injection mask 3, its injection window 3a is
Then, for example, a P-type silicon resistance region 2 is formed by implanting boron (B) ions.
次に、第１図（Ｂ）の様に、例えばＣＶＤ法により、例
えば酸化シリコン（ＳｉＯｚ）からなる絶縁膜４を、全
面に形成した後、通常のリングラフプロセスにより、コ
ンタクトホール４ａを開口する。Next, as shown in FIG. 1(B), an insulating film 4 made of, for example, silicon oxide (SiOz) is formed on the entire surface by, for example, a CVD method, and then a contact hole 4a is opened by a normal ring graph process. .
次に、第１図（Ｃ）の様に例えばポリシリコン膜５を表
面に形成した後、更にその表面に第１図（Ｄ）の様に例
えばタングステン・シリサイド（Ｗｓｉｘ）からなるシ
リサイド膜６を形成する。Next, after forming, for example, a polysilicon film 5 on the surface as shown in FIG. 1(C), a silicide film 6 made of, for example, tungsten silicide (Wsix) is further formed on the surface as shown in FIG. 1(D). Form.
次に第１図（Ｅ）の様に、シリサイド膜６を介して例え
ばホウ素（Ｂ）からなる不純物を、シリサイド膜６とポ
リシリコン膜５の界面において、その濃度が最大になる
様な所定の加速エネルギ、ドーズ量（例えばシリサイド
膜６の膜厚が２０００人、ポリシリコン膜５の膜厚が１
０００人程度０場合、加速エネルギが６０Ｋｅｙ、 ド
ーズ量がＩ Ｘ １０１６ｃ ｍ−”）にてイオン注入
する。Next, as shown in FIG. 1(E), an impurity such as boron (B) is introduced through the silicide film 6 at a predetermined concentration such that its concentration is maximum at the interface between the silicide film 6 and the polysilicon film 5. acceleration energy, dose amount (for example, the thickness of the silicide film 6 is 2000 mm, the thickness of the polysilicon film 5 is 1 mm)
When there are approximately 000 people, ions are implanted at an acceleration energy of 60 keys and a dose of I x 1016 cm-''.
次に、第１図（Ｆ）の様に例えばカバー膜として、ＣＶ
Ｄ法によって酸化シリコン膜８を形成した後、例えば１
０００℃において、３０分間の熱処理を施すことによっ
て、ポリシリコン膜５中の不純物の活性化を行なう。こ
の場合、シリサイド膜６上には、カバー膜として、酸化
シリコン膜８が設けられているため、熱処理装置内の雰
囲気がシリサイド膜６中のシリコンと反応しやすい物質
であったとしても、その反応は、起こらない。Next, as shown in FIG. 1(F), for example, as a cover film, CV
After forming the silicon oxide film 8 by the D method, for example, 1
Impurities in polysilicon film 5 are activated by heat treatment at 000° C. for 30 minutes. In this case, since the silicon oxide film 8 is provided as a cover film on the silicide film 6, even if the atmosphere in the heat treatment equipment is a substance that easily reacts with the silicon in the silicide film 6, the reaction doesn't happen.
次に通常のエツチングプロセスによって、酸化シリコン
膜８を除去した後、第１図（Ｇ）の様に、例えばアルミ
ニウム（Ａ１）からなる電極メタル７をスパッタ成長し
、次いで通常のリングラフフロセスにより第１図（Ｈ）
の様に電極のパターンニングを行なうものである。Next, after removing the silicon oxide film 8 by a normal etching process, an electrode metal 7 made of aluminum (A1), for example, is sputter-grown as shown in FIG. Figure 1 (H)
Electrode patterning is performed as shown in the figure below.
本実施例によるとポリシリコン膜５に注入された不純物
を活性化するに先だって、シリサイド膜６上に、酸化シ
リコン膜８からなるカバー膜が形成されるため、シリサ
イド膜６中のシリコンと、熱処理装置内の雰囲気との反
応を防止できる。売上；本実施例による熱処理後の不純
物のプロファイルは、第２図の様になり、ポリシリコン
中に導入された不純物の移動は、シリサイド中への拡散
効果によるもののみであるため界面における不純物濃度
Ｐ３の大幅な低下を防止できる。According to this embodiment, before activating the impurity implanted into the polysilicon film 5, a cover film made of a silicon oxide film 8 is formed on the silicide film 6. Reaction with the atmosphere inside the device can be prevented. Sales: The impurity profile after heat treatment in this example is as shown in Figure 2, and the impurity concentration at the interface is low because the movement of the impurity introduced into the polysilicon is only due to the diffusion effect into the silicide. A significant decrease in P3 can be prevented.
また、カバー膜としては、前記したＣＶＤ法による酸化
シリコン膜の他、同様にＣＶＤ法による窒化シリコン膜
やＰＳＧ膜、更に不純物導入前にシリサイド上を酸化す
ることにより、形成した酸化膜や、窒化した窒化膜など
でも良い。In addition to the silicon oxide film made by the CVD method described above, the cover film can also be made of a silicon nitride film or a PSG film similarly made by the CVD method, or an oxide film formed by oxidizing the silicide before introducing impurities, or a nitride film formed by oxidizing the silicide before introducing impurities. A nitride film or the like may also be used.
また、以上の実施例ではシリサイドがコンタクトするシ
リコンは、多結晶であるが、単結晶である場合（シリコ
ン基板や、その上に形成されたシリコン層）においても
可能であり、また、その内部に導入される不純物は、Ｐ
型の他にｎ型であっても同様の効果が得られる。In addition, although the silicon that the silicide contacts in the above embodiments is polycrystalline, it is also possible to use a single crystal (silicon substrate or a silicon layer formed on it). The impurity introduced is P
Similar effects can be obtained by using n-type instead of type.
以上述べた様に本発明によると、熱処理による不純物の
活性化工程に先だって、シリサイド膜上に、カバー膜が
設けられるため、シリサイド膜とシリコンとの界面にお
ける不純物濃度の大幅な低下が防止され、シリサイド膜
とシリコンとをオーミックにコンタクトさせることがで
きる。As described above, according to the present invention, since a cover film is provided on the silicide film prior to the impurity activation step by heat treatment, a significant decrease in the impurity concentration at the interface between the silicide film and silicon is prevented. The silicide film and silicon can be brought into ohmic contact.
第１図は本発明の詳細な説明する図、第２図は実施例に
よる効果を説明する図、第３図は、従来の技術を説明す
る図、第４図は、従来技術の問題点を説明する図である
。
図において、１はシリコン基板、２はシリコン抵抗領域
、３は注入マスク、３ａは注入窓、４は絶縁膜、４ａは
コンタクトホール、５はポリシリコン膜、６はシリサイ
ド膜、７は電極材、８は酸化シリコン膜である。
↓ ↓ ↓ ↓ Φ（臣・手ト
１耳１；よろコンフット形万〈オシ九つ賀）芝Ａ戸］寥
１ 図
４り芒胡ト冥施枦１１貝る動水
宴 ２ 侶
↓ ↓ ↓
↓ ↓ ↓ ↓ ↓従泉のコ
〉り７ト形八方広
秦 ３ 口
級禾残屑１の間順起
宴 ４ 肥FIG. 1 is a diagram explaining the present invention in detail, FIG. 2 is a diagram explaining the effects of the embodiment, FIG. 3 is a diagram explaining the conventional technique, and FIG. 4 is a diagram explaining the problems of the conventional technique. FIG. In the figure, 1 is a silicon substrate, 2 is a silicon resistance region, 3 is an implantation mask, 3a is an implantation window, 4 is an insulating film, 4a is a contact hole, 5 is a polysilicon film, 6 is a silicide film, 7 is an electrode material, 8 is a silicon oxide film. ↓ ↓ ↓ ↓ Φ (vassal/hand 1 ear 1; Yorokonfut form 10,000 (Oshikutsuga) Shiba A door] 1 Fig. 4 Rimankoto Meishi 11 shell moving water banquet 2 monks ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ Jusen no Ko〉ri 7 To-gata Happo Hirohata 3 Kuchi grade He Zango 1 room Junki Banquet 4 Hi
Claims (1)
極メタルが形成され、更に該シリコン中においては、一
導電型の不純物が導入されてなり、少なくとも、熱処理
によって、該不純物を活性化する工程が含まれてなる、
半導体装置の製造方法において、 該シリサイド形成後、熱処理による不純物活性化工程に
先だって該シリサイド上に、該シリサイド中のシリコン
と、外気との反応を防止するカバー膜を設けることを特
徴とする半導体装置の製造方法。[Claims] An electrode metal made of silicide is formed on single crystal or polycrystalline silicon, and impurities of one conductivity type are introduced into the silicon, and the impurities are activated by at least heat treatment. It includes the process of converting
A semiconductor device manufacturing method, characterized in that after the silicide is formed and before an impurity activation step by heat treatment, a cover film is provided on the silicide to prevent reaction between silicon in the silicide and outside air. manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011073A JPH0834195B2 (en) | 1987-01-20 | 1987-01-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62011073A JPH0834195B2 (en) | 1987-01-20 | 1987-01-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63178521A true JPS63178521A (en) | 1988-07-22 |
| JPH0834195B2 JPH0834195B2 (en) | 1996-03-29 |
Family
ID=11767803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62011073A Expired - Fee Related JPH0834195B2 (en) | 1987-01-20 | 1987-01-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834195B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199852A (en) * | 1989-01-27 | 1990-08-08 | Nec Corp | Semiconductor integrated circuit device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103613A (en) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | Manufacture of semiconductor device |
-
1987
- 1987-01-20 JP JP62011073A patent/JPH0834195B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103613A (en) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199852A (en) * | 1989-01-27 | 1990-08-08 | Nec Corp | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834195B2 (en) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0794731A (en) | Semiconductor device and its manufacturing method | |
| US5924001A (en) | Ion implantation for preventing polycide void | |
| EP0158715B1 (en) | Process for making semiconductor devices using high temperature treatment in an oxidizing environment | |
| JPH04223341A (en) | Formation method of self-aligned titanium silicide | |
| JPH0748562B2 (en) | Method for manufacturing semiconductor device | |
| JPS63178521A (en) | Manufacture of semiconductor device | |
| JPH023244A (en) | Manufacture of semiconductor device | |
| JPH04303944A (en) | Manufacture of semiconductor device | |
| JPH01110762A (en) | Manufacture of semiconductor device | |
| JPS63175420A (en) | Manufacture of semiconductor device | |
| JPH02133929A (en) | Semiconductor device and its manufacture | |
| JPH0235741A (en) | Semiconductor device and manufacture thereof | |
| JPH01291464A (en) | Mis field-effect semiconductor device | |
| JPH11145425A (en) | Manufacture of semiconductor element and semiconductor device | |
| JPS58155767A (en) | Manufacture of metal oxide semiconductor type semiconductor device | |
| JPH08102505A (en) | Fabrication of semiconductor device | |
| JPH02181918A (en) | Manufacture of semiconductor device | |
| JP3056106B2 (en) | Method for manufacturing semiconductor device | |
| JPH11307774A (en) | Semiconductor device and manufacture thereof | |
| JPH04120736A (en) | Manufacture of semiconductor device | |
| JPH022138A (en) | Manufacture of semiconductor device | |
| JPS6235554A (en) | Semiconductor device and manufacture thereof | |
| JPH03108722A (en) | Manufacture of semiconductor device | |
| JPH04145666A (en) | Electrically erasable nonvolatile semiconductor memory | |
| JPH01291465A (en) | Mis field-effect semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |